JP3660062B2 - アナログブランキングパルス発生回路 - Google Patents
アナログブランキングパルス発生回路 Download PDFInfo
- Publication number
- JP3660062B2 JP3660062B2 JP19775096A JP19775096A JP3660062B2 JP 3660062 B2 JP3660062 B2 JP 3660062B2 JP 19775096 A JP19775096 A JP 19775096A JP 19775096 A JP19775096 A JP 19775096A JP 3660062 B2 JP3660062 B2 JP 3660062B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- sawtooth wave
- output
- circuit
- blanking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の属する技術分野】
本発明は、テレビジョン受像機における垂直偏向系にアナログブランキングをかけるためのアナログブランキングパルスを発生するアナログブランキングパルス発生回路に係り、特に半導体集積回路に使用されるアナログブランキングパルス発生回路に関する。
【0002】
【従来の技術】
現在、日本では第2世代EDTV(EDTV2)やハイビジョンと呼ばれるワイドアスペクト放送が行われている。EDTV2やハイビジョン放送を受信可能なテレビジョン受像機では、アスペクト比が16:9であり、現行のNTSC方式によるテレビジョン受像機のアスペクト比が4:3であるのと比べて横長となっており、前記現行のNTSC方式によるテレビジョン信号との両立性を確保するため、例えば、EDTV2信号等では、前記4:3画面の中の16:9のレターボックス画像として伝送されるようになっている。そして、これをそのまま従来の4:3の画面で見ると、上と下にそれぞれ黒味のある小さな横長映像になるが、専用のEDTV2受信機(デコーダ)で拡大すると、画面一杯の16:9画像となるようになっている。
【0003】
ところで、ワイドアスペクト放送(ワイドクリアビジョン放送ともいう)やハイビジョン放送が行われているとはいっても、現行放送の主流は未だアスペクト比4:3の従来の放送波によるものであり、各家庭には依然4:3の表示能力しかない従来のテレビジョン受像機が未だ大量に存在している。この従来のテレビジョン受像機が徐々に償却されアスペクト比16:9の表示能力を有するワイドテレビジョン受像機への買い換えがに進むには、もう少し時間を要するものと思われる。また、ナビゲーションシステムの地図画面の表示画面などの特殊用途向けとして、従来通り4:3の表示方法が適したものも多々ある。このため、ワイドアスペクト放送が受信可能な16:9表示能力を有するワイドテレビジョン受像機の普及が進んでも、4:3の従来の放送波はある程度残存し、少なくともここしばらくは、ワイドアスペクト放送波と4:3の従来の放送波との2つの放送波が共存するものと思われる。
【0004】
一般に、このようなワイドアスペクト放送が受信可能な16:9表示能力を有するワイドテレビジョン受像機の画面全体に、現行のNTSC方式の4:3の映像全部を歪み無く表示することは不可能である。一方、現行のNTSC方式で劇場用映画サイズ等のソフトウェア(映像ソフト)をテレビジョン放映する場合には、前記劇場用映画の画面両サイドが欠けないように放映しようとすると、従来(現行)4:3の画面の上下に余白が発生する。この映像を垂直方向に適当な比率で拡大して前記ワイドテレビジョン受像機に表示すると、画面のほぼ全域に歪み無く映像を表示することができ、画面を有効に使用できると共に迫力のある画面(映像)を得ることができる。
【0005】
ところで、前述のように映像を垂直方向に拡大すると、垂直走査にオーバースキャンが発生してしまう。そこで、従来よりこのオーバースキャン期間における映像信号にブランキングをかけることが行われている。
図3は従来の垂直偏向系アナログブランキングパルス発生回路を示した回路図である。
【0006】
図3(a)に示す従来のアナログブランキングパルス発生回路において、垂直走査用のこぎり波発生器1は帰還型オペアンプ2の正入力端に接続されていて、帰還型オペアンプ2の出力端は垂直出力IC3に接続されていて、垂直出力IC3と帰還型オペアンプ2の負入力端との間には偏向コイルDY,結合容量Cf,並びに帰還抵抗Rcから成る直列回路が接続されている。また、結合容量Cf及び帰還抵抗Rcの接続点は検出抵抗Rfを介して基準電位点GNDに接続されると共にブランキング回路4の入力端と接続されている。さらに、ブランキング回路4には正電源E1(+Vcc)及び負電源E2(−Vcc)が接続されると共に出力端子5と接続されている。
【0007】
一方、図4は従来のアナログブランキングパルス発生回路の動作を説明するための信号波形図である。
次に、図4の信号波形図を参照しながら、前記従来のアナログブランキングパルス発生回路の動作について説明を行う。
【0008】
垂直走査用のこぎり波発生器1は、図4(a)に示す如くののこぎり波を発生し、帰還型オペアンプ2の正入力端に供給する。また、帰還型オペアンプ2の出力は垂直出力IC3に供給され、前記帰還型オペアンプ2は正入力と負入力を一致させるよう垂直出力IC3をドライブする。そして、垂直出力IC3の出力は対GND(基準電位点)に直列接続された偏向コイルDY,結合容量Cf,並びに検出抵抗Rfに供給され、前記検出抵抗Rfの検出出力(電圧)は帰還抵抗Rcを介し、図4(b)に示す如くののこぎり波が前記帰還型オペアンプ2の負入力端に供給され、帰還ループが構成される。尚、この帰還ループを構成する前記帰還型オペアンプ2の出力波形は図4(c)に示す如くであり、前記偏向コイルDYに流れる電流は図4(d)に示す如くとなる。また、図中の期間Tは垂直帰線期間を示していて、前記垂直出力IC3内でそのタイミングが決定されるようになっている。
【0009】
一方、ブランキング回路4の入力端には、前記図4(d)の電流と検出抵抗Rfの積で表される図4(e)の検出出力(電圧)が供給されていて、この検出抵抗Rfの検出出力である垂直のこぎり波を基準として、図4(f)に示す如くのアナログブランキングパルスが出力端5に出力される。図3(a)に示した回路の場合、ブランキング回路4は、入力波形を、正電源E1(上側スライスレベル)及び負電源E2(下側スライスレベル)で決定される基準電圧と比較し、前記上側スライスレベル(電圧)より高い期間、及び前記下側スライスレベル(電圧)より低い期間、ブランキングパルス(出力)を“H”(ハイレベル)、それ以外の期間を“L”(ローレベル)として前記出力端5に出力され、図5に示す公知の帰線消去回路の入力端子12に供給され、前記ブランキングパルスが“H”の期間、帰線(この場合垂直帰線)が消去される。
【0010】
即ち、図5の入力端子11または12に水平帰線パルス(水平ブランキングパルス)または垂直帰線パルス(垂直ブランキングパルス)が入力されることにより、帰線消去トランジスタQ1のベースに正極性の水平または垂直帰線パルスが加えられ、帰線消去トランジスタQ1がその期間オンし、A点の電圧がほぼ+Bとなり、ダイオードD4が導通して、抵抗R7,R6を介し電流が流れ、映像増幅トランジスタQ2のベース電圧が上昇し、前記映像増幅トランジスタQ2がオフすることにより帰線が消去されることになる。これにより本回路の場合、垂直ブランキングパルスが“H”の期間及びその発生タイミングに応じ、前記図4(f)に示す如くにラスタ9の上部または下部にブランキング部10が形成されることになる。尚、図5は公知の帰線消去回路を示した図である。
【0011】
ところで、上記回路においては前記検出抵抗Rfは非常に小さな抵抗値(1Ω以下)であり、検出抵抗Rfの両端に現れるのこぎり波の直流的中心、即ち波形のセンターDCはほぼ0Vであり、ブランキング回路4の入力(基準電圧)として負電位を必要とし、これにより、正負両方の電源を必要とするという欠点があった。
【0012】
そこで、上述の欠点を解決するため、図3(b)に示す如くのアナログブランキングパルス発生回路が考えられた。即ち、図3(b)において、垂直走査用のこぎり波発生器1は帰還型オペアンプ2の正入力端に接続されていて、帰還型オペアンプ2の出力端は垂直出力IC3に接続されていて、垂直出力IC3と帰還型オペアンプ2の負入力端との間には偏向コイルDY,結合容量Cf,並びに帰還抵抗Rcから成る直列回路が接続されている。また、結合容量Cf及び帰還抵抗Rcの接続点は検出抵抗Rfを介して基準電位点GNDに接続されると共に、入力コンデンサCinを介してブランキング回路4の入力端と接続されている。さらに、ブランキング回路4には電源E1(+Vcc)が接続されると共に出力端子5と接続されている。
【0013】
次に、動作について説明を行う。
垂直走査用のこぎり波発生器1は、図4(a)に示す如くののこぎり波を発生し、帰還型オペアンプ2の正入力端に供給する。また、帰還型オペアンプ2の出力は垂直出力IC3に供給され、前記帰還型オペアンプ2は正入力と負入力を一致させるよう垂直出力IC3をドライブする。そして、垂直出力IC3の出力は対GND(基準電位点)に直列接続された偏向コイルDY,結合容量Cf,並びに検出抵抗Rfに供給され、前記検出抵抗Rfの検出出力(電圧)は帰還抵抗Rcを介し、図4(b)に示す如くののこぎり波が前記帰還型オペアンプ2の負入力端に供給され、帰還ループが構成される。尚、この帰還ループを構成する前記帰還型オペアンプ2の出力波形は図4(c)に示す如くであり、前記偏向コイルDYに流れる電流は図4(d)に示す如くとなる。また、図中の期間Tは垂直帰線期間を示していて、前記垂直出力IC3内でそのタイミングが決定されるようになっている。
【0014】
一方、ブランキング回路4の入力端には、前記図4(d)の電流と検出抵抗Rfの積で表される図4(e)の検出出力(電圧)が、入力コンデンサCinを介して供給されていて、この検出抵抗Rfの検出出力である垂直のこぎり波を基準として、図4(f)に示す如くのアナログブランキングパルスが出力端5に出力される。図3(b)に示した回路の場合、ブランキング回路4は、入力波形を、電源E1に基づいて決定される上側スライスレベル(電圧)及び下側スライスレベル(電圧)と比較し、前記上側スライスレベルより高い期間,並びに前記下側スライスレベルより低い期間(共の正電位)、ブランキングパルス(出力)を“H”(ハイレベル)に、それ以外の期間を“L”(ローレベル)にして前記出力端5に出力さる。そして、例えば図5に示す公知の帰線消去回路の入力端子12に供給され、前記ブランキングパルスが“H”の期間、帰線(この場合垂直帰線)が消去されて、垂直ブランキングパルスが“H”の期間及びその発生タイミングに応じて、前記図4(f)に示す如くに、ラスタ9の上部または下部にブランキング部10が形成されることになる。
【0015】
ところで、上記回路においては入力コンデンサCinによりブランキング回路4の入力端へは垂直のこぎり波の交流成分のみを伝送できるので、ブランキング回路4の電源を正電源のみで構成できるものの、前記入力コンデンサCinによって垂直偏向系の前記帰還ループに妨害を与えることになる。即ち、前記検出抵抗Rfの両端に現れる垂直のこぎり波のリニアリティーを悪化させてしまうという問題が発生する。さらに、前記入力コンデンサCinとブランキング回路4の入力インピーダンス(実質的に無限大でなく有限である)との時定数の違い等により、電源投入時などに垂直のこぎり波の立ち上がり特性に遅れを生じさせる等の問題が発生する。
【0016】
【発明が解決しようとする課題】
上記の如く、検出抵抗Rfの両端に発生する垂直のこぎり波を基準にアナログブランキングパルスを発生するブランキング回路では、基準電圧発生源として正負両方の電源(2つの電源)が必要であり、また、前記検出抵抗Rfの両端に発生する垂直のこぎり波を入力コンデンサCinを介して入力し、前記基準電圧発生源として正電源のみで構成したブランキング回路では、前記入力コンデンサCinが前記垂直偏向系の帰還ループに動作妨害を及ぼすことにより、前記検出抵抗Rfの両端に発生する垂直のこぎり波に対して、リニアリティー悪化や電源投入時における立ち上がり特性の悪化を及ぼす等の問題があった。
【0017】
さらに、前記垂直偏向系とブランキング回路のIC内蔵(IC化)を考えたとき、前者の構成をとった場合、内蔵されるICからみれば正負両方の電源には対応できず、また、後者の構成をとった場合、専用の入出力端子や入力ラインや入力容量(結合容量)等の追加が必要となり、IC内蔵(IC化)には馴染まない(適さない)などの問題があった。
【0018】
そこで、本発明はこのような問題に鑑み、前記垂直偏向系により発生される垂直のこぎり波に対して妨害を及ぼすことが無く、IC内蔵に適したアナログブランキングパルスを発生手段であるアナログブランキングパルス発生回路を提供することを目的とするものである。
【0019】
【課題を解決するための手段】
請求項1に記載の発明によるアナログブランキングパルス発生回路は、
テレビジョン受像機において、垂直走査のオーバースキャン期間にブランキングをかけるためのブランキングパルスを発生する回路であって、
基準となる第1の電圧値を発生する基準電圧源と、
前記基準電圧源と並列に接続され、前記基準電圧の値を分圧して第2の電圧値を発生する分圧手段と、
前記第1の電圧値及び第2の電圧値を入力とし、上端の電圧が前記第1の電圧値に下端の電圧が前記第2の電圧値となるように自動振幅調整された、垂直のこぎり波の基準となるのこぎり波を出力するのこぎり波発生器と、
前記第1の電圧値を入力し、その入力電圧レベルを所定量レベルシフトする第1の可変レベルシフト回路と、
前記第2の電圧値を入力し、その入力電圧レベルを所定量レベルシフトする第2の可変レベルシフト回路と、
前記のこぎり波発生器から出力されるのこぎり波の電圧レベルが前記第1の可変レベルシフト回路から出力される電圧レベルより大きい期間,並びに前記のこぎり波発生器から出力されるのこぎり波の電圧レベルが前記第2の可変レベルシフト回路から出力される電圧レベルより小さい期間においてのみパルス信号を発生するパルス信号発生手段と
を具備したことを特徴とする。
【0020】
請求項2に記載の発明によるアナログブランキングパルス発生回路は、請求項1に記載のアナログブランキングパルス発生回路において、
前記パルス信号発生手段は、
前記のこぎり波を負入力端から入力し、前記第1の可変レベルシフト回路の出力を正入力端から入力し、比較を行う第1の電圧比較器と、
前記のこぎり波を正入力端から入力し、前記第2の可変レベルシフト回路の出力を負入力端から入力し、比較を行う第2の電圧比較器と、
前記第1の電圧比較器と第2の電圧比較器の出力信号を混合して出力する信号出力手段と
を具備したことを特徴とする。
【0021】
請求項3に記載の発明によるアナログブランキングパルス発生回路は、請求項1に記載のアナログブランキングパルス発生回路において、前記第1の可変レベルシフト回路はその入力電圧レベルが小さくなる方向に、また、前記第2の可変レベルシフト回路はその入力電圧レベルが大きくなる方向に、それぞれの入力電圧レベルの絶対値が等しくなるように、レベルシフトが行われることを特徴とする。
【0022】
ここで、上記請求項1から3に記載の発明によれば、ブランキング回路によるアナログブランキングパルス発生のタイミングを、垂直偏向系の垂直のこぎり波基準信号発生手段(のこぎり波発生器)からの出力(電圧)と所定のレベルに設定された基準電圧とを比較し、その比較結果に基づき、アナログブランキングパルスとして出力するようにしたので、その構成上、基準電圧発生源として正負両方の電源(2つの電源)を必要とせず、また、垂直偏向系の各回路への妨害等、即ち、垂直ブランキングパルスを得る為の基準となる垂直のこぎり波に対して、リニアリティー悪化や電源投入時における立ち上がり特性の悪化等の発生を防止することができる。さらに、前記のこぎり波発生回路を有するICに内蔵することが容易に実現でき、且つ入力端子や余分な入力ライン,入力コンデンサ等も必要としない。
【0023】
【発明の実施の形態】
以下、本発明の実施の一形態について図面を参照して説明する。
図1は本発明のアナログブランキングパルス発生回路の実施の形態を示した回路図である。
【0024】
図1において、のこぎり波発生器1を構成する基準電圧Vref の負極側は基準電位点GNDに接続され、正極側は自動振幅調整型のこぎり波発生器6の入力端15,並びにブランキング回路4を構成する可変レベルシフト回路7aの入力端に接続されると共に抵抗R1,R2からなる直列回路を介して基準電位点GNDに接続されている。また、抵抗R1,R2の接続点は自動振幅調整型のこぎり波発生器6の入力端16,並びにブランキング回路4を構成する可変レベルシフト回路7bの入力端に接続されている。さらに、前記自動振幅調整型のこぎり波発生器6の出力端は電圧比較器8aの負入力端及び電圧比較器8bの正入力端に接続されると共に、出力端子14を介して図示しない前記垂直偏向系回路に接続される。そして、可変レベルシフト回路7aの出力端は電圧比較器8aの正入力端に接続され、可変レベルシフト回路7bの出力端は電圧比較器8bの負入力端に接続され、電圧比較器8a,8bの出力端は反転回路18を介してブランキングパルス出力端子17にそれぞれ接続されている。尚、前記可変レベルシフト回路7a,7bの可変量(電圧シフト量)は、例えば、同時(等量)に可変されるようになっている。
【0025】
次に、図1の動作(作用)について説明する。
自動振幅調整型のこぎり波発生器6は、基準電圧Vref から抵抗R1,R2によって分圧されたそれぞれ異なった電圧値を前記入力端15,16より入力し、この電圧値を基にのこぎり波(垂直のこぎり波の基準信号)の上端及び下端の電圧値を決定し、図2(ア)に示す如くののこぎり波を発生する。尚、図2は本発明のアナログブランキングパルス発生回路の動作を説明するための信号波形図である。
【0026】
即ち、前記自動振幅調整型のこぎり波発生器6は、
のこぎり波の上端の電圧 = Vref …………………… 式1
のこぎり波の下端の電圧 = Vref × R2/(R1+R2) … 式2
となるように図示しないのこぎり波作成部で自動振幅調整を行いのこぎり波を発生し出力する。
【0027】
そして、この自動振幅調整されたのこぎり波出力はブランキング回路4を構成する電圧比較器8aの負入力端及び電圧比較器8bの正入力端にそれぞれ供給される。一方、電圧比較器8aの正入力端には前記のこぎり波発生器1を構成する基準電圧Vref (のこぎり波の上端の電圧)が前記可変レベルシフト回路7aを介して供給されていて、電圧比較器8bの負入力端にはVref × R2/(R1+R2)(のこぎり波の下端の電圧)が前記可変レベルシフト回路7bを介して供給されている。また、電圧比較器8a,8bの各出力は反転回路18,並びにブランキングパルス出力端子17を介して、例えば公知の帰線消去回路(図5参照)の入力端子12に、図2(イ)に示す如くの垂直ブランキングパルスとして供給され、前記ブランキングパルスが“H”の期間、帰線(この場合垂直帰線)が消去されて、垂直ブランキングパルスが“H”の期間,並びにその発生タイミングに応じ、前記図2に示す如くに、ラスタ9の上部または下部にブランキング部10が形成されることになる。尚、図2から解るように(既述した通り)、ブランキング部10は、前記可変レベルシフト回路7a,7bの共通の可変量(電圧シフト量)ΔVにより決定される。
【0028】
ところで、前記電圧比較器8a,8bそれぞれの入力端への入力電圧は、前記可変レベルシフト回路7a,7bの共通の可変量(電圧シフト量)ΔVを用いて次のように表される。即ち、
となる。
【0029】
また、電圧比較器8a,8bの電圧利得をGとすると、電圧比較器8aの出力は前記式1と式3の差分をG倍することにより、電圧比較器8bの出力は前記式2と式4の差分をG倍することによりそれぞれ求めることができる。即ち、
電圧比較器8aの出力 = ± ΔV × G ……………………… 式5
電圧比較器8bの出力 = ± ΔV × G ……………………… 式6
となる。
【0030】
これは、基準電圧Vref またはのこぎり波出力が、電源電圧や温度等の変動若しくはバラツキにより変動しても、電圧比較器8a,8bの出力(垂直ブランキングパルス)には変動が発生しないことを示している。
【0031】
尚、前述のアナログブランキングパルス発生回路は、4:3画面の中の16:9のレターボックス画像として伝送されるレターボックス信号を、ワイドテレビジョン受像機で、4:3の映像を上下(垂直方向)に拡大して、レターボックス画像部(16:9の映像部分)のみを画面一杯に表示させた場合の垂直走査期間の開始と終了付近に発生するオーバースキャン期間における映像信号にブランキングをかけることに利用されるのみでなく、その他の用途、例えば、レターボックス信号を現行テレビジョン受像機に表示させた場合に発生する画面上下部のマスキング(EDTV2信号の場合、この画面上下部に多重された補強信号によるチラツキ防止のために用いられる)や、文字放送のスパーインポーズや、PIP表示など、CRT管面に該CRT管面のアスペクト比と異なったアスペクト比を有する映像を表示させることが可能なあらゆる映像表示装置に対して適用することが可能である。
【0032】
【発明の効果】
以上述べたように本発明によれば、その構成上、基準電圧発生源として正負両方の電源(2つの電源)を必要とせず、また、垂直偏向系の各回路への妨害等、即ち、垂直ブランキングパルスを得る為の基準となる垂直のこぎり波に対して、リニアリティー悪化や電源投入時における立ち上がり特性の悪化等の発生をなくすことができる。また、前記のこぎり波発生回路を有するICに内蔵することが容易に実現でき、且つ入力端子や余分な入力ライン,入力コンデンサ等も必要ない。
【0033】
さらに、本発明の新たな効果として、前記電源電圧や温度等の変動若しくはバラツキにより、基準電圧Vref またはのこぎり波出力に変動が発生しても、垂直ブランキングパルスには変動が発生しないため、アナログブランキングを前記のこぎり波振幅に対して常に一定の位置にかけることができる。
【図面の簡単な説明】
【図1】本発明のアナログブランキングパルス発生回路の実施の形態を示した回路図である。
【図2】本発明のアナログブランキングパルス発生回路の動作を説明するための信号波形図である。
【図3】従来の垂直偏向系アナログブランキングパルス発生回路を示した図である。
【図4】従来のアナログブランキングパルス発生回路の動作を説明するための信号波形図である。
【図5】公知の帰線消去回路を示した図である。
【符号の説明】
1 …のこぎり波発生器
4 …ブランキング回路
6 …自動振幅調整型のこぎり波発生器
7a,7b …可変レベルシフト回路
8a,8b …電圧比較器
15,16 …入力端
17 …ブランキングパルス出力端子
R1,R2 …抵抗
Vref …基準電圧源
Claims (3)
- テレビジョン受像機において、垂直走査のオーバースキャン期間にブランキングをかけるためのブランキングパルスを発生する回路であって、
基準となる第1の電圧値を発生する基準電圧源と、
前記基準電圧源と並列に接続され、前記基準電圧の値を分圧して第2の電圧値を発生する分圧手段と、
前記第1の電圧値及び第2の電圧値を入力とし、上端の電圧が前記第1の電圧値に下端の電圧が前記第2の電圧値となるように自動振幅調整された、垂直のこぎり波の基準となるのこぎり波を出力するのこぎり波発生器と、
前記第1の電圧値を入力し、その入力電圧レベルを所定量レベルシフトする第1の可変レベルシフト回路と、
前記第2の電圧値を入力し、その入力電圧レベルを所定量レベルシフトする第2の可変レベルシフト回路と、
前記のこぎり波発生器から出力されるのこぎり波の電圧レベルが前記第1の可変レベルシフト回路から出力される電圧レベルより大きい期間,並びに前記のこぎり波発生器から出力されるのこぎり波の電圧レベルが前記第2の可変レベルシフト回路から出力される電圧レベルより小さい期間においてのみパルス信号を発生するパルス信号発生手段と
を具備したことを特徴とするアナログブランキングパルス発生回路。 - 前記パルス信号発生手段は、
前記のこぎり波を負入力端から入力し、前記第1の可変レベルシフト回路の出力を正入力端から入力し、比較を行う第1の電圧比較器と、
前記のこぎり波を正入力端から入力し、前記第2の可変レベルシフト回路の出力を負入力端から入力し、比較を行う第2の電圧比較器と、
前記第1の電圧比較器と第2の電圧比較器の出力信号を混合して出力する信号出力手段と
を具備したことを特徴とする請求項1に記載のアナログブランキングパルス発生回路。 - 前記第1の可変レベルシフト回路はその入力電圧レベルが小さくなる方向に、また、前記第2の可変レベルシフト回路はその入力電圧レベルが大きくなる方向に、それぞれの入力電圧レベルの絶対値が等しくなるようにレベルシフトが行われる事を特徴とする請求項1に記載のアナログブランキングパルス発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19775096A JP3660062B2 (ja) | 1996-07-26 | 1996-07-26 | アナログブランキングパルス発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19775096A JP3660062B2 (ja) | 1996-07-26 | 1996-07-26 | アナログブランキングパルス発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1042160A JPH1042160A (ja) | 1998-02-13 |
JP3660062B2 true JP3660062B2 (ja) | 2005-06-15 |
Family
ID=16379730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19775096A Expired - Fee Related JP3660062B2 (ja) | 1996-07-26 | 1996-07-26 | アナログブランキングパルス発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3660062B2 (ja) |
-
1996
- 1996-07-26 JP JP19775096A patent/JP3660062B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1042160A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3617669B2 (ja) | テレビジョン偏向装置 | |
US4942471A (en) | Blanking circuit for television receiver | |
JP3660062B2 (ja) | アナログブランキングパルス発生回路 | |
KR100688133B1 (ko) | 동적 초점 전압 진폭 제어기 | |
US6011593A (en) | Cathode ray tube with apparatus for reducing variation of deflection size due to brightness changes | |
KR0138467B1 (ko) | 자막 표시 기능을 갖는 텔레비전 수상기 | |
JP3465715B2 (ja) | ビデオ表示装置 | |
GB2217960A (en) | Deflection current correction circuit with service switch | |
JP3882955B2 (ja) | 偏向装置用の妨害信号除去を備えた鋸波発生器 | |
US4965495A (en) | Parabolic voltage generating circuit | |
US6060845A (en) | Raster distortion correction and deflection circuit arrangement | |
US7102302B2 (en) | Waveform generator for controlling an electron beam in a cathode ray tube | |
JPS5948591B2 (ja) | インタ−レ−ステレビジヨン画像として混合画像信号を表示する画像表示装置 | |
US6555976B2 (en) | East-west distortion correction | |
JP3201476B2 (ja) | テレビジョン偏向装置 | |
JP2747137B2 (ja) | テレビジョン受像機 | |
KR0156852B1 (ko) | 와이드 스크린 텔레비젼의 화면 변환장치 | |
US5804929A (en) | Picture display device provided with a cathode ray tube | |
JP3316282B2 (ja) | テレビジョン受像機 | |
JPH04180363A (ja) | テレビジョン受像機 | |
JP2002369028A (ja) | 動的フォーカス電圧振幅制御装置 | |
JPH04336877A (ja) | テレビジョン受像機 | |
JP3102014B2 (ja) | 垂直偏向回路 | |
CN1344463A (zh) | 在多个扫描频率下的扫描速度调制的控制 | |
EP1497970A2 (en) | Waveform generator for controlling an electron beam in a cathode ray tube |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |