JPH0574075U - 映像信号の垂直輪郭補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 垂直輪郭補正を行なっても同期乱れの生じな
い映像信号の垂直輪郭補正回路を得る。 【構成】 複数の遅延素子２，３と計数回路４，１２と
加算器等を用いて、複合映像信号における同期信号の尖
頭値の信号レベルよりも突出する信号部分が無い状態の
垂直輪郭補正信号を発生させて複合映像信号に付加させ
る。同期信号期間に垂直輪郭信号が映像信号に付加され
ないように垂直輪郭補正信号をスイッチによりオンオフ
することにより同期信号の乱れを良好に防止できる。本
考案によれば垂直輪郭補正を行なっても同期信号の乱れ
を生じさせることがない。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は映像信号の垂直輪郭補正回路に関する。

【０００２】

【従来の技術】

テレビジョン受像機の大型化に伴って表示画像の高画質化が要望されるように なり、表示画像の鮮鋭感の向上のために映像信号に対して垂直輪郭補正を施すこ とが一般的に行なわれるようになった。図８は映像信号の垂直輪郭補正回路の従 来例回路であり、また、図９及び図１０は前記した図８に示す従来の映像信号の 垂直輪郭補正回路の動作を説明するための波形図である。 図８において１は垂直輪郭補正が施されるべき複合映像信号Ｓａの入力端子、 ２，３は複合映像信号の１水平走査期間だけの時間遅延を信号に与える第１，第 ２の遅延素子、４はそれに供給された信号の極性を反転するとともに振幅を２倍 にして出力する第１の係数器、９，１５は加算器、１２はそれに供給された信号 の極性を反転するとともに振幅を２分の１にして出力する第２の係数器、１４は 垂直輪郭補正が施された複合映像信号の出力端子である。 図８に示す従来の映像信号の垂直輪郭補正回路において、入力端子１に供給さ れた垂直輪郭補正が施されるべき複合映像信号Ｓａ{図９の(ａ)と図１０の(ａ)} は、第１の遅延素子２に供給されるとともに加算器１５にも供給されている。図 ９の(ａ)〜(ｇ)と図１０の(ａ)〜(ｇ)の各図中に示されている信号Ｓａ〜Ｓｇの 波形は、図８に示す映像信号の垂直輪郭補正回路中の各構成部分に図面符号Ｓａ 〜Ｓｇを使用して示してある信号Ｓａ〜Ｓｇの波形を示しているものである。 なお、図９の(ａ)〜(ｇ)に示されている信号Ｓａ〜Ｓｇの波形は、図８に示さ れている映像信号の垂直輪郭補正回路の動作原理の理解を容易にするために、垂 直輪郭補正が施されるべき複合映像信号Ｓａが単純な波形のものとされた場合の 信号波形であり、また図１０の(ａ)〜(ｇ)に示されている信号Ｓａ〜Ｓｇの波形 は、垂直輪郭補正が施されるべき複合映像信号Ｓａが同期信号期間や映像信号期 間を有する信号波形のものである場合の信号波形である。図９及び図１０中にお いて１Ｈの表示は１水平走査期間を示している。

【０００３】 図８に示されている映像信号の垂直輪郭補正回路における入力端子１に対して 図９の(ａ)に示されているように単純な波形の信号Ｓａが供給されると、図８の 映像信号の垂直輪郭補正回路における各構成部分に現われる信号Ｓｂ〜Ｓｇは図 ９の(ｂ)〜(ｇ)にそれぞれ示されているようなものとなる。 すなわち、入力端子１に供給された信号Ｓａは第１の遅延素子２によって１水 平走査期間(１Ｈ)だけの時間遅延が与えられた状態の信号Ｓｆ{ 図９の(ｆ) }と して加算器９と第２の遅延素子３とに供給されるとともに第１の係数器４にも供 給される。 そして、前記した第１の遅延素子２の出力信号は第１の係数器４によって−２ が乗ぜられることにより、図９の(ｂ)に示されるような信号Ｓｂとされて加算器 １５に与えられるが、この加算器１５には前記の信号Ｓｂの他に入力端子１から 供給された信号Ｓａや、第２の遅延素子３から出力された信号Ｓｃ{図９の(ｃ)} も供給されているから、加算器１５からは図９の(ｄ)に示されているような波形 の信号Ｓｄが出力される。

【０００４】 加算器１５から出力された信号Ｓｄは第２の係数器１２によって信号の極性が 反転されるとともに振幅が２分の１となされた信号Ｓｅとして加算器９に供給さ れ、この加算器９において前記した入力端子１に供給された信号Ｓａは、それと １水平走査期間(１Ｈ)だけの時間遅延の与えられた状態の信号Ｓｆとが加算され て、出力端子１４には加算器９から図９の(ｇ)に示されているような信号Ｓｇが 送出される。 加算器９によって加算の対象にされている２つの信号Ｓｆ，Ｓｅの内の信号Ｓ ｆは、入力端子１に供給された信号Ｓａに１水平走査期間(１Ｈ)だけの時間遅延 が与えられた状態の信号であり、また、信号Ｓｅは前記した信号Ｓｆの縁部にア ンダーシュートとオーバーシュートとをつけるような垂直輪郭補正信号であるか ら、加算器９から出力端子１４に供給される信号Ｓｇは画像の垂直輪郭が垂直輪 郭補正信号によって強調されている信号形態の映像信号になされている。 次に図８に示されている映像信号の垂直輪郭補正回路における入力端子１に対 して、同期信号期間や映像信号期間を有する例えば図１０の(ａ)に例示されてい るような波形の信号が供給された場合に、図８の映像信号の垂直輪郭補正回路の 前記した各構成部分に現われる各信号Ｓｂ〜Ｓｇの波形は、図１０の(ｂ)〜(ｇ) に示されているものになり、この場合においても加算器９から出力端子１４に供 給される信号Ｓｇは画像の垂直輪郭が垂直輪郭補正信号によって強調されている 信号形態の映像信号になされている。

【０００５】

【考案が解決しようとする課題】

ところで、図８乃至図１０を参照して説明した従来の映像信号の垂直輪郭補正 回路から出力される映像信号は、既述のように映像信号の縁部に垂直輪郭補正用 の信号によってアンダーシュート部とオーバートシュート部とが付加されている 状態の信号であるが、前記した垂直輪郭補正用の信号は映像信号期間の信号だけ ではなく同期信号期間の信号にも付加されている状態になっているから、前記し た垂直輪郭補正信号が付加された同期信号には波形の崩れが生じて同期に乱れを 生じさせることが起こる。また、映像信号期間の信号についても階調の差の大き な信号部分における黒の信号の部分に付加された垂直輪郭補正信号が同期信号の レベルと同じ位のレベルになることもあるが、このような場合には前記のように 黒の信号の部分に付加された垂直輪郭補正信号によって同期が乱されることも起 こるために、それの解決策が求められた。

【０００６】

【課題を解決するための手段】

本考案は入力複合映像信号に１水平走査期間の時間遅延を与えて第１の遅延複 合映像信号を出力する第１の遅延素子と、前記した第１の遅延複合映像信号に１ 水平走査期間の時間遅延を与えて第２の遅延複合映像信号を出力する第２の遅延 素子と、前記した第１の遅延複合映像信号の極性を反転するとともに振幅を２倍 にした状態の変形遅延複合映像信号を出力する第１の係数回路と、前記した入力 複合映像信号と前記した変形遅延複合映像信号とを加算する第１の加算器と、前 記した第２の遅延複合映像信号と前記した変形遅延複合映像信号とを加算する第 ２の加算器と、前記した入力複合映像信号と前記した第２の遅延複合映像信号と を加算する第３の加算器と、前記した第１の加算器の出力信号における同期信号 の尖頭値の信号レベルよりも突出する信号部分を除去する第１の波形整形回路と 、前記した第２の加算器の出力信号における同期信号の尖頭値の信号レベルより も突出する信号部分を除去する第２の波形整形回路と、前記した第１の波形整形 回路からの出力信号と前記した第２の波形整形回路からの出力信号と前記した第 ３の加算器からの出力信号とを加算する第４の加算器と、前記した第４の加算器 からの出力信号の極性を反転するとともに振幅を２分の１にした状態の信号を出 力する第２の係数回路と、前記した第２の係数回路の出力信号と前記した第１の 遅延複合映像信号とを加算する第５の加算器とからなる映像信号の垂直輪郭補正 回路、及び入力複合映像信号に１水平走査期間の時間遅延を与えて第１の遅延複 合映像信号を出力する第１の遅延素子と、前記した第１の遅延複合映像信号に１ 水平走査期間の時間遅延を与えて第２の遅延複合映像信号を出力する第２の遅延 素子と、前記した第１の遅延複合映像信号の極性を反転するとともに振幅を２倍 にした状態の変形遅延複合映像信号を出力する第１の係数回路と、前記した入力 複合映像信号と前記した変形遅延複合映像信号とを加算する第１の加算器と、前 記した第２の遅延複合映像信号と前記した変形遅延複合映像信号とを加算する第 ２の加算器と、前記した入力複合映像信号と前記した第２の遅延複合映像信号と を加算する第３の加算器と、前記した第１の加算器の出力信号における同期信号 の尖頭値の信号レベルよりも突出する信号部分を除去する第１の波形整形回路と 、前記した第２の加算器の出力信号における同期信号の尖頭値の信号レベルより も突出する信号部分を除去する第２の波形整形回路と、前記した第１の波形整形 回路からの出力信号と前記した第２の波形整形回路からの出力信号と前記した第 ３の加算器からの出力信号とを加算する第４の加算器と、前記した第４の加算器 からの出力信号の極性を反転するとともに振幅を２分の１にした状態の信号を出 力する第２の係数回路と、前記した第２の係数回路の出力信号をオンオフするス イッチ回路と、前記したスイッチ回路の出力信号と前記した第１の遅延複合映像 信号とを加算する第５の加算器とからなる映像信号の垂直輪郭補正回路、ならび に入力複合映像信号に１水平走査期間の時間遅延を与えて第１の遅延複合映像信 号を出力する第１の遅延素子と、前記した第１の遅延複合映像信号に１水平走査 期間の時間遅延を与えて第２の遅延複合映像信号を出力する第２の遅延素子と、 前記した第１の遅延複合映像信号の極性を反転するとともに振幅を２倍にした状 態の変形遅延複合映像信号を出力する第１の係数回路と、前記した入力複合映像 信号と前記した変形遅延複合映像信号と前記した第２の遅延複合映像信号とを加 算する加算器と、前記した加算器から出力された信号のオーバーシュート部分に おける予め定められた信号レベル以上の信号部分を除去するリミッタ回路と、前 記したリミッタ回路からの出力信号の極性を反転するとともに振幅を２分の１に した状態の信号を出力する第２の係数回路と、前記した第２の係数回路の出力信 号をオンオフするスイッチ回路と、前記したスイッチ回路の出力信号と前記した 第１の遅延複合映像信号とを加算する加算器とからなる映像信号の垂直輪郭補正 回路を提供する。

【０００７】

【作用】

垂直輪郭補正が施されるべき複合映像信号に付加させる垂直輪郭補正信号とし て、前記した複合映像信号における同期信号の尖頭値の信号レベルよりも突出す る信号部分の無い状態の信号を用いることにより、垂直輪郭補正を行なっても同 期信号の乱れを生じさせることがなく、また、同期信号期間に垂直輪郭信号が映 像信号に付加されないように垂直輪郭補正信号をスイッチによりオンオフするこ とにより同期信号の乱れを良好に防止できる。

【０００８】

【実施例】

以下、添付図面を参照して本考案の映像信号の垂直輪郭補正回路の具体的な内 容を詳細に説明する。図１及び図６は本考案の映像信号の垂直輪郭補正回路のブ ロック図、図２及び図７は本考案の映像信号の垂直輪郭補正回路の動作説明用の 波形図、図３乃至図５は本考案の映像信号の垂直輪郭補正回路の一部の構成部分 の回路図である。本考案の映像信号の垂直輪郭補正回路の一実施例のブロック図 を示す図１において１は垂直輪郭補正が施されるべき複合映像信号Ｓａの入力端 子、２,３は複合映像信号の１水平走査期間だけの時間遅延を信号に与える第１, 第２の遅延素子、４はそれに供給された信号の極性を反転するとともに振幅を２ 倍にして出力する係数器、５〜９は第１〜第５の加算器、１０，１１は同期信号 の尖頭値の信号レベルよりも突出する信号部分を除去する第１，第２の波形整形 回路、１２はそれに供給された信号の極性を反転するとともに振幅を２分の１に して出力する係数器、１３はスイッチ回路、１４は垂直輪郭補正が施された複合 映像信号の出力端子である。

【０００９】 図１に示されている映像信号の垂直輪郭補正回路において、入力端子１に供給 された垂直輪郭補正が施されるべき複合映像信号Ｓａ{図２の(ａ)}は、第１の遅 延素子２に供給されるとともに第１の加算器５と第３の加算器７にも供給されて いる。図２の(ａ)〜(ｋ)の各図中に示されている信号Ｓａ〜Ｓｋの波形は、図１ に示す映像信号の垂直輪郭補正回路中の各構成部分に図面符号Ｓａ〜Ｓｋを使用 して示してある各信号Ｓａ〜Ｓｋの波形を示しているのである。そして、図２の (ａ)〜(ｋ)に示されている各信号Ｓａ〜Ｓｋの波形は、垂直輪郭補正が施される べき複合映像信号Ｓａが同期信号期間や映像信号期間を有する信号波形のもので ある場合の信号波形であり、図２中において１Ｈの表示は１水平走査期間を示し ている。図１に示されている映像信号の垂直輪郭補正回路における入力端子１に 対して、同期信号期間や映像信号期間を有する例えば図２の(ａ)に例示されてい るような波形の信号が供給された場合には、図１の映像信号の垂直輪郭補正回路 の前記した各構成部分に現われる各信号Ｓｂ〜Ｓｋの波形は、図２の(ｂ)〜(ｋ) に示されているものになる。

【００１０】 入力端子１を介して第１の遅延素子２と第１の加算器５と第３の加算器７とに 供給された図２の(ａ)に示されている信号Ｓａは、第１の遅延素子２によって１ 水平走査期間(１Ｈ)だけの時間遅延が与えられた状態の信号として第５の加算器 ９と第２の遅延素子３とに供給されるとともに第１の係数器４にも供給されて、 第１の係数器４によって−２が乗ぜられて図２の(ｂ)に示されるような信号Ｓｂ とされて第１，２の加算器５，６に与えられる。 前記した第１の加算器５には前記の信号Ｓｂの他に、既述のように入力端子１ から供給された信号Ｓａが供給されており、また前記した第２の加算器６には前 記の信号Ｓｂの他に第２の遅延素子３から出力された信号Ｓｃ{図２の(ｃ)}も供 給されており、さらに、第３の加算器７には入力端子１から供給された信号Ｓａ と第２の遅延素子３から出力された信号Ｓｃ{図２の(ｃ)}も供給されている。 そして、前記した第１の加算器５からは、信号Ｓａと信号Ｓｂとの和信号Ｓｄ {図２の(ｄ)}が出力されて第１の波形整形回路１０に供給され、また、前記した 第２の加算器６からは、信号Ｓｃと信号Ｓｂとの和信号Ｓｅ{図２の(ｅ)}が出力 されて第２の波形整形回路１１に供給される。 前記した第１の波形整形回路１０においては、それに対して第１の加算器５か ら供給された図２の(ｄ)に示されている信号Ｓｄを図２の(ｄ)に示されている信 号レベルαの上の部分を除去して、図２の(ｇ)に示されている信号Ｓｇとなるよ うに波形整形して、その出力信号Ｓｇを第４の加算器８に供給する。また、前記 した第２の波形整形回路１１においては、それに対して第２の加算器６から供給 された図２の(ｅ)に示されている信号Ｓｅを図２の(ｅ)に示されている信号レベ ルβの上の部分を除去して図２の(ｈ)に示されている信号Ｓｈとなるように波形 整形を行なって、その出力信号Ｓｈを第４の加算器８に供給する。

【００１１】 それで前記した加算器８では前記の第１,第２の波形整形回路１０,１１から出 力された信号Ｓｇ，Ｓｈと、第３の加算器７からの出力信号Ｓｆ{図２の(ｆ)}と を加算して、図２の(ｉ)に示されている信号Ｓｉを出力し、それを第２の係数回 路１２に与え、第２の係数回路１２では前記の信号Ｓｉに−１／２を乗じて、図 ２の(ｊ)に示されている信号Ｓｊをスイッチ回路１３に供給する。図２(ｋ)に示 されている信号Ｓｋは、前記したスイッチ回路１３がオンの状態になされている 状態において、第５の加算器９により前記した第２の係数回路１２から出力され た信号Ｓｊと第１の遅延素子２からの出力信号とが加算されることによって第５ の加算器９から映像信号の垂直輪郭補正回路の出力端子１４に対して出力される 信号であり、図２に示されている波形図を見れば明らかなように、映像信号の垂 直輪郭補正回路の出力端子１４に出力される信号Ｓｋに付加される垂直輪郭補正 信号Ｓｊは、波形整形回路１０，１１による波形整形作用により垂直輪郭の部分 にアンダーシュート部が同期信号に対して充分に小さな信号とされているから、 映像信号の垂直輪郭補正回路から出力される複合映像信号は、同期信号部分の波 形に崩れを生じさせることがなく、したがって映像信号の垂直輪郭補正回路によ って垂直輪郭補正が行なわれた複合映像信号により同期の乱れは生じない。

【００１２】 図１に示されている映像信号の垂直輪郭補正回路におけるスイッチ回路１３が 常にオンの状態、すなわち、第２の計数回路１２の出力信号が常に第５の加算器 ９に供給されている状態になされていても、前記のような動作によって同期信号 の崩れを生じさせることがなく、また、映像信号の部分に付加した垂直輪郭補正 信号によって同期状態が乱されるようなことも起こさないようにできるが、複合 映像信号における同期信号部分でスイッチ回路１３をオフの状態にして、第２の 計数回路１２の出力信号が複合映像信号における同期信号部分に第５の加算器９ に供給されない状態にすると、同期信号の部分に対する垂直輪郭補正信号による 悪影響の発生を絶無にすることができる。 図１示の回路配置においては、スイッチ回路１３を加算器９と第２の係数器１ ２との間に設けているが、このスイッチ回路１３を第２の係数器１２の入力側に 設けるようにしてもよいことは勿論である。

【００１３】 図４は図１中でブロック１０，１１で示している波形整形回路１０，１１の構 成例を示す回路図であり、図４において３１は波形整形の対象にされている信号 (図１中における信号Ｓｄまたは信号Ｓｅ)の入力端子、３２，３４〜３８は抵抗 、３９は可変抵抗器、３３は電流源回路、Ｑ4〜Ｑ6はトランジスタであり、可変 抵抗器３９の調節によって図２の(ｄ)，(ｅ)，(ｇ)，(ｈ)に例示されている信号 レベルα，βを所定のように設定できる。波形整形回路からの出力信号はトラン ジスタＱ4，Ｑ5のエミッタと電流源回路３３との接続点から取出される。 図３は加算器(例えば９)の具体的な構成例を示す回路図であって、１６，１７ は加算の対象にされている２信号の入力端子、１８，１９，２１は抵抗、２０は 電流源回路、２２は電源、Ｑ1はトランジスタであって、前記した入力端子１６ ，１７に供給された２信号の加算出力信号がトランジスタＱ1 のコレクタと抵抗 ２１との接続点から出力される。 図５は図１中の加算器９とスイッチ回路１３との部分の具体的な回路構成例を 示したものであり、加算の対象にされている２信号の入力端１６，１７、抵抗１ ８，１９，２１、電流源回路２０、トランジスタＱ1 などからなる構成部分は図 ３に示されている加算器の構成と同じ構成の部分である。

【００１４】 前記したトランジスタＱ1 のベースには一端部が接地されている抵抗２４の他 端部と、一端部がトランジスタＱ2 のエミッタに接続されている抵抗２５の他端 部とが接続されている。前記したトランジスタＱ2 のコレクタは電源Ｖccに接続 されており、また、そのコレクタは一端部が電源Ｖccに接続されている抵抗２６ の他端部及びトランジスタＱ3 のコレクタに接続されている。前記のトランジス タＱ3 のエミッタは接地されている。 前記のトランジスタＱ3 のベースは抵抗２７と抵抗２９との直列接続回路を介 してフライバックパルスＰｆｂの入力端子３０に接続されており、また、前記し た抵抗２７と抵抗２９との接続点と接地との間にはツェナダイオード２８が接続 されている。入力端子３０に供給されるフライバックパルスＰfbが高い波高値の ものであると、トランジスタＱ3 が破壊されてしまうので前記したツェナダイオ ード２８によってトランジスタＱ3 のベースに供給される入力信号の電圧値が制 限されてトランジスタＱ3 が保護されるようにしているのである。 図５に示されている回路配置において入力端子３０にフライバックパルスＰｆ ｂが供給されると、トランジスタＱ3 はフライバックパルスＰfbの期間にオンの 状態となり、トランジスタＱ2 のベース電圧が低くなるためにトランジスタＱ2 が遮断状態になされ、それによりトランジスタＱ1 も遮断状態になされてトラン ジスタＱ1 のコレクタの電位が電源Ｖｃｃにまで上昇する。

【００１５】 また、フライバックパルスＰfbの期間以外にはトランジスタＱ3 がオフの状態 になり、トランジスタＱ2 のベース電圧が高くなるためにトランジスタＱ2 が導 通状態になされ、それによりトランジスタＱ1 のベース回路における抵抗２５， ２４に電流が流れるが、前記した抵抗２５，２４の比を適当に選定することによ りフライバックパルスＰfbの期間以外にトランジスタＱ1 をオンの状態にするこ とができる。したがって、トランジスタＱ1 のエミッタ回路に設けられている２ つの入力端子１６，１７に供給されている２つの信号の加算出力は、フライバッ クパルスの期間、すなわち同期信号の期間中は出力されることがない。トランジ スタＱ1 のコレクタ側から出力される複数入力信号の加算出力信号は直流分の遮 断用のコンデンサ２３を介して出力されるようになされているから、前記したよ うにフライバックパルス期間以外の期間とフライバックパルス期間とにトランジ スタＱ1 がオン,オフ動作を行なうことによって生じるトランジスタＱ1 のコレ クタ側の直流電圧の変動が出力信号における直流分の変動に悪影響を及ぼさない ようにすることができる。

【００１６】 次に、図６のブロック図に示す本考案の映像信号の垂直輪郭補正回路の他の実 施例について図７に示す波形図を参照して説明する。図６において１は垂直輪郭 補正が施されるべき複合映像信号Ｓａの入力端子、２，３は複合映像信号の１水 平走査期間だけの時間遅延を信号に与える第１，第２の遅延素子、４はそれに供 給された信号の極性を反転するとともに振幅を２倍にして出力する係数器、９， １５は加算器、４０はリミッタ回路、１２はそれに供給された信号の極性を反転 するとともに振幅を２分の１にして出力する係数器、１３はスイッチ回路、１４ は垂直輪郭補正が施された複合映像信号の出力端子である。 図６に示されている映像信号の垂直輪郭補正回路において、入力端子１に供給 された垂直輪郭補正が施されるべき複合映像信号Ｓａ{図７の(ａ)}は、第１の遅 延素子２に供給されるとともに加算器１５にも供給されている。そして、図７の (ａ)〜(ｆ)の各図中に示されている信号Ｓａ〜Ｓｆの波形は、図６に示す映像信 号の垂直輪郭補正回路中の各構成部分に図面符号Ｓａ〜Ｓｆを使用して示してあ る信号Ｓａ〜Ｓｆの波形を示しているものである。図７の(ａ)〜(ｆ)に示されて いる信号Ｓａ〜Ｓｆの波形は、垂直輪郭補正が施されるべき複合映像信号Ｓａが 同期信号期間や映像信号期間を有する信号波形のものである場合の信号波形であ り、図７中において１Ｈの表示は１水平走査期間を示している。

【００１７】 図６に示されている映像信号の垂直輪郭補正回路における入力端子１に対して 図７の(ａ)に示されているように同期信号期間や映像信号期間を有する波形の信 号が供給されると、入力端子１に供給された信号Ｓａは第１の遅延素子２によっ て１水平走査期間(１Ｈ)だけの時間遅延が与えられた状態の信号として加算器９ と第２の遅延素子３とに供給されるとともに第１の係数器４にも供給される。 そして、前記した第１の遅延素子２の出力信号は第１の係数器４によって−２ が乗ぜられることにより、図７の(ｂ)に示されるような信号Ｓｂとされて加算器 １５に与えられるが、この加算器１５には前記の信号Ｓｂの他に入力端子１から 供給された信号Ｓａや、第２の遅延素子３から出力された信号Ｓｃ{図７の(ｃ)} も供給されているから、加算器１５からは図７の(ｄ)に示されているような波形 の信号Ｓｄが出力される。

【００１８】 加算器１５から出力された信号Ｓｄはリミッタ回路４０に与えられ、このリミ ッタ回路４０では前記した加算器１５から供給された信号Ｓｄに生じているオー バーシュート部分における予め定められた信号レベル以上の信号部分を除去した 状態の信号を第２の計数器１２に供給する。そして、前記の第２の係数器１２で は、それに供給された信号の極性を反転するとともに振幅を２分の１にした信号 Ｓｅをスイッチ１３を介して加算器９に供給する。 図７の(ｆ)に示されている信号Ｓｆは、前記したスイッチ回路１３がオンの状 態になされている状態において、加算器９により前記した第２の係数回路１２か ら出力された信号と第１の遅延素子２からの出力信号とが加算器９で加算されて 映像信号の垂直輪郭補正回路の出力端子１４に対して出力される信号であり、図 ７に示されている波形図を見れば明らかなように、映像信号の垂直輪郭補正回路 の出力端子１４に出力される信号Ｓｆに付加される垂直輪郭補正信号は、前記し たリミッタ回路４０による波形整形作用によりアンダーシュート部が同期信号に 対して充分に小さな信号とされているから、映像信号の垂直輪郭補正回路から出 力される複合映像信号は、同期信号部分の波形に崩れを生じさせることがなく、 したがって映像信号の垂直輪郭補正回路によって垂直輪郭補正が行なわれた複合 映像信号により同期の乱れは生じない。

【００１９】 図６に示されている映像信号の垂直輪郭補正回路におけるスイッチ回路１３が 常にオンの状態、すなわち、第２の計数回路１２の出力信号が常に加算器９に供 給されている状態になされていても、前記のような動作によって同期信号の崩れ を生じさせることがなく、また、映像信号の部分に付加した垂直輪郭補正信号に よって同期状態が乱されるようなことも起こさないようにできるが、複合映像信 号における同期信号部分でスイッチ回路１３をオフの状態にして、第２の計数回 路１２の出力信号が複合映像信号における同期信号部分に加算器９に供給されな い状態にすると、同期信号の部分に対する垂直輪郭補正信号による悪影響の発生 を絶無にすることができる。 図６に示す回路配置においては、スイッチ回路１３を加算器９と第２の係数器 １２との間に設けているが、このスイッチ回路１３を第２の係数器１２の入力側 に設けるようにしてもよいことは勿論である。なお、図６に示す回路配置におい て使用されるリミッタ回路４０としては、図１中でブロック１０，１１で示して いる波形整形回路１０，１１の構成例として示した図４に示されている回路構成 のものを使用でき、また、スイッチ回路１３は図５について既述した構成のもの が使用できる。

【００２０】

【考案の効果】

以上、詳細に説明したところから明らかなように本考案の映像信号の垂直輪郭 補正回路では、垂直輪郭補正が施されるべき複合映像信号に付加させる垂直輪郭 補正信号として、前記した複合映像信号における同期信号の尖頭値の信号レベル よりも突出する信号部分が無い状態の信号を発生させてそれ用いるようにしてい るので、垂直輪郭補正を行なっても同期信号の乱れを生じさせることがなく、ま た、同期信号期間に垂直輪郭信号が映像信号に付加されないように垂直輪郭補正 信号をスイッチによりオンオフすることにより同期信号の乱れを良好に防止でき るのであり、本考案によれば既述した従来の問題点は良好に解決できる。

【図面の簡単な説明】

【図１】本考案の映像信号の垂直輪郭補正回路のブロッ
ク図である。

【図２】図１に示す本考案の映像信号の垂直輪郭補正回
路の動作説明用の波形図である。

【図３】本考案の映像信号の垂直輪郭補正回路の一部の
構成部分の回路図である。

【図４】本考案の映像信号の垂直輪郭補正回路の一部の
構成部分の回路図である。

【図５】本考案の映像信号の垂直輪郭補正回路の一部の
構成部分の回路図である。

【図６】本考案の映像信号の垂直輪郭補正回路のブロッ
ク図である。

【図７】図６に示す本考案の映像信号の垂直輪郭補正回
路の動作説明用の波形図である。

【図８】映像信号の垂直輪郭補正回路の従来例のブロッ
ク図である。

【図９】図８に示す従来の映像信号の垂直輪郭補正回路
の動作説明用の波形図である。

【図１０】図８に示す従来の映像信号の垂直輪郭補正回
路の動作説明用の波形図である。

【符号の説明】

１,３１…垂直輪郭補正が施されるべき複合映像信号Ｓ
ａの入力端子、２，３…複合映像信号の１水平走査期間
だけの時間遅延を信号に与える第１，第２の遅延素子、
４…第１の係数器、５〜９，１５…加算器、１０，１１
…同期信号の尖頭値の信号レベルよりも突出する信号部
分を除去する第１，第２の波形整形回路、１２…それに
供給された信号の極性を反転するとともに振幅を２分の
１にして出力する係数器、１３…スイッチ回路、１４…
垂直輪郭補正が施された複合映像信号の出力端子、１
８，１９，２１,３２，２４〜２７，２９，３４〜３８
…抵抗、２０，３３…電流源回路、２８…ツェナダイオ
ード、３９…可変抵抗器、４０…リミッタ回路、Ｑ1〜
Ｑ6…トランジスタ、

【手続補正書】

【提出日】平成５年３月５日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 入力複合映像信号に１水平走査期間の時
   間遅延を与えて第１の遅延複合映像信号を出力する第１
   の遅延素子と、前記した第１の遅延複合映像信号に１水
   平走査期間の時間遅延を与えて第２の遅延複合映像信号
   を出力する第２の遅延素子と、前記した第１の遅延複合
   映像信号の極性を反転するとともに振幅を２倍にした状
   態の変形遅延複合映像信号を出力する第１の係数回路
   と、前記した入力複合映像信号と前記した変形遅延複合
   映像信号とを加算する第１の加算器と、前記した第２の
   遅延複合映像信号と前記した変形遅延複合映像信号とを
   加算する第２の加算器と、前記した入力複合映像信号と
   前記した第２の遅延複合映像信号とを加算する第３の加
   算器と、前記した第１の加算器の出力信号における同期
   信号の尖頭値の信号レベルよりも突出する信号部分を除
   去する第１の波形整形回路と、前記した第２の加算器の
   出力信号における同期信号の尖頭値の信号レベルよりも
   突出する信号部分を除去する第２の波形整形回路と、前
   記した第１の波形整形回路からの出力信号と前記した第
   ２の波形整形回路からの出力信号と前記した第３の加算
   器からの出力信号とを加算する第４の加算器と、前記し
   た第４の加算器からの出力信号の極性を反転するととも
   に振幅を２分の１にした状態の信号を出力する第２の係
   数回路と、前記した第２の係数回路の出力信号と前記し
   た第１の遅延複合映像信号とを加算する第５の加算器と
   からなる映像信号の垂直輪郭補正回路。
2. 【請求項２】 入力複合映像信号に１水平走査期間の時
   間遅延を与えて第１の遅延複合映像信号を出力する第１
   の遅延素子と、前記した第１の遅延複合映像信号に１水
   平走査期間の時間遅延を与えて第２の遅延複合映像信号
   を出力する第２の遅延素子と、前記した第１の遅延複合
   映像信号の極性を反転するとともに振幅を２倍にした状
   態の変形遅延複合映像信号を出力する第１の係数回路
   と、前記した入力複合映像信号と前記した変形遅延複合
   映像信号とを加算する第１の加算器と、前記した第２の
   遅延複合映像信号と前記した変形遅延複合映像信号とを
   加算する第２の加算器と、前記した入力複合映像信号と
   前記した第２の遅延複合映像信号とを加算する第３の加
   算器と、前記した第１の加算器の出力信号における同期
   信号の尖頭値の信号レベルよりも突出する信号部分を除
   去する第１の波形整形回路と、前記した第２の加算器の
   出力信号における同期信号の尖頭値の信号レベルよりも
   突出する信号部分を除去する第２の波形整形回路と、前
   記した第１の波形整形回路からの出力信号と前記した第
   ２の波形整形回路からの出力信号と前記した第３の加算
   器からの出力信号とを加算する第４の加算器と、前記し
   た第４の加算器からの出力信号の極性を反転するととも
   に振幅を２分の１にした状態の信号を出力する第２の係
   数回路と、前記した第２の係数回路の出力信号をオンオ
   フするスイッチ回路と、前記したスイッチ回路の出力信
   号と前記した第１の遅延複合映像信号とを加算する第５
   の加算器とからなる映像信号の垂直輪郭補正回路映像信
   号の垂直輪郭補正回路。
3. 【請求項３】 入力複合映像信号に１水平走査期間の時
   間遅延を与えて第１の遅延複合映像信号を出力する第１
   の遅延素子と、前記した第１の遅延複合映像信号に１水
   平走査期間の時間遅延を与えて第２の遅延複合映像信号
   を出力する第２の遅延素子と、前記した第１の遅延複合
   映像信号の極性を反転するとともに振幅を２倍にした状
   態の変形遅延複合映像信号を出力する第１の係数回路
   と、前記した入力複合映像信号と前記した変形遅延複合
   映像信号と前記した第２の遅延複合映像信号とを加算す
   る加算器と、前記した加算器から出力された信号のオー
   バーシュート部分における予め定められた信号レベル以
   上の信号部分を除去するリミッタ回路と、前記したリミ
   ッタ回路からの出力信号の極性を反転するとともに振幅
   を２分の１にした状態の信号を出力する第２の係数回路
   と、前記した第２の係数回路の出力信号をオンオフする
   スイッチ回路と、前記したスイッチ回路の出力信号と前
   記した第１の遅延複合映像信号とを加算する加算器とか
   らなる映像信号の垂直輪郭補正回路。