JPS60145772A - ゲート・パルス発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、一般的にはテレビジョン受像機で使用する
だめのゲート・パルス発生器に関するものであり、さら
に詳しく言えば周期的フィールド周波数で不動作状態と
される線周波数ゲート・パルス発生器に関するものであ
る。

〈発明の背景〉 １９８３年１２月１４日付けで［垂直同期期間中のエラ
−導入保護を備えたキードＤＣ安定化装置（Ｋｅ−ｙｅ
ｄ　ＤＣ５ｔａｂｉｌｉｚａｔｉｏｎ　Ｓｙｓｔｅｍ　
Ｗｉｔｈ　Ｐｒｏｔｅｃｔｉｏｎ　Ｆｒｏｍ　Ｂｒｒｏ
ｒＩｎｔｒｏｄｕｃｔｉｏｎ　Ｄｕｒｉｎｇ　Ｖｅｒｔ
ｉｃａｌ　５ｙｎｃ　Ｉｎｔｅｒｖａｌ　）　Ｊという
名称で出願されたシャンレイ（Ｒ，５ｈａｎｌｅｙ　）
氏他ノ米国特許出願第５６１２８０号明細書中には、カ
ラーテレヒション受像機における各カラー信号のＤＣレ
ベルを安定化させるだめの装置が示されている。この装
置はキード電圧比較器を使用した複数のＤＣ制御ルーズ
を使用している。上記シャンレイ氏他の米国特許出願明
細書に示されている装置では、比較器のキーイングは反
復する線周波数ゲート・パルスに応答して行なわれる。

これらめゲート・パルスは、実効走査時間中の受信信号
の連続する水平グラ／キング期間のバックポーチ部分と
時間的に一致するように調時されている。反復パルスの
タイミングが受信信号によってブランキング・レベルよ
りもむしろ同期ピーク・レベルの発生と一致するときに
、受信信号の垂直同期期間中にエラーが導入されるのを
防止するために、上述のシャンレイ氏他の装置では、各
垂直同期期間のすべてまたは大部分の期間中、比較器の
キーイングを阻止する。

本願発明は、受信信号の各フィールド期間の選択された
部分全体にわたってゲート・パルスが現われるのを阻止
するような態様でフィールド周波数で周期的に不動作と
なり、捷た例えば」二連のシャンレイ氏他が提案したキ
ーイングの阻止を実行するために使用される線周波数ゲ
ート・パルス発生器に関するものである。この発明の原
理によれば、ファーンスラ（Ｒ，Ｆｅｎ（ｅｌｅｒ　）
氏の米国特許出願第５２’７，８８９号明細書に記載さ
れている形式のゲート・パルス発生器に比較的簡単で安
価な修正を施こすことによって所望のゲート・パルスの
阻止効果が得られる。

上述のファーンスラ氏他の特許出願明細書に示されてい
る装置では、ゲート・パルス発生の開始時に付勢される
キャパシタ充電回路はゲート・パルス幅の終了時点を制
御し、ゲート・パルス幅が一定になるようにしている。

本願発明の原理によれば、上述のファーンスラ氏他の装
置におけるキャパシタ充電回路をフィールド周波数キー
ド形式に修正することにより、ゲート・パルスを阻止す
ることが望捷しい期間中、ゲート・パルス幅を実効果に
Ｏに減少させることができる。

〈発明の概要〉 この発明の実施例によれば、ゲート・パルス発生器は出
力負荷を有し、その両端間にゲート・パルスが発生する
。第１および第２のトランジスタは通常導通状態のエミ
ッターコレクタ導電路を有し、第１のトランジスタのエ
ミッターコレクタ導電路は出力負荷と直列に結合されて
いる。線周波数でくり返し発生するタイミング・パルス
は、各タイミング・パルスの現われる間、第１および第
２のトランジスタのエミッターコレクタ導電路の導通を
抑制する。第１の抵抗器、キャパシタ、および第２の抵
抗器がＤＣ電圧源の両端間に直列に接続されており、第
２のトランジスタのエミッターコレクタ導電路はキャパ
シタと第２の抵抗器との直列接続で側路されている。反
復する垂直同期期間のタイミングを表わすフィールド周
波数パノ【スに応答する第３のトランジスタは各フィー
ルド周波数パルスの発生する間、そのエミッターコレク
タ導電路は非導通状態にされる。ダイオードと第３のト
ランジスタのエミッターコレクタ導電路との直列接続は
第２の抵抗器と並列に接続されており、上記ダイオード
は第２のトランジスタの遮断が第３のトランジスタの導
通と一致するとき、導通状態を呈するように極性が定め
られている。

エミッターコレクタ導電路が第１のトランジスタのエミ
ッターコレクタ導電路と並列接続された第４のトランジ
スタは、キャパシタと第２の抵抗器との直列回路の両端
間の電圧が参照（レファレンス）レベルを超過すると導
通状態になる。

上述の実施例の動作において、各フィールド周波数のパ
ルスが現われる期間中、上記第２のトランジスタの遮断
の各初期においてキャパシタと第２の抵抗器の直列接続
の両端間の電圧はステップ状に上昇する。第２の抵抗器
の抵抗値は、」二記ステッグ上昇の大きさが上記参照レ
ベルの大きさを越えるように選定されていることが望ま
しい。第１の抵抗器、キャパシタ、導通状態のダイオー
ド、］Ａ［態の第３のトランジスタのエミッターコレク
タ導電路によって形成される充電路の充電時定数は、連
続するフィールド周波数パルスの相互間に入る期間のゲ
ート・パルス幅を決定する。

〈実施例の詳細な説明〉 図示の受像機の部分において、受信ビデオ信号の映像を
表わす成分から偏向同期パルスを分離するように動作す
る目明分離器ｌＯはその出力端子Ｃ８に合成同期波形を
発生する。一般に、端子ＣＳに現われる合成同期信号は
積分回路２０と微分回路３０とに供給される。積分回路
２０け、分離器の出力端−ｒ−Ｃ８と積分回路の出力端
子Ｉｓとの間に直列に接続された抵抗器２１と、端子Ｉ
Ｓと参照電位点（アース）との間に接続された並列キャ
パシタ２２とからなっている。微分回路３０は、分離器
の出力端子ＣＳと微分回路の出力端子ＤＳとの間に直列
に接続されたキャパシタ３１と、端子ＤＳとアースとの
間に接続された並列抵抗器３２とからなっている。

端子ＩＳに発生する合成同期信号の積分された形の信号
は垂直駆動パルス発生器２４に供給されて、パルス発生
器２４の出力端子ＤＰに発生する垂直駆動パルス列を同
期化する。端子ＤＰに現われるパルス列はＮＰＮ増幅ト
ランジスタ２５のベース電極に供給される。トランジス
タ２５のエミッタ電極はアースされており、そのコレク
タ電極は抵抗器２６を経て動作電源の正端子（＋Ｖｃｃ
）に接続されている。

−例として、端子ＤＰに現われる垂直駆動パルスは８木
の線期間の！負方向パルスからなりその立上り端（リー
ディング・エツジ）は受信信号の垂直同期期間の開始と
一致しているか、あるいは僅かに遅延している。トラン
ジスタ２５のコレクタ電極に直接接続された端子ＶＤに
は増幅された駆動パルスが現われ、この駆動パルスは受
像機の垂直偏向回路２７に供給されて、フィールド周波
数の偏向波の発生を制御する。

端子ＤＳに現われる合成同期信号の微分された信号は、
抵抗器３３を経てＮＰＮ　）ランジスタ３５のベース電
極に供給され、また受像機の水平偏向回路３４に供給さ
れて、線周波数の偏向波の発生を同期化する。偏向回路
３４は同期化された水平発振器を含み、この発振器より
出力端子ＳＴに供給される鋸歯状電圧波が引出される。

またこの水平偏向回路３４より出力端ＦＦＢに周期的に
反復する水平フライバック・パルスが供給される。

ｌ・ランジスタ３５のエミッタ電極はアースされており
、そのコレクタ電極は抵抗器３６を経て＋Ｖｃｃ電諒端
子に接続されている。トランジスタ３５のコレクタ電極
はまたＰＮＰエミッタ・ホロワ・トランジスタ３′７の
ベース電極に直接接続されている。トランジスタ３７の
コレクタ電極はアースされており、そのエミッタ電極は
非加算ミクサ４０の第１入力端子Ｎに直接接続されてい
る。

非加算ミクサ４０は１対のＰＮＰ　）ランジスタ４１と
４２とからなり、これらのトランジスタの相互に接続さ
れたコレクタ電極はアースされておシ、相互に接続され
たエミッタ電極はエミッタ抵抗器４３を経て＋ＶＣＣ電
源端子に接続されている。トランジスタ４１のベース電
極は上記の第１ミクサ入力端子ＮＫ直接接続されており
、トランジスタ４２ノべ一ス電極は第２ミクサ入力端子
Ｎ′に直接接続されている。

ミクサの入力端子Ｎはさらに抵抗器４６を経てＮＰＮ）
ランジスタ４４のエミッタ電極に接続されている。トラ
ンジスタ４４のコレクタ電極は直接十Ｖｃｃ電源端子に
接続されており、そのエミッタ電極はトランジスタ４５
を経てアースに帰路している。エミッタ・ホロワ・トラ
ンジスタ４４のベース電極は端子ＶＲに直接接続されて
おり、この端子ＶＲに選定されたレベルをもった正ＤＣ
電圧が供給される。

ミクサ入力端子Ｎ′はエミッタ・ホロワとして接続され
たＮＰＮ　）ランジスタ４７のエミッタ電極に直接接続
されており、そのコレクタ電極は＋ＶＣＣ電源端子に直
接接続されておシ、そのｌ：ツタ電極は抵抗器４８を経
てアースに帰路している。エミッタ・ホロワ・トランジ
スタ４７のベース電極は端子ＦＢに接続されておシ、こ
の端子ＦＢには水平偏向回路３４によって発生された水
平フライバンク・パルスが現われる。

トランジスタ４１　％　４２の相互に接続されたエミッ
タ電極に現われる非加算ミク、す４０の出力は電圧比較
器５０に供給され、該電圧比較器において水平偏向回路
３４の端子ＳＴから供給された鋸歯状波電圧と比較され
る。ミクサ４０からの比較入力が端子ＳＴからの比較入
力よりも正のときに発生する負方向の線周波数タイミン
グ・パルスからなる電圧比較器５０の出力はタイミング
・パルス出力端子ＴＰに現われる。出力端子Ｔ’Ｐは１
対のＮ　Ｐ　Ｎ　トランジスタ５１と６１のベース電極
に直接接続されており、これらのトランジスタ５１　）
　６１のエミッタ電極は共に直接アースに接続されてい
る。トランジスタ５１のコレクタ電極は端子ＢＧに直接
接続されており、該端子は抵抗器５２によって＋Ｖｃｃ
電源端子に接続されている。端子ＢＧはこの発明の実施
例によるゲート・パルス発生装置の出力端子を構成して
いる。

＋ＶＣＣ電源端子とアースとの間には、抵抗器６２、キ
ャパシタ６３、および抵抗器６４がこの順序で直列に接
続されている。抵抗器６２とキャパシタ６３との接続点
の端子Ｐｗは上述のトランジスタ６１のコレクタ電極に
直接接続されており、この接続によってトランジスタ６
１のエミッターコレクタ導電路をキャパシタ６３と抵抗
６４との直列接続と並列に接続している。キャパシタ６
３と抵抗器６４との接続点にはダイオード６５の陽極が
接続されており、まだこのダイオードの陰極は端子ＶＤ
に接続されており、これによってダイオード６５とトラ
ンジスタ２５との直列接続は抵抗器６４に対して並列に
接続されている。

エミッタ電極が相互に接続された１対のＰＮＰトランジ
スタ７１．７２からなる電圧比較器７０には、端子ＰＷ
より比較器トランジスタ７２のベース電極への直接接続
を経て第１の入力が供給される。比較器７０への第２の
入力は、＋ｖＣＣ電源端子とアースとの間に直列に接続
された抵抗器７４および７５によって形成された分圧器
から取出される。抵抗器７４と７５との接続点に現われ
る分圧器の出力は比較器トランジス、り７１のベース電
極に直接接続されている。比較器トランジスタ７１　、
’７２に対する電流源はＰＮＰ　）ランジスタフ３によ
って形成され、そのコレクタ電極はトランジスタ７１と
７２の相互に接続されたエミッタ電極に直接接続されて
おり、そのエミッタ電極はエミッタ抵抗器７３Ｒを経て
＋Ｖｃｃ電源端子に帰路しており、そのベース電極はバ
イアス電源端子Ｖ’Ｂに接続されている。

比較器トランジスタ７２のコレクタ電極はダイオード接
続されたＮＰＮ）ランジスタフ６の相互接続されたベー
ス電極とコレクタ電極とに直接接続されており、そのト
ランジスタ７６のエミッタ電極はアースされている。ト
ランジス夛７６のベース電極はトランジスタ７７のベー
ス電極に直接接続されている。トランジスタ′７７のコ
レクタ電極は比較器トランジスタ７１のコレクタ電極に
直接接続されており、そのベース−エミッタ導電路はダ
イオード接続されたトランジスタ７６のベース−エミッ
タ導電路と並列接続されている。比較器トランジスタ７
１のコレクタ電極は首だＮＰＮトランジスタ７８のベー
ス電極に直接接続されている。トランジスタ７８のエミ
ッタ電極はアースされており、そのコレクタ電極はゲー
ト・パルス出力端子ＢＧに直接接続されており、それに
よってトランジスタ７８のエミッターコレクタ導電路は
前述のトランジスタ５１のエミッターコレクタ導電路と
並列に接続されている。

上述のゲート・パルス発生装置の動作を説明すると、端
子ＴＰに連続して現われる線周波数タイミング・パルス
相互間の期間中は、トランジスタ５１．６１は強く導通
し、端子ｐｗおよび出力端子ＢＧを低電位に保持する。

各負方向タイミング・パルスの立上り端はトランジスタ
５１．６１の遮断を開始する。その結果、出力端子ＢＧ
の電圧は垂直駆動パルス増幅トランジスタ２５の導通状
態に依存することになる。すなわち、以下に説明するよ
うに、トランジスタ２５が遮断しているときに端子ＤＰ
に垂直駆動パルスが現われる間の端子Ｂ　’Ｇにおける
出力電位の状態は、トランジスタ２５が強く導通してい
るときに連続する垂直駆動パルスが現われる相互間に現
われる電位の状態と異っている。

まず初めに連続する垂直駆動パルスが現われる相互間の
期間中に現われる状態について考えてみる。トランジス
タ６１が遮断すると、端子ｐｗをその点における電圧の
振れに追従するようにし、直列接続された抵抗器６２、
キャパシタ６３、導通状態のダイオード６５、導通状態
のトランジスタ２５のコレクターエミッタ導電路からな
るキャパシタ充電路を形成する。導通状態のダイオード
２５と導通状態のトランジスタ２５のコレクターエミッ
タ導電路によって形成される低インピーダンス路によっ
て抵抗器６４は実効的に側路される。端子ｐｗの電圧が
導通状態のダイオード６５の両端間の電圧降下に等しい
大きさだけ初期ステップ上昇すると端子ＰＷは釈放され
るが、この上昇は、比較器トランジスタ７２のベースに
おける電圧を分圧器’７４　、’７５から比較器トラン
ジスタ７１のベースに供給される参照電圧レベルにまで
引上げる程充分な大きさではない。そのため比較器７０
は、比較器トランジスタ７１の遮断状態を含み、トラン
ジスタ７８を遮断状態に保持する動作状態に留まってい
る。トランジスタ７８が導通していないときは、トラン
ジスタ５１の遮断によって出力端子ＢＧの電位を上昇さ
せて、正方向の出力ゲート・パルスの立上り端を形成す
る。

キャパシタ６３の充電に伴って端子ＰＷの電位が指数関
数的に上昇して、比較器トランジスタ７１をターン・オ
ンし、それに続いてトランジスタ７８の導通を開始させ
る参照レベルに達するまで端子ＢＧは高い正電位に留ま
っている。トランジスタ７８が導通すると端子ＢＧは低
電位に戻り、出力ゲート・パルスの立下り端（トレーリ
ング・エツジ）を特定する。それに続いて、端子ＴＰに
おける負方向タイミング・パルスが終了すると、トラン
ジスタ５１および６１は導通状態に戻り、端子ｐｗは低
レベルに振れ、比較器ツＯをその正規の動作状態に復帰
させ、トランジスタ７８を遮断する。回復したトランジ
スタ５１の導通により端子ＢＧは引続き低電位に保持さ
れるので、トランジスタ７日の遮断によって出力端子Ｂ
Ｇの電位が影響を受けることはない。キャパシタ充電回
路の時定数は上述の動作状態のもとての出力ゲート・パ
ルス幅を決定し、タイミング・パルスの幅に変動があっ
ても、出力ケート・パルスの幅を乱すことがなく、これ
を所望の一定値に維持することができるということは明
らかである。

次に垂直駆動パルスが現われる期間中の動作を説明する
。トランジスタ６１が遮断すると、端子ＰＷはクランプ
状態から釈放され、ダイオード６５の陰極は垂直駆動パ
ルス増幅トランジスタ２５の遮断により」１昇した電位
にあるから、上記ダイオルドロ５は導通しない。かくし
て抵抗器６４は側路されず、抵抗器６４の抵抗値によっ
て決定される大きさの端子ｐｗの電圧の初期ステップ状
」１昇は、端子ｐｗの釈放に伴って生ずる。この抵抗器
６４の値を適当に選択することにより、上記ステップ状
の上昇は１）０述の参照レベルを超過し、そのため端子
ＴＰにおけるタイミング・パルスの立上り′端によって
比較器′７０の動作状態の変化およびトランジスタ７８
のターン・オンが開始される。トランジスタ５１の各遮
断はトランジスタ７日のターン・オンに伴って同時に生
ずるので、端子ＴＰに現われるタイミング・パルスに応
答する端子ＢＧにおける電位の上昇は各垂直駆動パルス
が現われる期間中阻止される。

このようにして、線周波数ゲート・パルスは、フィール
ド周波数でブランキングされるという所望の結果が得ら
れる。

上述のように、抵抗器６２、キャパシタ６３、抵抗器６
４、ダイオード６５、およびトランジスタ２５は共同し
てキード・パルス幅制御回路を構成し、第１の動作モー
ドではＲＣ時定数に従って有限のゲート・パルス幅を決
定し、第２の動作モードでは出力ケート・パルスの選択
的抑制を行なうためにＯパルス幅を設定する。前述のフ
ァーンスラ氏他の米国特許出願明細書に記載されている
形式の線周波数ゲート・パルス発生器にフィールド周波
数のブランキング特性を付加するためには、僅かに２個
の回路素子すなわち抵抗器６４とダイオード６５を必要
とするにすぎない。

図示の実施例で使用されているタイミング・パルス発生
の特定のモードは前述のファーンスラ氏他の特許出願明
細書に示されているモードと同様である。タイミング・
パルス発生装置（３５，３７、４０　’ｔ　、４４．４
’７　、、５０等）の動作は前記特許出願明細書中に詳
細に示されているが、以下にその動作を簡単に説明する
。

非加算ミクサ４０はその各入力の最も低い正に追従する
出力を発生する。一方の入力は偏向回路３４の端子ＦＢ
からの正方向水平フライバック・パルスからなり、他方
の入力は通常は参照ＤＣ電圧（端１’−ＶＲの電圧から
トランジスタ４４のベース−エミッタ間オフセット電圧
Ｖｂｅだけ低い値に等しい）に相当する。しかし各水平
同期期間中は周期的にそｉｌから押し下げられ、微分回
路３０の出力の反転さ寸］たものに追従する。ミクサ４
０の出力の波形は中心に負方向の切込みのあるクリップ
された正方向フライバック・パルスからなる。端子ＴＰ
における電圧比較器５０の出力は通常は高いが、ミクサ
４０からの入力が端子ＳＴからの鋸歯状電圧波形入力の
低下する復帰ストローク以上に振れると低い値に変化す
る。比較器５０の動作状態のこの変化は、通常、ミクサ
の出力波形の中心の切込みの立１；り端の」二昇点て開
始される。

切込みの立下り端のタイミングは受信信号の水平同期パ
ルスの立下り端と一致しているので、端子ＴＰにおいて
得られるタイミング・パルスは所望のバックポーチ位置
をもっている。クリップされたフライバック・パルス成
分の低下が比較器５゜をその元の動作状態に戻して、そ
のタイミング・パルスを終了させるまで比較器５０の出
力は低レベルに留まっている。

上述の技術は、端子ＴＰにタイミング・パルスを発生さ
せる優れた方法であるが、この発明の原理は他の形式の
タイミング・パルス発生装置にも容易に適用することが
できる。

この発明のある種の可能な適用例においては、図示の形
式のゲート・パルス発生器の出力は、直ちにキーイング
のために使用することができるが、この発明の特定の適
用例として、この発明を所謂サンドキャスル形式の多レ
ベル・キーイング波形の発生のために使用することがで
きる。サンドキャスル波形は特に複数の異ったキーイン
グ波を引出すサンドキャスル・デコーダを備えた集積回
路の入力端子に供給される。こ５で説明したゲート・パ
ルス発生器を使用することのできる３レベル・ザンドギ
ャスル・パルス・エンコープインク／アコ−１イング装
置の例が前述のシャンレイ氏他の米国特許出願第５６１
，２８０号明細書中に詳細に説明されている。

【図面の簡単な説明】

図はこの発明の実施例によるフィールド周波数で不動作
状態とされる線周波数ダート・パルス発生器を含むテレ
ビジョン受像機の一部を、ブロックとＮ略図の形で示し
た図である。 ２４・・・垂直駆動パルス発生器、５ｏ・・・電圧比較
器、５１・・・トランジスタ（ゲート・パルス発生手段
）、６２・・・抵抗器、６３・・・キャパシタ、６４・
・・抵抗器、＋ｖｃｃ・・ＤＣ電圧源。 閤許出願人　アールシーニー　コーポレーション化　理
　人　清　水　哲　ほか２名

Claims (1)

【特許請求の範囲】
1. （１）周期的な線周波数タイミング・パルス源と、周期
   的なフィールド周波数パルス源と、ＤＣ電圧源と、 上記タイミング・パルスに応答して、通常は立上り端が
   」１記タイミング・パルスの立上り端によって決定され
   るゲート・パルスを発生する手段とからなり、 上記ゲート・パルス発生手段は、上記フィールド周波数
   のパルスによってキーイングされ且つ上記ＤＣ電圧源の
   両端間に直列に接続された第１の抵抗器と、キャパシタ
   と、第２の抵抗器とを含むゲート・パルス幅制御回路を
   具備し、 上記ゲート・パルス幅制御回路は、連続するフィールド
   周波数パルスが現わ九る相互間の期間中は第１のモード
   で動作し、この第１のモードでは上記第２の抵抗器は実
   効的に側路されて、上記第１の抵抗器とキャパシタとの
   ＲＣ時定数は上記ゲート・パルスに対する実質的に一定
   の有限の幅を決定し、 上記ゲート・パルス幅制御回路は上記フィールド周波数
   パルスの現われる期間中は第２のモードで動作し、この
   第２のモードでは上記第２の抵抗器は側路されず、上記
   ゲート・パルスの幅は、ゲート・パルスの発生が所望の
   フィールド周波数で抑制されるようにＯに減少される、 テレビジョン受像機におけるフィールド周波数で周期的
   に不動作状態とされる線周波数のゲート・パルス発生器
   。