KR930011507B1

KR930011507B1 - 라인 레이트 게이팅 펄스 발생기를 구비한 텔레비젼 수상기

Info

Publication number: KR930011507B1
Application number: KR1019840007892A
Authority: KR
Inventors: 데일 요스트 토마스
Original assignee: 알 씨 에이 라이센싱 코포레이션; 글렌 에이취. 브르스틀
Priority date: 1983-12-14
Filing date: 1984-12-13
Publication date: 1993-12-08
Also published as: DE3484124D1; HK25296A; KR850005052A; EP0145491A2; JPH0157552B2; US4583121A; JPS60145772A; CA1219357A; EP0145491B1; EP0145491A3

Abstract

내용 없음.

Description

라인 레이트 게이팅 펄스 발생기를 구비한 텔레비젼 수상기

제1도는 본 발명에 따른 필드 레이트(field rate) 실행불능에 영향을 받는 라인 레이트(line rate) 게이팅 펄스 발생기를 포함하는 텔레비젼 수상기의 부분적인 개략도.

* 도면의 주요부분에 대한 부호의 설명

10 : 동기 분리기 20 : 적분 회로

22 : 션트 캐패시터 24 : 수직구동 펄스발생기

27 : 수직 편향회로 34 : 수평 편향회로

50 : 전압 비교기

본 발명은 일반적으로 텔레비젼 수상기용 게이팅 펄스 발생기(gating pulse generator)에 관한 것으로서, 특히 주기적인 필드 레이트 실행불능에 영향을 받는 라링 레이트(또는 수평비디오 라인 주파수)게이팅 펄스 발생기(line rate gating pulse generator)에 관한 것이다.

1983년 12월 14일자 알 샨리가 출원한 미합중국 특허출원 제561,280호인 ＂수직동기 구간동안 에러유입을 방지하는 키형 DC 안정화 시스템＂에는 칼라 텔레비젼 수상기에서 각 칼라신호의 DC 레벨을 안정화시키는 시스템에 관해 기술하고 있다. 상기 시스템은 키형 전압 비교기(keyed voltage comaprator)를 이용한 다수의 DC 제어루프를 채용하고 있다 샨리 시스템에서, 비교기 키잉(comparator keying)은 라인 레이트 게이팅 펄스가 반복하는데 응답하여 수행된다. 상기 게이팅 펄스는 액티브 주사시간 동안 수신된 신호의 연속적인 수평 귀선소거 구간(horizontal blanking intervla)의 백포치 세그먼트(backporch segment)와 일치하도록 타이밍된다. 수신되 신호의 수직동기 구간동안 에러유입을 방지하기 이해(반복 펄스의 상기 타이밍 수신된 신호에 의해귀선소거 레벨보다도 동기 피크 레벨과 일치할 때), 샨리의 시스템은 각 수직동기구간의 전체 또는 일부 구간에서 바 비교기 키잉(bar comparator keying)에서 해결점을 모색하고 있다.

본 발명은 수신된 신호의 각 필드 구간중에서 선택된 부분의 구간에 걸쳐 게이팅 펄스 발생을 차단하는 방식으로 주기적인 필드 레이트 실행불능에 영향을 받고, 예를들어 상기 샨리에 의해 모색된 키잉 배제를 달성하기 위해 사용될 수 있는 라인 레이트 게이팅 펄스 발생기에 관한 것이다. 본 발명의 원리에 있어서, 소망의 게이팅 펄스 차단은 펀슬러의 미합중국 특허출원 제527,889호에 공지된 형태의 게이팅 펄스 발생기를 별다른 비용추가 없이 간단한 변형을 통해 얻어질 수 있다.

상기 펀슬러의 출원에 있어서, 게이팅 펄스 발생의 개시에 따라 실행가능케 되는 캐패시터 충전회로는 게이덩 펄스 발생의 종료 타이민을 제어한다. 본 발명의 원리에 따라, 필드 레이트 키형으로 변형된 펀슬러의 캐패시터 충전회로 장치는 게이팅 펄스 차단이 필요한 주기동안 게이팅 펄스폭이 유효하게 제로로 감소된다.

본 발명의 실시예에 있어서, 게이팅 펄스 발생기는 출력부하를 포함하며 그 출력부하를 통해 발생기는 상기 게이팅 펄스를 나타내며, 통상적인 도통 에미터-콜렉터 경로와, 출력부하와 직렬결합된 제1트랜지스터의 에미터-콜렉터 경로를 가진 제1트랜지스터 및 제2트랜지스터를 포함한다. 라인 레이트로 반복되는 타이밍 펄스는 각 타이밍 펄스 도래동안 제1 및 제2트랜지스터 에미터-콜렉터 경로에서 도통을 억압한다. 제1저항, 캐패시터 및 제2저항은 DC 전위 공급부 양단간, 캐패시터와 제2저항의 직렬결합 양단간 션트(shunt)된 제2트랜지스터의 에미터-콜렉터 경로와 직렬로 결합되어 있다. 반복 수직 동기구간의 타이밍을 표시하는 필드 레이트 펄스에 응답하는 제3트랜지스터는 각 필드 레이트 펄스 도래동안 비도통되는 에미터-콜렉터를 가지고 있다. 다이오드와 제3트랜지스터의 에미터-콜렉터 경로의 직렬결합은 제2저항과 션트되도록 연결되어 있고, 제2트랜지스터의 오프상태가 제3트랜지스터의 도통시기와 일치할 때, 도통상태를 나타내도록 극성을 가진 다이오드와 션트되게 연결되어 있다. 에미터-콜렉터 경로가 제1트랜지스터의 에미터-콜렉터 경로 션트된 제4트랜지스터는, 캐패시터와 제2항의 직렬결합을 통한 전압이 기준 레벨을 초과할 때, 도통된다.

전술된 실시예의 동작에 있어서, 각 필드 레이트 펄스 발생동안, 상기 제2트랜지스터의 각각의 차단기 캐패시터와 제2저항의 직렬결합 양단간 전압의 단계적 상승이 수반된다. 제2저항의 저항치는 상기 단계적 상승의 크기가 상기 기준 레벨의 크기를 초과하도록 선택하는 것이 바람직하다. 제1저항, 캐패시터, 도통상태에 있는 다이오드 및 도통상태에 있는 제3트랜지스터의 에미터-콜렉터 경로에 의해 형성된 충전회로의 충전 시정수는 연속적인 필드 레이트 펄스 사이에서 간섭하는 주기동안 게이팅 펄스의 폭에 의해 결정된다.

도시된 수상기 부분에서, 수신된 비디오 신호의 영상표시 성분과 편향동기펄스를 분리하는 기능을 하는 동기분리기(10)는 출력단자(CS)에서 합성동기 파형을 발생한다. 단자(CS)에서 나타나는 합성동기 신호는 적분회로(20)와 미분회로(30)에 공통적으로 공급된다. 적분회로(20)는 분리기 출력단자(CS)와 적분회로 출력단자(IS) 사이에서 직렬로 배치된 저항(21)과 단자(IS)와 기준 전위점(접지) 사이에 연결된 션트 캐패시터(shunt capactior)(22)를 구비한다. 미분회로(30)는 분리기 출력단자(CS)와 미분회로 출력단자(DS) 사이에 직렬로 배치된 캐패시터(31)와 단자(DS)와 접지 사이에 연결된 션트 저항(shunt resistor)(32)을 구비한다.

단자(IS)에 나타나는 합성동기 신호의 적분된 변형은 발생기 출력단자(DP)에서 발생된 수직구동 펄스열(a train of vertical drive pulse)을 동기화시키기 위해 수직구동 펄스 발생기(24)에 공급된다. 단자(DP)에서 발생된 펄스열은 에미터 전극이 접지되어 있고, 콜렉터 전극이 저항(26)을 통해 동작전위 공급단자(+ Vcc)에 연결되어 있는 NPN형 증폭기 트랜지스터(25)의 베이스에 인가된다. 단자(DP)에서 발생된 수직구동 펄스열은 수신된 신호의 수직동기 구간의 시작과 관련하여 상승 구간이 일치되거나 상승 구간이 약간 지연된 8라인 존속기간의 부방향 진행 펄스로 이루어져 있다. 증폭된 수직구동 펄스는 단자(VD)(트랜지스터)(25)의 콜렉터 전극에 직접 연결된)에서 나타나며, 필드 레이트 편향파의 발생을 제어하도록 수상기의 수직 편향회로(27)에 공급된다.

단자(DS)에서 나타나는 합성 동기신호의 미분된 변형은 저항(33)을 통해 NPN형 트랜지스터(35)의 베이스 전극에 결합되며, 라인 레이트 편향파의 발생을 동기화시키기 위해 수상기의 수평 편향회로(34)에 결합된다. 평향회로(34)는 동기 수평발진기를 포함하며, 상기 발진기로부터 유도된 톱니 전압파를 출력단자(ST)에 전달한다. 또한 출력단자(FB)에서 나타나는 주기적인 반복 수평 플라이백 펄스(recurring horizontal flyback pulse)로 부터 수평 편향회로(34)가 가용하다.

트랜지스터(35)의 에미터 전극은 접지되어 있고, 반면 콜렉터 전극은 저항을 통해 공급단자(+Vcc)에 연결되어 있다. 트랜지스터(35)의 콜렉터 전극은 PNP형 에미터-폴로워 트랜지스터(37)의 베이스 전극에 직접 연결되어 있다. 트랜지스터(37)는 그의 콜렉터 전극이 접지되어 있고, 에미터 전극이 직접 비가산 믹서(40)의 제1입력단자(N)에 연결되어 있다.

비가산 믹서(40)는 접지에 직접 연결된 결합 콜렉터 전극과, 에미터 저항(43)을 통해 공급단자(+Vcc)에 연결된 에미터 전극을 가진 한쌍의 PNP형 트랜지스터(41,42)를 구비한다. 트랜지스터(41)의 베이스 전극은 전술된 제1믹서 입력단자(N)에 연결되어 있으며, 반면 트랜지스터(42)의 베이스 전극은 제2믹서 입력단자(N')에 직접 연결되어 있다.

믹서 입력단자(N)는 콜렉터 전극이 직접 공급단자(+Vcc)에 연결되어 있고, 에미터 전극이 저항(45)을 통해 접지되어 있는 에미터-폴로워로 배치된 NPN형 트랜지스터(44)의 에미터 전극에 저항(46)을 통해 부가적으로 연결되어 있다. 에미터-폴로워의 베이스 전극은 선택된 레벨의 정(positive) DC 전위가 공급되는 단자(VR)에 직접 연결되어 있다.

믹서 입력단자(N')는 그의 콜렉터 전극이 직접 공급단자(+Vcc)에 연결되어 있고, 에미터 전극은 접지를 통해 저항(48)에 연결되어 있는 에미터-폴로워로 배치된 NPN형 트랜지스터(47)의 에미터 전극에 직접 연결되어 있다. 에미터-폴로워 트랜지스터(47)의 베이스 전극은 수평 편향회로(34)에 의해 발생된 수평 플라이백 펄스가 나타나는 단자(FB)에 연결되어 있다.

트랜지스터(41,42)의 결합된 에미터 전극에서 발생되는 비가산 믹서(40)의 출력은 수평 편향회로(34)의 단자(ST)로부터 공급된 톱니 전압파의 비교를 위해 전압 비교기(50)에 공급된다.

믹서(40)에서 나온 비교기 입력이 단자(ST)로부터 나온 비교기 입력보다 정일때 발생된 부방향, 라인 레이트 타이밍 펄스를 구비하는 전압 비교기(50)의 출력은 한상의 NPN형 트랜지스터(51,61)의 베이스 전극에 직접 연결된 타이밍 출력단자(TP)에서 나타난다. 트랜지스터(51,61)의 에미터 전극은 둘다 접지되어 있다. 트랜지스터(51)의 콜렉터 전극은 저항(52)과 공급단자(+Vcc)에 연결된 단자(BG)에 직접 연결된다. 단자(BG)는 도시된 게이트 펄스 발생장치의 출력단자를 구성한다.

저항(62), 캐패시터(63) 및 저항(64)은 상기 순으로, 공급단자(+Vcc)와 접지 사이에서 직렬로 연결되어 있다. 저항(62)과 캐패시터(63)의 접점에 있는 단자(PW)는 전술한 트랜지스터(61)의 콜렉터 전극에 직접 연결되며, 캐패시터(63)와 저항(64)의 직렬 결합과 션트상태로 트랜지스터(61)의 에미터-콜렉터 경로를 제공하도록 연결된다. 다이오드(65)는 애노드가 캐패시터(63)와 저항(64)의 접점에 연결되며, 캐소드는 단자(VD)에 연결되고, 그 결과 다이오드(65)와 트랜지스터(25)의 에미터-콜렉터 통로의 직렬 결합은 저항(64)과 션트 상태로 연결된다.

에미터 전극이 결합된 한쌍의 PNP형 트랜지스터(71,72)를 구비하는 전압 비교기(70)는 단자(PW)와 비교기 트랜지스터(72)의 직접 연결부를 통해 제1입력을 수신한다. 비교기(70)에 들어가는 입력은 공급단자(+Vcc)와 접지 사이에 직렬로 배치된 저항(74,75)에 의해 형성된 전압 디바이더(divider)로부터 유도되어 진다. 저항(74,75)의 접점에서 나타나는 디바이더 출력은 비교기 트랜지스터(71)의 베이스 전극에 직접 인가된다. 비교기 트랜지스터(71,72)를 위한 전류원은, 콜렉터 전극이 트랜지스터(71,72)의 에미터 결합부에 직접 연결되어 있고, 에미터 전극이 에미터 저항(73R)을 통해 공급단자(+Vcc)에 연결되어 있으며, 베이스 전극이 바이어스 공급단자(V_B)에 연결된 PNP형 트랜지스터(73)에 의해 형성이 된다.

비교기 트랜지스터(72)의 콜렉터 전극은 다이오드 연결 NPN형 트랜지스터(76)의 베이스 콜렉터 접점부에 직접 연결되어 있으며, 에미터 전극은 접지되어 있다. 트랜지스터(76)의 베이스 전극은 NPN형 트랜지스터(77)의 베이스 전극에 직접 연결되어 있다. 트랜지스터(77)는 콜렉터 전극이 비교기 트랜지스터(71)의 콜렉터 전극에 직접 연결되어 있고, 베이스-에미터 경로가 다이오드 연결 트랜지스터(76)의 베이스-에미터 경로를 션트시킨다. 비교기 트랜지스터(71)의 콜렉트 전극은 NPN형 트랜지스터(78)의 베이스 전극에 연결되어 있다. 트랜지스터(78)는 에미터 전극이 접지되어 있고, 콜렉터 전극은 게이트 펄스 출력단자(BG)에 연결되어 있으며, 그 결과, 트랜지스터(78)의 에미터-콜렉터 통로는 전술된 트랜지스터(51)의 에미터-콜렉터 경로와 션트되도록 연결된다.

상기 게이트 펄스 발생장치의 동작에 있어서, 단자(TP)에 나타나는 연속적인 라인 레이트 타이밍 펄스를 발생하는 사이의 간섭 주기동안, 트랜지스터(51,61)는 아주 강하게 도통되어 단자(PW)와 출력단자(BG)를 저전위 상태로 유지한다. 각부방향 타이밍 펄스의 상승 구간은 트랜지스터(51,61)를 오프시키기 시작한다. 출력단자(BG)에서 나타난 전압에 대한 결과적 효과는 트랜지스터(25)를 증폭하는 수직구동 펄스의 도통상태에 따라 다르다. 즉, 아래에 설명되는 바와같이, 단자(DP)에서 수직구동 펄스가 발생되는 동안(트랜지스터(25)가 차단되었을 때), 단자(BG)에서의 출력전위 행동은 연속적인 수직구동 펄스가 발생하는(트랜지스터(25)가 강하게 도통되었을 때)사이에서 간섭하는 주기동안 발생한다는 것이 다르다.

연속적인 수직구동 펄스 발생간 간섭 주기동안, 영향을 미치는 상태를 우선 생각해 보면, 트랜지스터(61)가 차단상태가 됨으로서 전압 이탈을 위해 단자(PW)를 릴리이즈하여, 그리고, 도통상태의 직렬로 연결된 저항(62), 캐패시터(63), 다이오드(65)와 트랜지스터(25)를 도통시키는 콜렉터-에미터 경로를 포함하는 캐패시터 충전회로를 형성한다. 저항(64)은 효과적으로, 도통 다이오드(65)와 도통 트랜지스터(25)의 콜렉터-에미터에 의해 형성된 저임피던스 통로에 의해 바이패스된다. 단자(PW)에서 전압의 초기의 단계적 상승(도통 다이오드(65)를 통한 전압강하와 동일한 크기로)이 단자(PW)의 릴리이즈를 가져오지만, 상기 상승은 비교기 트랜지스터(72)의 베이스에서의 전위를 전압 디바이더(74/75)로부터 비교기 트랜지스터(71)의 베이스에 공급되는 기준전위로 상승시키는 충분한 크기가 아니다. 그래서 비교기(70)는 트랜지스터(78)를 차단상태에 유지하는 동작상태(비교기 트랜지스터(70)의 차단상태를 포함하여)로 남아 있게 된다. 트랜지스터(78)에 의하 도통상태가 아니면 트랜지스터(51)의 차단상태는 정진행 형태의 출력게이팅 펄스의 상승구간을 형성하는 전위로 출력단자(BG)로 전압을 상승시킨다.

단자(BG)는 단자(PW)에서 전위의 지수적 상승(exponential rise)(캐패시터(63)의 충전으로 인해)이, 비교기 트랜지스터(71)를 도통시키고, 트랜지스터(78)에 의한 도통을 시작케 하는 기준 레벨에 도달할 때까지 높이 정전위에서 유지된다. 트랜지스터(78)에 의한 도통은 단자(BG)를 저전위로 되게 하여 출력 게이트 펄스의 하강 구간을 형성하게 한다. 그다음, 단자(TP)에서 부진행 타이밍 펄스 발생이 종료되었을 때, 트랜지스터(51,61)는 도통상태로 되고, 단자(PW)가 정전위 상태로 되어, 비교기(70)는 정상 동작 상태로 되며, 트랜지스터(78)는 차단된다. 트랜지스터(78)의 차단은 출력단자(BG)에서의 전위에 영향을 미치지 않는다. 왜냐하면 트랜지스터(51)에 의한 재도통은 단자(BG)를 저전위에 계속하여 유지하기 때문이다. 캐패시터 충전회로의 시정수는 상술된 동작 조건하에서 출력 게이팅 펄스의 폭을 결정하는데, 상기 타이밍 펄스 폭의 변화가 출력 게이팅 펄스폭의 소망의 불변에 영향을 미치지 않는다는 사실을 알아야 한다.

수직구동 펄스 발생간 주된 조건에 대해 생가해 보면, 트랜지스터(61)의 차단상태가 클램프(clamp)된 상태에서 단자(PW)를 릴리이즈할 때마다, 다이오드(65)에 의한 도통상태는 아무런 결과를 발생하지 않는다. 트랜지스터(25)를 증폭하는 수직구동 펄스의 차단으로 인해, 다이오드 캐소드는 상승된 전위 상태에 있기 때문이다. 그래서 저항(64)은 바이패스되지 않고 저항(64)의 저항치에 의해 결정된 크기로 단자(PW)에서 전압의 초기의 단계적 상승은 단자(PW)의 릴리이즈를 수반한다. 상기 저항치의 적당한 선택에 의해, 상기 단계적 상승의 크기는 전술된 기준 레벨을 초과할 것이며, 그래서 비교기(70)의 동작상태의 변화와 트랜지서터(78)의 도통상태는 단자(TP)에서의 타이밍 펄스 상승 구간에 의해 시작된다. 단자(TP)에서 타이밍 펄스발생에 응답하여 단자(BG)에서 전위상승은 각 수직구동 펄스발생을 통해 방지된다. 왜냐하면 트랜지스터(51)의 각 차단상태는 동시에 트랜지스터(7)를 도통 상태로 만들기 때문이다. 이처럼 라인 레이트 게이팅 펄스의 바람직한 필드 레이트 귀선소거는 쉽게 달성된다.

전술한 바와 같이 소자(62,63,64,65,25)는 제1동작 모우드에서는 RC 시정수에 따른 유사한 게이팅 펄스폭(a finite gating pulse width)을 결정하고, 제2의 동작 모우드에서는 출력 게이팅 펄스의 선택적 억압에 영향을 미치는 제로 펄스폭을 만드는 키형 펄스폭 제어회로를 형성하기 위해 상호 작용한다. 필드 레이트 귀선소거 특성을, 전술된 펀슬러 특허출원에 공지된 형태의 라인 레이트 게이팅 펄스 발생기에 부가시키는 것이며, 즉 펀슬러 특허출원의 형태는 2개의 회로소자, 저항(64)와 다이오드(65)의 부가를 필요로 한다.

도시된 실시예에서 이용된 타이밍 펄스발생의 특수형태는 상술된 펀슬러 특허출원에 공지된 것과 같은 것이다. 타이밍펄스 발생장치(35,37,40,44,59등)의 작동에 대한 상세한 설명을 위해, 상기 특허출원 참고로 할 수 있으며 상기 장치의 작동을 하기에서 간단히 요약하기로 한다.

비가산 믹서(40)는 각 정입력에 대한 출력을 제공한다. 하나 입력은 편향회로(34)의 단자(FB)로부터 나온 정진행 수평 플라이백 펄스(positive-going horizontal flyback pulse)를 구비하며, 반면 다른 입력은 통상적으로 기준 DC 전압(트랜지스터(44)의 베이스-에미터 오프 셋 전위(V_be)보다 작은 단자(V_R)의 전압과 같은)과 대응한다. 그러나 미분회로(30)의 반전된 출력형태가 나올 때 각 수평동기 구간동안 주기적으로 소멸된다. 믹서(40) 출력의 파형은 클리프되어 있고, 중앙(부방향)노치를 가진 정진행 플라이백 펄스를 구비한다. 전압 비교기(50)의 출력(단자(TP)에서)은 통상적으로 하이이다. 그러나 믹서(40)로부터의 입력이 단자(ST)로부터의 톱니 전압파 입력의 경사 복귀부 스트로크(a declining return stroke) 이상으로 스윙할때는, 로우로 스윙한다. 비교기(50)의 동작 상태 변화는 믹서출력 파형의 중앙노치 부분의 하강구간의 상승점에서 시작된다.

수신된 신호의 수평동기 펄스의 하강 구간과 일치하는 노치의 하강구간 타이밍으로 인해, 단자(TP)에서 발생되는 결과적인 타이밍 펄스는 소정의 ＂백포치(backporch)＂위치를 갖는다. 비교기(50)의 출력은 클리프된 플라이백 펄스성분의 경사가 비교기(50)를 원래 동작상태 즉 타이밍 펄스발생이 종결되는 상태로 돌아갈 때까지 로우상태를 유지한다.

전술된 기술은 단자(TP)에서 타이밍 펄스를 발생하기 위해 유리한 해결책을 제공하고 있지만, 본 발명의 원리는 여러가지 타이밍 펄스를 발생하는 다른 형태로의 변형이 가능하다.

본 발명의 가능한 응용형태는 도시된 형태의 게이팅 펄스 발생기의 출력이 바로 키잉목적으로 위해서 사용될 수 있으며, 또한 특별히 고려될 수 있는 본 발명의 응용은 소위 ＂사성펄프(sandcastle pulse)＂인 다중 레벨 키잉파형을 형성하는데 사용될 수 있다. 본원의 참고로는 샨리가 출원한 미합중국 특허출원 제561,280호인 상술된 게이트 펄스 발생기가 유리하게 이용될 수 있는 ＂3중 레벨 사성펄스 인코더/디코더 시스템＂이 있다.

Claims

비디오 신호의 동기 성분(CS)에 응답하여 상기 동기 성분에 포함된 비디오 라인 레이트(video line-rate) 정보에 의해 설정된 비디오 라인 레이트로 타이밍 펄스(TP)를 주기적으로 제공하는 회로 수단(34,40,50)과, 상기 동기 성분에 응답하여 상기 동기 성분에 포함된 비디오 필드 레이트(video field-rate) 정보에 의해 설정된 비디오 필드 레이트로 펄스(DP)를 주기적으로 발생하는 펄스 발생기 수단(24)과, DC 전원(+Vcc)을 포함하는 주기적인 필드 레이트 실행불능에 영향을 받는 라인 레이트 게이팅 펄스 발생기(line-rate gating pulse generator)를 구비한 텔레비젼 수상기에 있어서, 상기 라인 레이트 게이팅 펄스발생기는 상기 라인 레이트 타이밍 펄스에 응답하여 상기 타이밍 펄스(TP)의 상승구간(leading edge)에 의해 결정되는 상승구간을 가진 게이팅 펄스(BG)를 발생하는 수단(51,52,78)과, 상기 게이팅 펄스(BG)의 폭을 제어하는 게이팅 펄스폭 제어회로(25,62 내지 65,70,74,75)를 구비하는데, 상기 게이팅 펄스폭 제어회로는 상기 필드 레이트 펄스에 의한 키잉(keying)의 영향을 받으며, 제1저항(62), 상기 DC 전원을 통해 직렬로 연결된 제2저항(64) 및 캐패시터(63)를 구비하며, 연속적인 필드 레이트 펄스 발생간의 간섭 주기동안, 상기 제2저항(64)이 바이패스되며, 상기 제1저항과 상기 캐패시터의 RC 시정수는 게이팅 펄스(BG)에 대해 고정된 유한폭으로 정해지도록 동작하며, 상기 필드 레이트 펄스 발생동안 상기 제2저항은 바이패스되지 않으며, 상기 게이트 펄스(BG)의 폭이 게이팅 펄스발생의 필드 레이트 억압을 실행하도록 제로상태로 감소되는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제1항에 있어서, 상기 게이팅 펄스발생 수단(51,52,78)은 양단간 상기 게이팅 펄스(BG)가 발생되는 출력부하(52)와, 전도 에미터-콜렉터 경로를 가지며, 소스(50)에 결합된 베이스를 가진 제1트랜지스터(51)에서, 상기 제1트랜지스터(51)의 에미터-콜렉터 경로는 상기 출력부하와 직렬로 결합되어 있고, 상기 제1트랜지스터의 에미터-콜렉터 경로는 각 타이밍 펄스 발생동안 비도통되는 상기 제1트랜지스터와, 상기 제1트랜지스터(51)의 에미터-콜렉터 경로와 션트(shunt)상태로 연결된 비도통 에미터-콜렉터 경로를 포함하는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제2항에 있어서, 상기 게이팅 펄스폭 제어회로는 캐피시터(63) 및 제2저항(64)의 직렬 결합과 션트상태인 전도 에미터-콜렉터 경로와, 타이밍 펄스의 소스(50)에 결합된 베이스를 가진 부가 트랜지스터(61)에서, 상기 부가 트랜지스터(61)의 에미터-콜렉터 경로는 각 타이밍 펄스 도래동안 비도통되는 상기 부가트랜지스터(61)와, 캐패시터(63) 및 제2저항(64)의 직렬 결합 양단간 전압이 기준 레벨을 초과할 때 제2트랜지스터(78)의 에미터-콜렉터 경로를 전도케하는 수단(70)과, 캐패시터(63) 및 제2저항(64)의 접속에 연결되며, 필드 레이트 펄스발생시 비도통되는 다이오드(65)를 포함하는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제3항에 있어서, 필드 레이트 펄스의 상기 소스(24,25)는 상기 필드 레이트 펄스발생동안 비도통되는 에미터-콜렉터 경로를 가지는 트랜지스터(25)를 포함하며, 상기 트랜지스터의 에미터-콜렉터 경로와 상기 다이오드와의 결합이 상기 제2저항과 션트 상태로 연결되는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제4항에 있어서, 각 필드 레이트-펄스 도래동안, 상기 부가 트랜지스터(61)의 차단 개시는 상기 캐패시터(63)의 제2저항(64)의 직렬 결합 양단간 전압의 단계적 상승이 동반되며 상기 제2저항의 저항치는 상기 단계적 상승의 크기가 상기 기준 레벨의 크기를 초과하도록 되어 있는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제4항 또는 제5항에 있어서, 충전회로의 충전 시정수는 도통상태에 있는 상기 제1저항(62), 상기 캐패시터(63) 및 상기 다이오드(65)에 의해 이루어지며, 도통상태에 있는 제3트랜지스터(25)의 에미터-콜렉터 경로는 상기 간섭주기동안 발생되는 게이트 펄스의 폭을 결정하는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제4항 또는 제5항에 있어서, 상기 텔레비젼 수상기는 각 라인 및 필드편향 동기 성분을 포함하는 합성 비디오 신호를 수신하며, 상기 필드편향 동기성분은 주기적으로 반복하는 수직동기 간격을 점유하고, 상기 주기적 필드 레이트 펄스는 상기 반복 수직동기 간격의 타이밍을 나타내며, 상기 타이밍 펄스의 소스(50)는 상기 합성 비디오 신호의 상기 라인 레이트 편향동기 성분에 응답하는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.
제7항에 있어서, 상기 필드 레이트 펄스는 상기 합성 비디오 신호의 상기 필드편향 동기성분에 응답하여 발생된 수직구동 펄스를 포함하는 것을 특징으로 하는 라인 레이트 게이팅 펄스 발생장치를 구비한 텔레비젼 수상기.