JP3156425B2 - 水平ａｆｃ回路 - Google Patents
水平ａｆｃ回路Info
- Publication number
- JP3156425B2 JP3156425B2 JP03764593A JP3764593A JP3156425B2 JP 3156425 B2 JP3156425 B2 JP 3156425B2 JP 03764593 A JP03764593 A JP 03764593A JP 3764593 A JP3764593 A JP 3764593A JP 3156425 B2 JP3156425 B2 JP 3156425B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機,
モニター装置等の映像機器に用いられる水平ＡＦＣ回路
に関するものである。
モニター装置等の映像機器に用いられる水平ＡＦＣ回路
に関するものである。
【０００２】
【従来の技術】以下従来の水平ＡＦＣ回路について説明
する。図８は従来の水平ＡＦＣ回路の回路ブロック図で
ある。図８において、１は複合映像信号から水平同期信
号を分離する水平同期分離回路、２は水平同期信号とフ
ライバックパルス（以下、ＦＢＰという）との位相誤差
を検出し、正極性と負極性に重み付けされた両極性の電
流パルスを出力する位相比較器、３は位相比較器２の出
力を平滑するフィルタ、４はフィルタ３の直流出力電圧
に応じて発振周波数を変化する電圧制御形発振器（以
下、ＶＣＯという）、５はＶＣＯ出力を増幅する水平偏
向出力回路、６は偏向コイルやフライバックコイル等で
構成され、高電圧のＦＢＰを発生する高圧発生回路、７
はＦＢＰを積分する積分回路である。
する。図８は従来の水平ＡＦＣ回路の回路ブロック図で
ある。図８において、１は複合映像信号から水平同期信
号を分離する水平同期分離回路、２は水平同期信号とフ
ライバックパルス（以下、ＦＢＰという）との位相誤差
を検出し、正極性と負極性に重み付けされた両極性の電
流パルスを出力する位相比較器、３は位相比較器２の出
力を平滑するフィルタ、４はフィルタ３の直流出力電圧
に応じて発振周波数を変化する電圧制御形発振器（以
下、ＶＣＯという）、５はＶＣＯ出力を増幅する水平偏
向出力回路、６は偏向コイルやフライバックコイル等で
構成され、高電圧のＦＢＰを発生する高圧発生回路、７
はＦＢＰを積分する積分回路である。
【０００３】位相比較器２は、一方の入力端に水平同期
信号（ｃ）が入力され、水平同期信号（ｃ）に応じた電
流パルスＩs を内部で発生し、そして、他方の入力端に
入力されるＦＢＰの積分波形（ｂ）に応じて電流パルス
Ｉs を正極性パルスと負極性パルスに切り分け、水平同
期信号（ｃ）とＦＢＰ（ａ）との位相差に応じて極性の
異なるパルス幅の重み付けを変化する両極性出力電流に
変換して出力する。
信号（ｃ）が入力され、水平同期信号（ｃ）に応じた電
流パルスＩs を内部で発生し、そして、他方の入力端に
入力されるＦＢＰの積分波形（ｂ）に応じて電流パルス
Ｉs を正極性パルスと負極性パルスに切り分け、水平同
期信号（ｃ）とＦＢＰ（ａ）との位相差に応じて極性の
異なるパルス幅の重み付けを変化する両極性出力電流に
変換して出力する。
【０００４】このような従来の水平ＡＦＣ回路は、位相
比較器２の出力端から、フィルタ３、ＶＣＯ４、水平偏
向出力回路５、高圧発生回路６、積分回路７、位相比較
器２の他方の入力端の順に帰還するＡＦＣの帰還ループ
を形成している。
比較器２の出力端から、フィルタ３、ＶＣＯ４、水平偏
向出力回路５、高圧発生回路６、積分回路７、位相比較
器２の他方の入力端の順に帰還するＡＦＣの帰還ループ
を形成している。
【０００５】次に、上記のように構成された従来の水平
ＡＦＣ回路の動作について、図９（ａ）〜（ｅ）を参照
しながら説明する。図９（ａ）〜（ｅ）は従来のＡＦＣ
回路の動作を説明するための波形図である。図９（ａ）
は高圧発生回路６から出力されるＦＢＰの波形を示し、
ＶＣＯ４の出力信号が水平偏向出力回路５で増幅されて
高圧発生回路６に与えられた結果高圧発生回路６内の偏
向コイルやフライバックコイル等で発生する高圧パルス
を所定レベルに制限した波形で、０Ｖを基準に所定の波
高値で出力されるパルスである。そして、図９（ｂ）は
積分回路７によってＦＢＰを積分した波形を示し、基準
電位Ｖs を基準に上下に振動する積分波形である。図９
（ｃ）の波形は水平同期分離回路２から出力される水平
同期信号の電圧波形を示し、図９（ｄ）は位相比較器２
の両極性出力電流波形を示す。なお図９（ｅ）は図９
（ｄ）と同様に位相比較器２の両極性出力電流波形を示
すが、ＦＢＰの位相が進んだ時の位相比較器２の出力の
過渡的な動作波形である。
ＡＦＣ回路の動作について、図９（ａ）〜（ｅ）を参照
しながら説明する。図９（ａ）〜（ｅ）は従来のＡＦＣ
回路の動作を説明するための波形図である。図９（ａ）
は高圧発生回路６から出力されるＦＢＰの波形を示し、
ＶＣＯ４の出力信号が水平偏向出力回路５で増幅されて
高圧発生回路６に与えられた結果高圧発生回路６内の偏
向コイルやフライバックコイル等で発生する高圧パルス
を所定レベルに制限した波形で、０Ｖを基準に所定の波
高値で出力されるパルスである。そして、図９（ｂ）は
積分回路７によってＦＢＰを積分した波形を示し、基準
電位Ｖs を基準に上下に振動する積分波形である。図９
（ｃ）の波形は水平同期分離回路２から出力される水平
同期信号の電圧波形を示し、図９（ｄ）は位相比較器２
の両極性出力電流波形を示す。なお図９（ｅ）は図９
（ｄ）と同様に位相比較器２の両極性出力電流波形を示
すが、ＦＢＰの位相が進んだ時の位相比較器２の出力の
過渡的な動作波形である。
【０００６】位相比較器２は、一方の入力端から入力さ
れる水平同期信号（ｃ）に同期した電流パルスＩs を一
旦回路内で生成する。そして、図９（ｂ）の二点鎖線で
示す基準電位Ｖs との交点を境にして、積分波形の上側
半波（交点イからロまでの期間）の時に出力電流を負極
性とし、下側半波（交点ロからハまでの期間）の時に出
力電流を正極性とする両極性電流パルスを出力する（図
９（ｄ）を参照）。
れる水平同期信号（ｃ）に同期した電流パルスＩs を一
旦回路内で生成する。そして、図９（ｂ）の二点鎖線で
示す基準電位Ｖs との交点を境にして、積分波形の上側
半波（交点イからロまでの期間）の時に出力電流を負極
性とし、下側半波（交点ロからハまでの期間）の時に出
力電流を正極性とする両極性電流パルスを出力する（図
９（ｄ）を参照）。
【０００７】フィルタ３は、位相比較器２の両極性出力
電流を平滑し、平均化した直流電流に応じた位相誤差電
圧Ｖe を出力する。その出力に接続されたＶＣＯ４は、
フィルタ３の出力の位相誤差電圧Ｖe のレベルに応じた
周波数で発振する。ＦＢＰの位相が水平同期信号（ｃ）
と一致している場合、フライバックパルスがＦＢＰ
1（図９（ａ）の実線で示す）とすると、その積分波形
は図９（ｂ）の実線で示される積分波形Ｓ1 のようにな
る。この時、位相比較器２の両極性出力電流は（図９
（ｄ））のように、同一幅でしかも同振幅の正極性パル
スと負極性パルスで出力され、フィルタ３の出力の位相
誤差電圧Ｖe はゼロになる。
電流を平滑し、平均化した直流電流に応じた位相誤差電
圧Ｖe を出力する。その出力に接続されたＶＣＯ４は、
フィルタ３の出力の位相誤差電圧Ｖe のレベルに応じた
周波数で発振する。ＦＢＰの位相が水平同期信号（ｃ）
と一致している場合、フライバックパルスがＦＢＰ
1（図９（ａ）の実線で示す）とすると、その積分波形
は図９（ｂ）の実線で示される積分波形Ｓ1 のようにな
る。この時、位相比較器２の両極性出力電流は（図９
（ｄ））のように、同一幅でしかも同振幅の正極性パル
スと負極性パルスで出力され、フィルタ３の出力の位相
誤差電圧Ｖe はゼロになる。
【０００８】次ぎに、何らかの要因でフライバックパル
スがＦＢＰ2 （図９（ａ）の破線で示す）のように位相
がｔ1 だけ進んだ場合、積分波形もこれに応じて図９
（ｂ）の積分波形Ｓ2 のようにｔ1 ほど進み、積分波形
の交点が当初のイからニに進み、位相比較回路２の出力
パルスの負極性側のパルス幅が図９（ｅ）に示すように
過渡的に広くなる。そして、それに応じてフィルタ３の
出力の位相誤差電圧Ｖeが負電位になる。その結果、フ
ィルタ３の出力の位相誤差電圧Ｖe に応じてＶＣＯ４の
発振周波数が低くなり、ＦＢＰ2 の位相が遅れる。そし
て、ＦＢＰが水平同期信号の位相と一致して、図９
（ａ）の実線の状態に戻ると、位相誤差電圧Ｖ e が再び
ゼロに戻る。逆に、ＦＢＰの位相が遅れた場合、正極性
側のパルス幅が過渡的に広くなり、今度はそれに応じて
フィルタ３の出力の位相誤差電圧Ｖe が正電位になる。
そして、位相誤差電圧Ｖe に応じてＶＣＯ４の発振周波
数が高くなり、ＦＢＰの位相が進められ、図９（ａ）の
実線の状態に戻ると、位相誤差電圧Ｖe が再びゼロにな
る。このように、水平ＡＦＣ回路は、ＦＢＰと水平同期
信号との位相を一致させながらＶＣＯ４を発振動作させ
る。
スがＦＢＰ2 （図９（ａ）の破線で示す）のように位相
がｔ1 だけ進んだ場合、積分波形もこれに応じて図９
（ｂ）の積分波形Ｓ2 のようにｔ1 ほど進み、積分波形
の交点が当初のイからニに進み、位相比較回路２の出力
パルスの負極性側のパルス幅が図９（ｅ）に示すように
過渡的に広くなる。そして、それに応じてフィルタ３の
出力の位相誤差電圧Ｖeが負電位になる。その結果、フ
ィルタ３の出力の位相誤差電圧Ｖe に応じてＶＣＯ４の
発振周波数が低くなり、ＦＢＰ2 の位相が遅れる。そし
て、ＦＢＰが水平同期信号の位相と一致して、図９
（ａ）の実線の状態に戻ると、位相誤差電圧Ｖ e が再び
ゼロに戻る。逆に、ＦＢＰの位相が遅れた場合、正極性
側のパルス幅が過渡的に広くなり、今度はそれに応じて
フィルタ３の出力の位相誤差電圧Ｖe が正電位になる。
そして、位相誤差電圧Ｖe に応じてＶＣＯ４の発振周波
数が高くなり、ＦＢＰの位相が進められ、図９（ａ）の
実線の状態に戻ると、位相誤差電圧Ｖe が再びゼロにな
る。このように、水平ＡＦＣ回路は、ＦＢＰと水平同期
信号との位相を一致させながらＶＣＯ４を発振動作させ
る。
【０００９】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、高圧発生回路６でＦＢＰを発生する期間
は映像画面の水平帰線期間に相当し、映像管の偏向コイ
ルの設定誤差によっては帰線期間の部分が必ずしも画面
上の適正位置に映されるとは限らないため、ＦＢＰと水
平同期信号との位相差を調整し、帰線期間（ＦＢＰ）を
画面上の適正な位置に設定しなければならない。近年、
これらの信号処理回路はＩＣ化が進んでおり、外部端子
を設けられる箇所がかなり限定され、大きな容量が接続
される箇所を外部端子とすることが多い。
来の構成では、高圧発生回路６でＦＢＰを発生する期間
は映像画面の水平帰線期間に相当し、映像管の偏向コイ
ルの設定誤差によっては帰線期間の部分が必ずしも画面
上の適正位置に映されるとは限らないため、ＦＢＰと水
平同期信号との位相差を調整し、帰線期間（ＦＢＰ）を
画面上の適正な位置に設定しなければならない。近年、
これらの信号処理回路はＩＣ化が進んでおり、外部端子
を設けられる箇所がかなり限定され、大きな容量が接続
される箇所を外部端子とすることが多い。
【００１０】そこでＩＣ化された水平ＡＦＣ回路で検討
したＦＢＰの位相を調整する手段を次に説明する。図１
０は図８に示す従来のＡＦＣ回路ををＩＣ化した場合の
調整手段の回路図である。図１０において図８と同一箇
所には同一符号を付与して説明を省略する。図１０にお
いて、８〜１３はトランジスタ、Ｒ１〜Ｒ５は抵抗、Ｒ
v は半固定の可変抵抗、Ｃ1 、Ｃ2 は容量、Ｖ1 、Ｖs
はバイアス用の電圧源、Ｖccは電源電圧端子、１４は定
電圧ダイオード、１５はＩＣ化された箇所を表わす枠、
１６はＩＣの外部端子、１７は水平同期信号の入力端子
である。
したＦＢＰの位相を調整する手段を次に説明する。図１
０は図８に示す従来のＡＦＣ回路ををＩＣ化した場合の
調整手段の回路図である。図１０において図８と同一箇
所には同一符号を付与して説明を省略する。図１０にお
いて、８〜１３はトランジスタ、Ｒ１〜Ｒ５は抵抗、Ｒ
v は半固定の可変抵抗、Ｃ1 、Ｃ2 は容量、Ｖ1 、Ｖs
はバイアス用の電圧源、Ｖccは電源電圧端子、１４は定
電圧ダイオード、１５はＩＣ化された箇所を表わす枠、
１６はＩＣの外部端子、１７は水平同期信号の入力端子
である。
【００１１】抵抗Ｒ1 と定電圧ダイオード１４は、高圧
発生回路６から出力されるＦＢＰの電圧レベルを所定レ
ベルに制限する回路である。積分回路７は抵抗Ｒ2 と容
量Ｃ 1 によって構成される。そして、位相比較器２は、
コレクタ回路にアクテイブロード１２、１３を有するト
ランジスタ１０、１１で構成される差動回路１８と、電
流パルスを生成し差動回路１８に与える電流パルス発生
手段（トランジスタ８、９、抵抗Ｒ5 および電圧源Ｖ
1 ）とで構成される。
発生回路６から出力されるＦＢＰの電圧レベルを所定レ
ベルに制限する回路である。積分回路７は抵抗Ｒ2 と容
量Ｃ 1 によって構成される。そして、位相比較器２は、
コレクタ回路にアクテイブロード１２、１３を有するト
ランジスタ１０、１１で構成される差動回路１８と、電
流パルスを生成し差動回路１８に与える電流パルス発生
手段（トランジスタ８、９、抵抗Ｒ5 および電圧源Ｖ
1 ）とで構成される。
【００１２】次に図１０の回路動作について、図１１を
参照しながら説明する。図１１（ａ）〜（ｆ）は図１０
に示す従来の水平ＡＦＣ回路の動作を説明するための動
作波形図である。図１１（ａ）は高圧発生回路６からの
ＦＢＰを所定レベルで制限した波形を示し、図１１
（ｂ）は積分回路７によってＦＢＰ（図１１（ａ））を
積分した積分波形を示し、図１１（ｃ）は入力端子１７
から入力される水平同期信号の電圧波形を示し、図１１
（ｄ）は位相比較器２の両極性出力電流波形を示す。な
お図１１（ｅ）は図１１（ｄ）と同様に位相比較器２の
両極性出力電流波形を示し、抵抗Ｒv の抵抗値が大きく
なって電圧降下Ｖr が大きくなった時の位相比較器２の
出力の過渡的な動作波形を示している。そして、図１１
（ｆ）は最終的に安定化した積分波形の位相を示してい
る。
参照しながら説明する。図１１（ａ）〜（ｆ）は図１０
に示す従来の水平ＡＦＣ回路の動作を説明するための動
作波形図である。図１１（ａ）は高圧発生回路６からの
ＦＢＰを所定レベルで制限した波形を示し、図１１
（ｂ）は積分回路７によってＦＢＰ（図１１（ａ））を
積分した積分波形を示し、図１１（ｃ）は入力端子１７
から入力される水平同期信号の電圧波形を示し、図１１
（ｄ）は位相比較器２の両極性出力電流波形を示す。な
お図１１（ｅ）は図１１（ｄ）と同様に位相比較器２の
両極性出力電流波形を示し、抵抗Ｒv の抵抗値が大きく
なって電圧降下Ｖr が大きくなった時の位相比較器２の
出力の過渡的な動作波形を示している。そして、図１１
（ｆ）は最終的に安定化した積分波形の位相を示してい
る。
【００１３】位相比較器２は電流パルス発生手段（トラ
ンジスタ８、９、抵抗Ｒ5 および電圧源Ｖ1 ）と差動回
路１８とで構成され、電流パルスＩs を作る電流パルス
発生手段は入力端子１７から入力される水平同期信号
（図１１（ｃ）を参照）に応じてトランジスタ８がスイ
ッチング動作し、ボトムがゼロで、かつ尖頭値が電圧源
Ｖ1 のバイアス電圧と抵抗Ｒ5 で定められる電流パルス
Ｉs を水平同期信号に同期して発生する。
ンジスタ８、９、抵抗Ｒ5 および電圧源Ｖ1 ）と差動回
路１８とで構成され、電流パルスＩs を作る電流パルス
発生手段は入力端子１７から入力される水平同期信号
（図１１（ｃ）を参照）に応じてトランジスタ８がスイ
ッチング動作し、ボトムがゼロで、かつ尖頭値が電圧源
Ｖ1 のバイアス電圧と抵抗Ｒ5 で定められる電流パルス
Ｉs を水平同期信号に同期して発生する。
【００１４】一方、差動回路１８はコレクタ回路にアク
テイブロード１２、１３を有し、両ベースに抵抗Ｒ3 、
Ｒ4 を介して所定のバイアス電圧Ｖs （図１１（ｂ）の
Ｖsに相当する）が与えられる差動対トランジスタ１
１、１０で構成され、トランジスタ１１、１０のエミッ
タ結合点に電流パルス発生手段の出力（トランジスタ９
のコレクタ）から電流パルスＩs が与えられる。さら
に、ＦＢＰを積分した入力信号が結合用の容量Ｃ2 を介
してトランジスタ１０のベースに入力される。そして、
差動回路１８は積分波形の上側半波と下側半波で電流パ
ルスＩs の極性を正極性と負極性とに切り換えて、両極
性の出力電流をフィルタ３に出力する。
テイブロード１２、１３を有し、両ベースに抵抗Ｒ3 、
Ｒ4 を介して所定のバイアス電圧Ｖs （図１１（ｂ）の
Ｖsに相当する）が与えられる差動対トランジスタ１
１、１０で構成され、トランジスタ１１、１０のエミッ
タ結合点に電流パルス発生手段の出力（トランジスタ９
のコレクタ）から電流パルスＩs が与えられる。さら
に、ＦＢＰを積分した入力信号が結合用の容量Ｃ2 を介
してトランジスタ１０のベースに入力される。そして、
差動回路１８は積分波形の上側半波と下側半波で電流パ
ルスＩs の極性を正極性と負極性とに切り換えて、両極
性の出力電流をフィルタ３に出力する。
【００１５】容量Ｃ1 と直列に接続された可変抵抗Ｒv
は位相調整用として用いられ、可変抵抗Ｒv がゼロの
時、図８に示す従来のＡＦＣ回路と同様に動作する。す
なわち、図１０では可変抵抗Ｒv がゼロの時、図１１
（ａ）の実線で示されるＦＢＰが積分回路７に入力さ
れ、積分回路７の出力は図１１（ｂ）のＳ1 の状態とな
り、差動回路１８の出力は図１１（ｄ）の両極性出力電
流を出力する。
は位相調整用として用いられ、可変抵抗Ｒv がゼロの
時、図８に示す従来のＡＦＣ回路と同様に動作する。す
なわち、図１０では可変抵抗Ｒv がゼロの時、図１１
（ａ）の実線で示されるＦＢＰが積分回路７に入力さ
れ、積分回路７の出力は図１１（ｂ）のＳ1 の状態とな
り、差動回路１８の出力は図１１（ｄ）の両極性出力電
流を出力する。
【００１６】次に、可変抵抗Ｒv の抵抗値を大きくした
時の動作を説明する。可変抵抗Ｒvの抵抗値を大きくす
ると、可変抵抗Ｒv の電圧降下Ｖr が積分波形に重畳す
る。いま仮に、積分波形に電圧降下Ｖr が重畳して図１
１（ｂ）の実線で示すＳ2 の状態になったとすると、基
準電位Ｖs と積分波形との交点がイからホに進み、差動
回路１８の出力の両極性出力電流の負極性のパルス幅が
図１１（ｅ）に示すように広くなり、位相誤差電圧Ｖe
が負電圧となる。その結果、ＶＣＯ４の発振周波数が過
渡的に低くなり、ＦＢＰの位相が遅れる。そして、積分
波形の位相が徐々に遅れて図１１（ｂ）の交点ホが図１
１（ｆ）の交点トの位置まで移動し、差動回路１８の出
力の両極性電流パルスの正極性と負極性のパルス幅がバ
ランスして、ＦＢＰの位相変化が停止する。
時の動作を説明する。可変抵抗Ｒvの抵抗値を大きくす
ると、可変抵抗Ｒv の電圧降下Ｖr が積分波形に重畳す
る。いま仮に、積分波形に電圧降下Ｖr が重畳して図１
１（ｂ）の実線で示すＳ2 の状態になったとすると、基
準電位Ｖs と積分波形との交点がイからホに進み、差動
回路１８の出力の両極性出力電流の負極性のパルス幅が
図１１（ｅ）に示すように広くなり、位相誤差電圧Ｖe
が負電圧となる。その結果、ＶＣＯ４の発振周波数が過
渡的に低くなり、ＦＢＰの位相が遅れる。そして、積分
波形の位相が徐々に遅れて図１１（ｂ）の交点ホが図１
１（ｆ）の交点トの位置まで移動し、差動回路１８の出
力の両極性電流パルスの正極性と負極性のパルス幅がバ
ランスして、ＦＢＰの位相変化が停止する。
【００１７】以上の説明は、動作説明を判り易くするた
めに、電圧降下Ｖr を瞬間的に大きくした時について行
ったが、もし可変抵抗Ｒv の抵抗値を手動で調整したと
すれば、両極性出力電流のデユーテイがわずかに変化す
る程度で、図１１（ｄ）の両極性出力電流波形とほぼ変
わらない状態のまま、可変抵抗Ｒv の変化に応じてＦＢ
Ｐの位相がスムーズに調整できる。
めに、電圧降下Ｖr を瞬間的に大きくした時について行
ったが、もし可変抵抗Ｒv の抵抗値を手動で調整したと
すれば、両極性出力電流のデユーテイがわずかに変化す
る程度で、図１１（ｄ）の両極性出力電流波形とほぼ変
わらない状態のまま、可変抵抗Ｒv の変化に応じてＦＢ
Ｐの位相がスムーズに調整できる。
【００１８】いずれにしても上記の手段では、水平同期
信号に対してＦＢＰの位相が一方向、しかも遅れる方向
にしか調整できないという課題を有していた。
信号に対してＦＢＰの位相が一方向、しかも遅れる方向
にしか調整できないという課題を有していた。
【００１９】本発明は上記従来の課題を解決するもの
で、フライバックパルス（ＦＢＰ）の位相が水平同期信
号に対して前後に調整可能な水平ＡＦＣ回路を提供する
ことを目的とする。
で、フライバックパルス（ＦＢＰ）の位相が水平同期信
号に対して前後に調整可能な水平ＡＦＣ回路を提供する
ことを目的とする。
【００２０】
【課題を解決するための手段】この目的を解決するため
に本発明の第１の水平ＡＦＣ回路は、複合映像信号から
分離された水平同期信号と高圧パルス信号に応じた信号
とが入力端子対に個々に入力され両信号の位相差に応じ
た位相誤差信号を出力端子に出力する位相比較器と、入
力端子に入力された前記位相誤差信号を平滑した平滑信
号を出力端子に出力するフィルタと、入力端子に入力さ
れた前記平滑信号の値に応じて周波数値の異なる発振信
号を出力端子に出力する電圧制御形発振器と、入力端子
に入力された前記発振信号を増幅した信号を出力端子に
出力する水平偏向出力回路と、入力端子に入力された前
記水平偏向出力回路の出力信号を基に前記高圧パルス信
号を出力端子に出力する高圧発生回路と、入力端子に入
力された前記高圧パルス信号を積分した信号を出力端子
に出力する積分回路とを備え、前記位相比較回路、フィ
ルタ、電圧制御形発振器、水平偏向出力回路、高圧発生
回路及び積分回路とによって帰還ループを形成して前記
高圧パルスを前記水平同期信号に同期させる水平ＡＦＣ
回路であって、前記位相比較器が、ベース端子対に第
１、第２の抵抗を介して所定電位が個々に与えられると
共にコレクタから信号を取り出す差動対トランジスタ
と、前記水平同期信号に同期した電流パルスを前記差動
対トランジスタのエミッタ結合部に与える電流パルス発
生手段と、前記第１の抵抗と前記ベース端子対の一方と
の接続部に電流を与える電流源とを備え、前記電流源が
前記高圧パルスに同期してスイッチング動作する構成を
有している。
に本発明の第１の水平ＡＦＣ回路は、複合映像信号から
分離された水平同期信号と高圧パルス信号に応じた信号
とが入力端子対に個々に入力され両信号の位相差に応じ
た位相誤差信号を出力端子に出力する位相比較器と、入
力端子に入力された前記位相誤差信号を平滑した平滑信
号を出力端子に出力するフィルタと、入力端子に入力さ
れた前記平滑信号の値に応じて周波数値の異なる発振信
号を出力端子に出力する電圧制御形発振器と、入力端子
に入力された前記発振信号を増幅した信号を出力端子に
出力する水平偏向出力回路と、入力端子に入力された前
記水平偏向出力回路の出力信号を基に前記高圧パルス信
号を出力端子に出力する高圧発生回路と、入力端子に入
力された前記高圧パルス信号を積分した信号を出力端子
に出力する積分回路とを備え、前記位相比較回路、フィ
ルタ、電圧制御形発振器、水平偏向出力回路、高圧発生
回路及び積分回路とによって帰還ループを形成して前記
高圧パルスを前記水平同期信号に同期させる水平ＡＦＣ
回路であって、前記位相比較器が、ベース端子対に第
１、第２の抵抗を介して所定電位が個々に与えられると
共にコレクタから信号を取り出す差動対トランジスタ
と、前記水平同期信号に同期した電流パルスを前記差動
対トランジスタのエミッタ結合部に与える電流パルス発
生手段と、前記第１の抵抗と前記ベース端子対の一方と
の接続部に電流を与える電流源とを備え、前記電流源が
前記高圧パルスに同期してスイッチング動作する構成を
有している。
【００２１】
【００２２】次に、本発明の第２の水平ＡＦＣ回路は、
本発明の第１の水平ＡＦＣ回路の構成に加えて、第１の
抵抗の一端に電流を与える電流源がＦＢＰに同期してス
イッチング動作する構成を有しており、前記電流源が、
差動回路を構成するトランジスタ対を備え、このトラン
ジスタ対のエミッタ結合部に直流電流を与え、このトラ
ンジスタ対の一方のベースに前記高圧パルスを与えると
共に他方のベースに基準電圧を与えてコレクタから前記
高圧パルスに応じた信号を出力する。
本発明の第１の水平ＡＦＣ回路の構成に加えて、第１の
抵抗の一端に電流を与える電流源がＦＢＰに同期してス
イッチング動作する構成を有しており、前記電流源が、
差動回路を構成するトランジスタ対を備え、このトラン
ジスタ対のエミッタ結合部に直流電流を与え、このトラ
ンジスタ対の一方のベースに前記高圧パルスを与えると
共に他方のベースに基準電圧を与えてコレクタから前記
高圧パルスに応じた信号を出力する。
【００２３】
【作用】以上の構成によって、第１の発明においては、
電流源がＦＢＰに同期したスイッチング動作をするた
め、基準入力の電位がＦＢＰに同期してレベルシフト
し、ＦＢＰのパルス幅を越える範囲でもＦＢＰの位相の
調整が可能になり、ＦＢＰの位相の調整が広範囲にでき
る。
電流源がＦＢＰに同期したスイッチング動作をするた
め、基準入力の電位がＦＢＰに同期してレベルシフト
し、ＦＢＰのパルス幅を越える範囲でもＦＢＰの位相の
調整が可能になり、ＦＢＰの位相の調整が広範囲にでき
る。
【００２４】
【００２５】また第２の発明においては、電流源が、差
動回路を構成するトランジスタ対を備え、このトランジ
スタ対のエミッタ結合部に直流電流を与え、このトラン
ジスタ対の一方のベースに前記高圧パルスを与えると共
に他方のベースに基準電圧を与えてコレクタから前記高
圧パルスに応じた信号を出力するため、基準入力の電位
がＦＢＰに同期してレベルシフトし、ＦＢＰのパルス幅
を越える範囲でもＦＢＰの位相の調整が可能になり、Ｆ
ＢＰの位相の調整が広範囲にできる。
動回路を構成するトランジスタ対を備え、このトランジ
スタ対のエミッタ結合部に直流電流を与え、このトラン
ジスタ対の一方のベースに前記高圧パルスを与えると共
に他方のベースに基準電圧を与えてコレクタから前記高
圧パルスに応じた信号を出力するため、基準入力の電位
がＦＢＰに同期してレベルシフトし、ＦＢＰのパルス幅
を越える範囲でもＦＢＰの位相の調整が可能になり、Ｆ
ＢＰの位相の調整が広範囲にできる。
【００２６】
【実施例】以下本発明の一実施例における水平ＡＦＣ回
路について、図面を参照しながら説明する。
路について、図面を参照しながら説明する。
【００２７】（第１の実施例）図１は本発明の第１の実
施例における水平ＡＦＣ回路の回路図である。図１にお
いて、２は水平同期信号とＦＢＰとの位相誤差を検出
し、正極性と負極性に重み付けされた両極性出力電流を
出力する位相比較器、３は位相比較器２の出力電流を平
滑するフィルタ、４はフィルタ３の直流出力電圧に応じ
て発振周波数を可変するＶＣＯ、５はＶＣＯ４の出力を
増幅する水平偏向出力回路、６は偏向コイルやフライバ
ックコイル等で構成され、高電圧のＦＢＰを発生する高
圧発生回路、７はＦＢＰを積分する積分回路、８〜１３
はトランジスタ、１４は定電圧ダイオード、１７は水平
同期信号の入力端子、１８は差動回路、１９〜２２はト
ランジスタ、２３は電流源、Ｖ1 、Ｖ2 、Ｖs はバイア
ス用の電圧源、Ｖccは電源電圧端子、Ｒ1 〜Ｒ7 は抵
抗、Ｃ1 、Ｃ2 は容量である。電流パルス発生手段は、
トランジスタ８、９と、抵抗Ｒ5 と、電圧源Ｖ1 とから
成り、トランジスタ９のエミッタ電位がほぼ固定電位に
なるように、トランジスタ９のベースに電圧源Ｖ1 のバ
イアス電圧が与えられ、入力端子１７から与えられる水
平同期信号によって、トランジスタ８をスイッチング動
作させる。そして、電流の波高値が抵抗Ｒ5 で定めら
れ、かつ水平同期信号と同期した電流パルスＩs を発生
し、その電流パルスＩs は差動対トランジスタ１０、１
１のエミッタ結合点に与えられる。
施例における水平ＡＦＣ回路の回路図である。図１にお
いて、２は水平同期信号とＦＢＰとの位相誤差を検出
し、正極性と負極性に重み付けされた両極性出力電流を
出力する位相比較器、３は位相比較器２の出力電流を平
滑するフィルタ、４はフィルタ３の直流出力電圧に応じ
て発振周波数を可変するＶＣＯ、５はＶＣＯ４の出力を
増幅する水平偏向出力回路、６は偏向コイルやフライバ
ックコイル等で構成され、高電圧のＦＢＰを発生する高
圧発生回路、７はＦＢＰを積分する積分回路、８〜１３
はトランジスタ、１４は定電圧ダイオード、１７は水平
同期信号の入力端子、１８は差動回路、１９〜２２はト
ランジスタ、２３は電流源、Ｖ1 、Ｖ2 、Ｖs はバイア
ス用の電圧源、Ｖccは電源電圧端子、Ｒ1 〜Ｒ7 は抵
抗、Ｃ1 、Ｃ2 は容量である。電流パルス発生手段は、
トランジスタ８、９と、抵抗Ｒ5 と、電圧源Ｖ1 とから
成り、トランジスタ９のエミッタ電位がほぼ固定電位に
なるように、トランジスタ９のベースに電圧源Ｖ1 のバ
イアス電圧が与えられ、入力端子１７から与えられる水
平同期信号によって、トランジスタ８をスイッチング動
作させる。そして、電流の波高値が抵抗Ｒ5 で定めら
れ、かつ水平同期信号と同期した電流パルスＩs を発生
し、その電流パルスＩs は差動対トランジスタ１０、１
１のエミッタ結合点に与えられる。
【００２８】双方向電流源は、コレクタ回路にアクテイ
ブロード２１、２２を有し、エミッタ結合点に電流源２
３が接続された差動対トランジスタ１９、２０で構成さ
れ、トランジスタ１９のベースは電圧源Ｖs でバイアス
され、トランジスタ２０のベースに接続された電圧源Ｖ
2 で制御される。出力電流の極性と絶対値は、電圧源Ｖ
2 の制御電圧で制御され、アクテイブロードの出力端
（トランジスタ２２のコレクタ）から第１の抵抗Ｒ3 の
一端に出力電流を与える。なお、差動対トランジスタ１
９、２０のエミッタ回路に設けられた抵抗Ｒ6 、Ｒ7
は、抵抗値を大きくすると、制御電圧Ｖ2 の変化量に対
する出力電流の変化量の勾配が小さくなり、双方向電流
源の出力電流の微妙な調整もできる。なお本実施例で
は、差動回路１８を基調にしたものを用いたが、正と負
の電流源を組み合わせ、一方を固定化して他方を可変す
る手段であっても双方向電流源を構成でき、両方を同時
に可変するものであっても双方向電流源を構成できる。
ブロード２１、２２を有し、エミッタ結合点に電流源２
３が接続された差動対トランジスタ１９、２０で構成さ
れ、トランジスタ１９のベースは電圧源Ｖs でバイアス
され、トランジスタ２０のベースに接続された電圧源Ｖ
2 で制御される。出力電流の極性と絶対値は、電圧源Ｖ
2 の制御電圧で制御され、アクテイブロードの出力端
（トランジスタ２２のコレクタ）から第１の抵抗Ｒ3 の
一端に出力電流を与える。なお、差動対トランジスタ１
９、２０のエミッタ回路に設けられた抵抗Ｒ6 、Ｒ7
は、抵抗値を大きくすると、制御電圧Ｖ2 の変化量に対
する出力電流の変化量の勾配が小さくなり、双方向電流
源の出力電流の微妙な調整もできる。なお本実施例で
は、差動回路１８を基調にしたものを用いたが、正と負
の電流源を組み合わせ、一方を固定化して他方を可変す
る手段であっても双方向電流源を構成でき、両方を同時
に可変するものであっても双方向電流源を構成できる。
【００２９】そして、位相比較器２はコレクタ回路にア
クテイブロード１２、１３を有し、両ベースに抵抗Ｒ
3 、Ｒ4 を介して所定のバイアス電圧Ｖs が与えられる
差動対トランジスタ１１、１０で構成される差動回路１
８と、電流パルス発生手段と、双方向電流源（トランジ
スタ１９〜２２で構成）とから成り、積分回路７の出力
信号が結合用の容量Ｃ2 を介してトランジスタ１０のベ
ースに入力される。そして、差動回路１８は積分波形の
上側半波と下側半波で電流パルスＩs の極性を正極性と
負極性とに切り換えて、両極性の出力電流をフィルタ３
に出力する。
クテイブロード１２、１３を有し、両ベースに抵抗Ｒ
3 、Ｒ4 を介して所定のバイアス電圧Ｖs が与えられる
差動対トランジスタ１１、１０で構成される差動回路１
８と、電流パルス発生手段と、双方向電流源（トランジ
スタ１９〜２２で構成）とから成り、積分回路７の出力
信号が結合用の容量Ｃ2 を介してトランジスタ１０のベ
ースに入力される。そして、差動回路１８は積分波形の
上側半波と下側半波で電流パルスＩs の極性を正極性と
負極性とに切り換えて、両極性の出力電流をフィルタ３
に出力する。
【００３０】そして第１の実施例における水平ＡＦＣ回
路は、位相比較器２の出力端、フィルタ３、ＶＣＯ４、
水平偏向出力回路５、高圧発生回路６、積分回路７、位
相比較器２の入力端の順に経路を描いて、ＡＦＣの帰還
ループを形成する。
路は、位相比較器２の出力端、フィルタ３、ＶＣＯ４、
水平偏向出力回路５、高圧発生回路６、積分回路７、位
相比較器２の入力端の順に経路を描いて、ＡＦＣの帰還
ループを形成する。
【００３１】次に、このように構成された水平ＡＦＣ回
路の動作について、図２の動作波形図を参照しながら説
明する。図２（ａ）〜（ｆ）は本発明の第１の実施例に
おける水平ＡＦＣ回路の動作を説明するための動作波形
図である。図２（ａ）は、高圧発生回路６から出力され
る高圧パルスを抵抗Ｒ1 と定電圧ダイオード１４で構成
される制限回路によって所定レベルに制限したＦＢＰの
波形を示す。実線はＦＢＰ1 と水平同期信号との位相が
一致している時の状態を示す。そして、破線は抵抗Ｒ3
に電流を与えて、抵抗Ｒ3 の端子間に電圧降下Ｖx を発
生させた結果、ＦＢＰ2 の位相が水平同期信号に対して
進んだ状態を示す。
路の動作について、図２の動作波形図を参照しながら説
明する。図２（ａ）〜（ｆ）は本発明の第１の実施例に
おける水平ＡＦＣ回路の動作を説明するための動作波形
図である。図２（ａ）は、高圧発生回路６から出力され
る高圧パルスを抵抗Ｒ1 と定電圧ダイオード１４で構成
される制限回路によって所定レベルに制限したＦＢＰの
波形を示す。実線はＦＢＰ1 と水平同期信号との位相が
一致している時の状態を示す。そして、破線は抵抗Ｒ3
に電流を与えて、抵抗Ｒ3 の端子間に電圧降下Ｖx を発
生させた結果、ＦＢＰ2 の位相が水平同期信号に対して
進んだ状態を示す。
【００３２】図２（ｂ）は積分回路７によってＦＢＰ1
（図２（ａ）に示す）を積分した波形Ｓ1 を示し、図２
（ｃ）は水平同期分離回路２から出力される水平同期信
号の電圧波形を示す。なお電流パルス発生手段の電流パ
ルスもこの水平同期信号と同期して発生される。図２
（ｄ）は、水平同期信号とＦＢＰが同期した時の位相比
較器２の両極性出力電流の波形を示す。図２（ｅ）は、
図２（ｄ）と同様に位相比較器２の両極性出力電流の波
形を示すが、ＦＢＰの位相が進んだ時の位相比較器２出
力の過渡的な動作波形を示す。図２（ｆ）は、最終的に
安定化した積分波形の位相を示している。
（図２（ａ）に示す）を積分した波形Ｓ1 を示し、図２
（ｃ）は水平同期分離回路２から出力される水平同期信
号の電圧波形を示す。なお電流パルス発生手段の電流パ
ルスもこの水平同期信号と同期して発生される。図２
（ｄ）は、水平同期信号とＦＢＰが同期した時の位相比
較器２の両極性出力電流の波形を示す。図２（ｅ）は、
図２（ｄ）と同様に位相比較器２の両極性出力電流の波
形を示すが、ＦＢＰの位相が進んだ時の位相比較器２出
力の過渡的な動作波形を示す。図２（ｆ）は、最終的に
安定化した積分波形の位相を示している。
【００３３】位相比較器２内の電流発生手段（トランジ
スタ８、９および抵抗Ｒ5 ）は、入力端子１７から入力
される水平同期信号（図２（ｃ）に示す）に応答して電
流パルスＩs を生成する。また、双方向電流源（トラン
ジスタ１９〜２２で構成）の出力電流がゼロであれば、
差動対トランジスタ１０、１１のベースは基準電位Ｖ s
と等しい電位にバイアスされる。そして、結合用容量Ｃ
2 を介して積分波形（図２（ａ）に示す）がトランジス
タ１０のベースに入力されると、電流パルスＩ s は、基
準入力の電位（トランジスタ１１のベース電位）を基準
にして積分波形入力の上側半波と下側半波とで、トラン
ジスタ１０と１１との導通を交互に切り換えて、位相比
較器２の出力端（トランジスタ１０のコレクタ）に両極
性出力電流として出力する。すなわち、図２（ｂ）の二
点鎖線で示す基準電位Ｖs との交点を境にして電流パル
スＩs の極性を切り換え、積分波形の上側半波（交点イ
からロまでの期間）の時に出力電流を負極性とし、下側
半波（交点ロからハまでの期間）の時に出力電流を正極
性とする両極性出力電流を出力する（図２（ｄ）を参
照）。
スタ８、９および抵抗Ｒ5 ）は、入力端子１７から入力
される水平同期信号（図２（ｃ）に示す）に応答して電
流パルスＩs を生成する。また、双方向電流源（トラン
ジスタ１９〜２２で構成）の出力電流がゼロであれば、
差動対トランジスタ１０、１１のベースは基準電位Ｖ s
と等しい電位にバイアスされる。そして、結合用容量Ｃ
2 を介して積分波形（図２（ａ）に示す）がトランジス
タ１０のベースに入力されると、電流パルスＩ s は、基
準入力の電位（トランジスタ１１のベース電位）を基準
にして積分波形入力の上側半波と下側半波とで、トラン
ジスタ１０と１１との導通を交互に切り換えて、位相比
較器２の出力端（トランジスタ１０のコレクタ）に両極
性出力電流として出力する。すなわち、図２（ｂ）の二
点鎖線で示す基準電位Ｖs との交点を境にして電流パル
スＩs の極性を切り換え、積分波形の上側半波（交点イ
からロまでの期間）の時に出力電流を負極性とし、下側
半波（交点ロからハまでの期間）の時に出力電流を正極
性とする両極性出力電流を出力する（図２（ｄ）を参
照）。
【００３４】次に、フィルタ３は、位相比較器２の両極
性出力電流を平滑し、ＦＢＰと水平同期信号との位相差
に対応した位相誤差電圧Ｖe を出力する。この位相誤差
電圧Ｖe は、ＦＢＰと水平同期信号との間に位相差が無
ければ（両極性出力電流の正極性パルスと負極性パルス
とのパルス幅が等しい時）ゼロとなり、水平同期信号に
対してＦＢＰの位相が進むと負の誤差電圧、逆に位相が
遅れると正の誤差電圧を出力する。
性出力電流を平滑し、ＦＢＰと水平同期信号との位相差
に対応した位相誤差電圧Ｖe を出力する。この位相誤差
電圧Ｖe は、ＦＢＰと水平同期信号との間に位相差が無
ければ（両極性出力電流の正極性パルスと負極性パルス
とのパルス幅が等しい時）ゼロとなり、水平同期信号に
対してＦＢＰの位相が進むと負の誤差電圧、逆に位相が
遅れると正の誤差電圧を出力する。
【００３５】そして、ＶＣＯ４はフィルタ３の出力の位
相誤差電圧Ｖe のレベルに応じた周波数で発振する。Ｆ
ＢＰは、ＶＣＯ４の発振出力と同期したものであるが、
水平同期信号との位相が一致している場合、フライバッ
クパルスは図２（ａ）の実線ＦＢＰ1 、その積分波形は
図２（ｂ）の実線Ｓ1 のようになる。この時、位相比較
器２の両極性出力電流は図２（ｄ）のように、同一幅の
正極性パルスと負極性パルスが上下対称に出力され、フ
ィルタ３出力はそれらを平均化して直流の位相誤差電圧
Ｖe を出力し、この時の位相誤差電圧Ｖe はゼロとな
る。そして、ＡＦＣループは、例えば、ＦＢＰの位相が
進んだ場合は、フィルタ３の出力に負の位相誤差電圧Ｖ
e を出力して、ＶＣＯ４の発振周波数を下げてＦＢＰの
位相を遅らせ、逆に位相が遅れた場合は、ＶＣＯ４の発
振周波数を高くして位相を進める。このようにして、水
平ＡＦＣ回路は、ＦＢＰの位相が水平同期信号と一致す
るようにＶＣＯ４を発振周波数を制御する。
相誤差電圧Ｖe のレベルに応じた周波数で発振する。Ｆ
ＢＰは、ＶＣＯ４の発振出力と同期したものであるが、
水平同期信号との位相が一致している場合、フライバッ
クパルスは図２（ａ）の実線ＦＢＰ1 、その積分波形は
図２（ｂ）の実線Ｓ1 のようになる。この時、位相比較
器２の両極性出力電流は図２（ｄ）のように、同一幅の
正極性パルスと負極性パルスが上下対称に出力され、フ
ィルタ３出力はそれらを平均化して直流の位相誤差電圧
Ｖe を出力し、この時の位相誤差電圧Ｖe はゼロとな
る。そして、ＡＦＣループは、例えば、ＦＢＰの位相が
進んだ場合は、フィルタ３の出力に負の位相誤差電圧Ｖ
e を出力して、ＶＣＯ４の発振周波数を下げてＦＢＰの
位相を遅らせ、逆に位相が遅れた場合は、ＶＣＯ４の発
振周波数を高くして位相を進める。このようにして、水
平ＡＦＣ回路は、ＦＢＰの位相が水平同期信号と一致す
るようにＶＣＯ４を発振周波数を制御する。
【００３６】次に、ＦＢＰの位相調整について説明す
る。例えば、ＦＢＰの位相を進める場合は、電圧源Ｖ2
を基準電圧源Ｖs より高く設定し、トランジスタ２２か
ら抵抗Ｒ3 に電流を流し込み、抵抗Ｒ3 の両端に正の電
圧降下を生じさせる。その電圧降下をＶ3 とすると、差
動回路１８の比較入力の電位（トランジスタ１１のベー
ス電位）が（Ｖs ＋Ｖ3 ）に上昇する。すると、位相比
較回路２で切り換えられる両極性出力電流の切り換わり
点が、双方向電流源の出力電流がゼロの時に交点イ、
ロ、ハであったものが、基準入力の電位の上昇と共に交
点チ、リ、ヌに移行する。そして、この電位が瞬間的に
移動すれば、両極性出力電流の波形は図２（ｅ）のよう
に負極性側の電流パルスの幅が狭くなり、フィルタ３の
出力に正の位相誤差電圧Ｖe を出力する。そして、正の
位相誤差電圧Ｖe に応じてＶＣＯ４の発振周波数が高く
なり、ＦＢＰ1 からＦＢＰ2 に位相が進められ、両極性
出力電流の正極性側パルスと負極性側パルスとがバラン
スする時までＦＢＰの位相が進められ、基準入力の電位
と積分波形との交点が図２（ｆ）のルまで進み、両極性
出力電流の正極性側パルスと負極性側パルスとが図２
（ｄ）のようにバランスして位相の推移を停止する。以
上の説明は、動作を理解し易くするために、基準入力の
電位を瞬間的に上昇させた場合の動作を説明したが、手
動で電圧源Ｖ2 を可変する動作設定では、基準入力のゆ
っくりした電位変化に追従し、両極性出力電流のデユー
テイが殆ど崩れない状態でＦＢＰの位相を調整できる。
る。例えば、ＦＢＰの位相を進める場合は、電圧源Ｖ2
を基準電圧源Ｖs より高く設定し、トランジスタ２２か
ら抵抗Ｒ3 に電流を流し込み、抵抗Ｒ3 の両端に正の電
圧降下を生じさせる。その電圧降下をＶ3 とすると、差
動回路１８の比較入力の電位（トランジスタ１１のベー
ス電位）が（Ｖs ＋Ｖ3 ）に上昇する。すると、位相比
較回路２で切り換えられる両極性出力電流の切り換わり
点が、双方向電流源の出力電流がゼロの時に交点イ、
ロ、ハであったものが、基準入力の電位の上昇と共に交
点チ、リ、ヌに移行する。そして、この電位が瞬間的に
移動すれば、両極性出力電流の波形は図２（ｅ）のよう
に負極性側の電流パルスの幅が狭くなり、フィルタ３の
出力に正の位相誤差電圧Ｖe を出力する。そして、正の
位相誤差電圧Ｖe に応じてＶＣＯ４の発振周波数が高く
なり、ＦＢＰ1 からＦＢＰ2 に位相が進められ、両極性
出力電流の正極性側パルスと負極性側パルスとがバラン
スする時までＦＢＰの位相が進められ、基準入力の電位
と積分波形との交点が図２（ｆ）のルまで進み、両極性
出力電流の正極性側パルスと負極性側パルスとが図２
（ｄ）のようにバランスして位相の推移を停止する。以
上の説明は、動作を理解し易くするために、基準入力の
電位を瞬間的に上昇させた場合の動作を説明したが、手
動で電圧源Ｖ2 を可変する動作設定では、基準入力のゆ
っくりした電位変化に追従し、両極性出力電流のデユー
テイが殆ど崩れない状態でＦＢＰの位相を調整できる。
【００３７】逆にＦＢＰの位相を遅らせる場合は、電圧
源Ｖ2 を基準電圧源Ｖs より低く設定し、トランジスタ
２２から抵抗Ｒ3 から電流を引き込み、抵抗Ｒ3 の両端
に負の電圧降下を生じさせればよい。すると、負の位相
誤差電圧Ｖe に応じてＶＣＯ４の発振周波数が低下し、
ＦＢＰの位相が遅れる方向に移動し、両極性出力電流の
正極性側パルスと負極性側パルスとがバランスする（図
２（ｄ）に示す）ような状態で位相の推移を完了する。
源Ｖ2 を基準電圧源Ｖs より低く設定し、トランジスタ
２２から抵抗Ｒ3 から電流を引き込み、抵抗Ｒ3 の両端
に負の電圧降下を生じさせればよい。すると、負の位相
誤差電圧Ｖe に応じてＶＣＯ４の発振周波数が低下し、
ＦＢＰの位相が遅れる方向に移動し、両極性出力電流の
正極性側パルスと負極性側パルスとがバランスする（図
２（ｄ）に示す）ような状態で位相の推移を完了する。
【００３８】以上説明したように、本実施例の水平ＡＦ
Ｃ回路では、双方向電流源の調整によって位相比較器２
の基準入力の電位が上下に調整され、両極性出力電流の
正極性側パルスと負極性側パルスとの切り換え動作点
（基準入力と積分波形の交点）が可変され、ＦＢＰの位
相を水平同期信号の前後に調整できる。
Ｃ回路では、双方向電流源の調整によって位相比較器２
の基準入力の電位が上下に調整され、両極性出力電流の
正極性側パルスと負極性側パルスとの切り換え動作点
（基準入力と積分波形の交点）が可変され、ＦＢＰの位
相を水平同期信号の前後に調整できる。
【００３９】（第２の実施例）以下、本発明の第２の実
施例における水平ＡＦＣ回路について、図面を参照しな
がら説明する。図３は本発明の第２の実施例における水
平ＡＦＣ回路の回路図である。図３において、２は水平
同期信号とＦＢＰとの位相誤差を検出し、正極性と負極
性に重み付けされた両極性出力電流を出力する位相比較
器、３は位相比較器２の出力電流を平滑するフィルタ、
４はフィルタ３の直流出力電圧に応じて発振周波数を可
変するＶＣＯ、５はＶＣＯ出力を増幅する水平偏向出力
回路、６は偏向コイルやフライバックコイル等で構成さ
れ高電圧のＦＢＰを発生する高圧発生回路、７はＦＢＰ
を積分する積分回路、８〜１３はトランジスタ、１４は
定電圧ダイオード、１７は水平同期信号用の入力端子、
２４は電流源、Ｖ1 、Ｖs はバイアス用の電圧源、Ｖcc
は電源電圧端子、Ｒ1 〜Ｒ5 、Ｒ8 は抵抗、Ｃ1 、Ｃ2
は容量である。
施例における水平ＡＦＣ回路について、図面を参照しな
がら説明する。図３は本発明の第２の実施例における水
平ＡＦＣ回路の回路図である。図３において、２は水平
同期信号とＦＢＰとの位相誤差を検出し、正極性と負極
性に重み付けされた両極性出力電流を出力する位相比較
器、３は位相比較器２の出力電流を平滑するフィルタ、
４はフィルタ３の直流出力電圧に応じて発振周波数を可
変するＶＣＯ、５はＶＣＯ出力を増幅する水平偏向出力
回路、６は偏向コイルやフライバックコイル等で構成さ
れ高電圧のＦＢＰを発生する高圧発生回路、７はＦＢＰ
を積分する積分回路、８〜１３はトランジスタ、１４は
定電圧ダイオード、１７は水平同期信号用の入力端子、
２４は電流源、Ｖ1 、Ｖs はバイアス用の電圧源、Ｖcc
は電源電圧端子、Ｒ1 〜Ｒ5 、Ｒ8 は抵抗、Ｃ1 、Ｃ2
は容量である。
【００４０】電流パルス発生手段は、トランジスタ８、
９と、抵抗Ｒ5 と、電圧源Ｖ1 とから成り、トランジス
タ９のエミッタ電位がほぼ固定電位になるように、トラ
ンジスタ９のベースに電圧源Ｖ1 のバイアス電圧が与え
られ、外部端子１７から与えられる水平同期信号によっ
て、トランジスタ８をスイッチング動作させる。そし
て、電流の波高値が抵抗Ｒ5 で定められ、かつ水平同期
信号と同期した電流パルスＩs を発生し、その電流パル
スＩs は差動対トランジスタ１０、１１のエミッタ結合
点に与えられる。
９と、抵抗Ｒ5 と、電圧源Ｖ1 とから成り、トランジス
タ９のエミッタ電位がほぼ固定電位になるように、トラ
ンジスタ９のベースに電圧源Ｖ1 のバイアス電圧が与え
られ、外部端子１７から与えられる水平同期信号によっ
て、トランジスタ８をスイッチング動作させる。そし
て、電流の波高値が抵抗Ｒ5 で定められ、かつ水平同期
信号と同期した電流パルスＩs を発生し、その電流パル
スＩs は差動対トランジスタ１０、１１のエミッタ結合
点に与えられる。
【００４１】次に、位相比較器２はコレクタ回路にアク
テイブロード１２、１３を有し、両ベースに抵抗Ｒ3 、
Ｒ4 を介して所定のバイアス電圧Ｖs が与えられる差動
対トランジスタ１１、１０で構成される差動回路１８
と、電流パルス発生手段と、積分回路７の出力信号が結
合用の容量Ｃ2 を介してトランジスタ１０のベースに入
力される。そして、差動回路１８は積分波形の上側半波
と下側半波で電流パルスを正極性と負極性とに切り換え
て、両極性の出力電流をフィルタ３に出力する。但し、
位相比較器２の基準入力（トランジスタ１１のベース）
は電流源２４からの電流供給でバイアス電圧を可変でき
ることが第１の実施例と異なる。
テイブロード１２、１３を有し、両ベースに抵抗Ｒ3 、
Ｒ4 を介して所定のバイアス電圧Ｖs が与えられる差動
対トランジスタ１１、１０で構成される差動回路１８
と、電流パルス発生手段と、積分回路７の出力信号が結
合用の容量Ｃ2 を介してトランジスタ１０のベースに入
力される。そして、差動回路１８は積分波形の上側半波
と下側半波で電流パルスを正極性と負極性とに切り換え
て、両極性の出力電流をフィルタ３に出力する。但し、
位相比較器２の基準入力（トランジスタ１１のベース）
は電流源２４からの電流供給でバイアス電圧を可変でき
ることが第１の実施例と異なる。
【００４２】また積分回路７は容量Ｃ1 と直列に抵抗Ｒ
8 を付加している点が第１の実施例と異なり、容量Ｃ1
と抵抗Ｒ8 の直列回路の端子間電圧が位相比較器２の比
較入力（トランジスタ１０のベース）に与えられる構成
になっている。
8 を付加している点が第１の実施例と異なり、容量Ｃ1
と抵抗Ｒ8 の直列回路の端子間電圧が位相比較器２の比
較入力（トランジスタ１０のベース）に与えられる構成
になっている。
【００４３】そして、第２の発明における水平ＡＦＣ回
路は、位相比較器２の出力端、フィルタ３、ＶＣＯ４、
水平偏向出力回路５、高圧発生回路６、積分回路７、位
相比較器２の入力端の順に経路を描いて、第１の実施例
と同様にＡＦＣの帰還ループを形成する。
路は、位相比較器２の出力端、フィルタ３、ＶＣＯ４、
水平偏向出力回路５、高圧発生回路６、積分回路７、位
相比較器２の入力端の順に経路を描いて、第１の実施例
と同様にＡＦＣの帰還ループを形成する。
【００４４】次に、このように構成された水平ＡＦＣ回
路の動作について、図４の動作波形図を参照しながら説
明する。図４（ａ）〜（ｆ）は図３に示す水平ＡＦＣ回
路の動作を説明するための動作波形図である。図４
（ａ）は、高圧発生回路６から出力される高圧パルスを
抵抗Ｒ 1 と定電圧ダイオード１４で構成される制限回路
によって所定レベルに制限したＦＢＰの波形である。実
線は適当な抵抗Ｒ8 を容量Ｃ1 と直列に挿入してＦＢＰ
1 の位相を水平同期信号に対して遅らせている状態を示
す。そして、破線は抵抗Ｒ3 に電流源２４からの電流を
与えて抵抗Ｒ3 の端子間に電圧降下Ｖx を発生させた結
果ＦＢＰ2 の位相が水平同期信号に対して進んだ状態を
示す。
路の動作について、図４の動作波形図を参照しながら説
明する。図４（ａ）〜（ｆ）は図３に示す水平ＡＦＣ回
路の動作を説明するための動作波形図である。図４
（ａ）は、高圧発生回路６から出力される高圧パルスを
抵抗Ｒ 1 と定電圧ダイオード１４で構成される制限回路
によって所定レベルに制限したＦＢＰの波形である。実
線は適当な抵抗Ｒ8 を容量Ｃ1 と直列に挿入してＦＢＰ
1 の位相を水平同期信号に対して遅らせている状態を示
す。そして、破線は抵抗Ｒ3 に電流源２４からの電流を
与えて抵抗Ｒ3 の端子間に電圧降下Ｖx を発生させた結
果ＦＢＰ2 の位相が水平同期信号に対して進んだ状態を
示す。
【００４５】図４（ｂ）は、積分回路７によってＦＢＰ
1 （図４（ａ）を参照）を積分した波形Ｓ1 を示す。第
１の実施例で用いた積分回路（図１の７で示す）は抵抗
Ｒ2と容量Ｃ1 とで構成され、ＦＢＰ波形を単に積分し
た三角波を容量Ｃ1 の端子間に出力するものであるが
（図２（ｂ）を参照）、第２の実施例で用いる積分回路
７は容量Ｃ1 と直列に抵抗Ｒ8 が接続され、その直列回
路の端子間電圧が位相比較器２に入力される。そのため
に位相比較器２の入力信号は、ＦＢＰの波高値Ｖ p を抵
抗Ｒ2 と抵抗Ｒ8 とで分割したときの抵抗Ｒ8 の端子間
電圧（方形波）と容量Ｃ1 と抵抗（Ｒ2 ＋Ｒ8 ）との時
定数で積分される三角波とを加算した波形となる。
1 （図４（ａ）を参照）を積分した波形Ｓ1 を示す。第
１の実施例で用いた積分回路（図１の７で示す）は抵抗
Ｒ2と容量Ｃ1 とで構成され、ＦＢＰ波形を単に積分し
た三角波を容量Ｃ1 の端子間に出力するものであるが
（図２（ｂ）を参照）、第２の実施例で用いる積分回路
７は容量Ｃ1 と直列に抵抗Ｒ8 が接続され、その直列回
路の端子間電圧が位相比較器２に入力される。そのため
に位相比較器２の入力信号は、ＦＢＰの波高値Ｖ p を抵
抗Ｒ2 と抵抗Ｒ8 とで分割したときの抵抗Ｒ8 の端子間
電圧（方形波）と容量Ｃ1 と抵抗（Ｒ2 ＋Ｒ8 ）との時
定数で積分される三角波とを加算した波形となる。
【００４６】図４（ｃ）は、水平同期分離回路２から出
力される水平同期信号の電圧波形を示し、電流パルス発
生手段で生成される電流パルスＩs もこの水平同期信号
と同期して発生される。また電流源２４の電流がゼロで
あれば、差動対トランジスタ１０、１１のベースは基準
電位Ｖs と等しい電位にバイアスされ、結合用容量Ｃ 2
を介して積分波形（図４（ａ）を参照）がトランジスタ
１０のベースに入力されると、電流パルスＩs は、基準
入力の電位（トランジスタ１１のベース電位）を基準に
して積分波形入力の上側半波と下側半波とでトランジス
タ１０と１１との導通を交互に切り換えて位相比較器２
の出力端（トランジスタ１０のコレクタ）に両極性出力
電流として出力する。すなわち、図４（ｂ）の二点鎖線
で示す基準電位Ｖs との交点を境にして電流パルスＩs
の極性を切り換え、積分波形の上側半波（交点ヲからワ
までの期間）の時に出力電流を負極性とし、下側半波
（交点ワからカまでの期間）の時に出力電流を正極性と
する両極性出力電流を出力する（図４（ｂ）および
（ｄ）を参照）。
力される水平同期信号の電圧波形を示し、電流パルス発
生手段で生成される電流パルスＩs もこの水平同期信号
と同期して発生される。また電流源２４の電流がゼロで
あれば、差動対トランジスタ１０、１１のベースは基準
電位Ｖs と等しい電位にバイアスされ、結合用容量Ｃ 2
を介して積分波形（図４（ａ）を参照）がトランジスタ
１０のベースに入力されると、電流パルスＩs は、基準
入力の電位（トランジスタ１１のベース電位）を基準に
して積分波形入力の上側半波と下側半波とでトランジス
タ１０と１１との導通を交互に切り換えて位相比較器２
の出力端（トランジスタ１０のコレクタ）に両極性出力
電流として出力する。すなわち、図４（ｂ）の二点鎖線
で示す基準電位Ｖs との交点を境にして電流パルスＩs
の極性を切り換え、積分波形の上側半波（交点ヲからワ
までの期間）の時に出力電流を負極性とし、下側半波
（交点ワからカまでの期間）の時に出力電流を正極性と
する両極性出力電流を出力する（図４（ｂ）および
（ｄ）を参照）。
【００４７】図４（ｄ）は、水平同期信号とＦＢＰとの
位相が一致した状態で同期した時の位相比較器２の両極
性出力電流の波形を示す。また図４（ｅ）は、図４
（ｄ）と同様に位相比較器２の両極性出力電流の波形を
示すが、ＦＢＰの位相が進む過程の位相比較器２の両極
性出力電流の過渡的な動作波形である。また図４（ｆ）
は、最終的に安定化した積分波形の位相を示している。
位相が一致した状態で同期した時の位相比較器２の両極
性出力電流の波形を示す。また図４（ｅ）は、図４
（ｄ）と同様に位相比較器２の両極性出力電流の波形を
示すが、ＦＢＰの位相が進む過程の位相比較器２の両極
性出力電流の過渡的な動作波形である。また図４（ｆ）
は、最終的に安定化した積分波形の位相を示している。
【００４８】第２の実施例における水平ＡＦＣ回路の位
相の調整方法は、まず電流源２４の電流値をゼロに設定
した状態でＦＢＰが水平同期信号に対して所望する可変
範囲内の最大遅れ位相になるように抵抗Ｒ8 の抵抗値を
予め設定する。抵抗Ｒ8 の電圧降下Ｖr が大きくなる
と、その大きさに応じて積分波形の立ち上がりが早くな
り、図１１に示す従来の水平ＡＦＣ回路の動作波形と同
様に水平同期信号に対するＦＢＰの位相を遅らせて同期
することができる。図４（ａ）の実線ＦＢＰ1 と図４
（ｂ）、（ｃ）、（ｄ）の動作波形はＦＢＰの位相を遅
らせて同期している状態を示す。この時、図４（ｃ）に
示すように水平同期信号のパルス幅をｔとすると、両極
性出力電流は図４（ｄ）に示すように正極性パルスのパ
ルス幅がｔ／２、負極性パルスのパルス幅がｔ／２の状
態で安定化する。
相の調整方法は、まず電流源２４の電流値をゼロに設定
した状態でＦＢＰが水平同期信号に対して所望する可変
範囲内の最大遅れ位相になるように抵抗Ｒ8 の抵抗値を
予め設定する。抵抗Ｒ8 の電圧降下Ｖr が大きくなる
と、その大きさに応じて積分波形の立ち上がりが早くな
り、図１１に示す従来の水平ＡＦＣ回路の動作波形と同
様に水平同期信号に対するＦＢＰの位相を遅らせて同期
することができる。図４（ａ）の実線ＦＢＰ1 と図４
（ｂ）、（ｃ）、（ｄ）の動作波形はＦＢＰの位相を遅
らせて同期している状態を示す。この時、図４（ｃ）に
示すように水平同期信号のパルス幅をｔとすると、両極
性出力電流は図４（ｄ）に示すように正極性パルスのパ
ルス幅がｔ／２、負極性パルスのパルス幅がｔ／２の状
態で安定化する。
【００４９】次に、電流源２４から抵抗Ｒ3 に電流を流
し込み、基準入力（トランジスタ１１のベース）の電位
を上昇させる。すると、上述の第１の実施例で説明した
と同様に基準入力の電位（Ｖs ＋Ｖ3 ）の上昇に応じ
て、位相比較器２の両極性出力電流の切り換え動作点
（基準入力と積分波形の交点ヲ）がＦＢＰ1 の後ろ寄り
（図４（ｂ）の交点ヨ）に設定され、位相比較器２の両
極性出力電流の正極性側が図４（ｅ）に示すように過渡
的に広くなり、ＦＢＰの位相が進められる。そして、積
分波形の位相が進んで、図４（ｂ）の交点ヨが水平同期
信号の中心点に相当する位置、すなわち図４（ｆ）の交
点ソの位置まで達すると、両極性出力電流が図４（ｄ）
の動作波形に再び戻って、ＦＢＰと水平同期信号との相
対位置が固定化され、ＦＢＰと水平同期信号とが同期し
て発振する。すなわち、抵抗Ｒ8 がＦＢＰの位相を遅ら
せる方向に機能し、抵抗Ｒ3 の電圧降下Ｖr がＦＢＰの
位相を進める方向に機能し、結果としてＦＢＰの位相が
水平同期信号の前後に調整できる。
し込み、基準入力（トランジスタ１１のベース）の電位
を上昇させる。すると、上述の第１の実施例で説明した
と同様に基準入力の電位（Ｖs ＋Ｖ3 ）の上昇に応じ
て、位相比較器２の両極性出力電流の切り換え動作点
（基準入力と積分波形の交点ヲ）がＦＢＰ1 の後ろ寄り
（図４（ｂ）の交点ヨ）に設定され、位相比較器２の両
極性出力電流の正極性側が図４（ｅ）に示すように過渡
的に広くなり、ＦＢＰの位相が進められる。そして、積
分波形の位相が進んで、図４（ｂ）の交点ヨが水平同期
信号の中心点に相当する位置、すなわち図４（ｆ）の交
点ソの位置まで達すると、両極性出力電流が図４（ｄ）
の動作波形に再び戻って、ＦＢＰと水平同期信号との相
対位置が固定化され、ＦＢＰと水平同期信号とが同期し
て発振する。すなわち、抵抗Ｒ8 がＦＢＰの位相を遅ら
せる方向に機能し、抵抗Ｒ3 の電圧降下Ｖr がＦＢＰの
位相を進める方向に機能し、結果としてＦＢＰの位相が
水平同期信号の前後に調整できる。
【００５０】なお第２の実施例では、抵抗Ｒ8 の抵抗値
を大きくし、電圧降下Ｖr を大きく設定すればするほど
ＦＢＰの位相を遅らせることが可能であるが、三角波成
分の勾配が小さくなってノイズが混入した時に位相比較
器２の出力電流にチャタリングが生じ易くなるため抵抗
Ｒ8 を極端に大きくするのは好ましくない。抵抗Ｒ8に
生ずる電圧降下Ｖr の大きさは積分波形の振幅の１／４
程度を最大値とするのが好ましい。
を大きくし、電圧降下Ｖr を大きく設定すればするほど
ＦＢＰの位相を遅らせることが可能であるが、三角波成
分の勾配が小さくなってノイズが混入した時に位相比較
器２の出力電流にチャタリングが生じ易くなるため抵抗
Ｒ8 を極端に大きくするのは好ましくない。抵抗Ｒ8に
生ずる電圧降下Ｖr の大きさは積分波形の振幅の１／４
程度を最大値とするのが好ましい。
【００５１】また第２の実施例では、抵抗Ｒ8 の設定で
予め位相を遅らせ、電流源２４の電流値を変えて位相を
進める方向に調整し、結果としてＦＢＰの位相を水平同
期信号の前後に調整できるものを示したが、逆に電流源
２４の設定で予め位相を進め、抵抗Ｒ8 を変えて位相を
遅らせる方向に調整しても同様の効果が得られることは
言うまでもない。
予め位相を遅らせ、電流源２４の電流値を変えて位相を
進める方向に調整し、結果としてＦＢＰの位相を水平同
期信号の前後に調整できるものを示したが、逆に電流源
２４の設定で予め位相を進め、抵抗Ｒ8 を変えて位相を
遅らせる方向に調整しても同様の効果が得られることは
言うまでもない。
【００５２】以上説明したように、第２の実施例ではＦ
ＢＰの位相を水平同期信号の前後に調整可能になるが、
基準入力の電位（Ｖs ＋Ｖ3 ）が高くなり、積分波形の
上側半波の周期Ｔ1 がｔ／２より小さくなると、水平Ａ
ＦＣループの位相調整が機能しなくなる。すなわち、Ｆ
ＢＰの位相が前後に調整できると言っても、水平同期信
号がＦＢＰのパルス幅内に完全に含まれる範囲内で水平
同期信号のセンタ−に対してＦＢＰのセンターを僅かに
可変できる程度の調整範囲であった。この点を解決し、
ＦＢＰの調整範囲をさらに拡大したのが次に説明する第
３の実施例である。
ＢＰの位相を水平同期信号の前後に調整可能になるが、
基準入力の電位（Ｖs ＋Ｖ3 ）が高くなり、積分波形の
上側半波の周期Ｔ1 がｔ／２より小さくなると、水平Ａ
ＦＣループの位相調整が機能しなくなる。すなわち、Ｆ
ＢＰの位相が前後に調整できると言っても、水平同期信
号がＦＢＰのパルス幅内に完全に含まれる範囲内で水平
同期信号のセンタ−に対してＦＢＰのセンターを僅かに
可変できる程度の調整範囲であった。この点を解決し、
ＦＢＰの調整範囲をさらに拡大したのが次に説明する第
３の実施例である。
【００５３】（第３の実施例）以下、本発明の第３の実
施例における水平ＡＦＣ回路について、図５を参照しな
がら説明する。図５は本発明の第３の実施例における水
平ＡＦＣ回路の回路図である。図５において、図３に示
す第２の実施例と同一箇所は同一符号を付与して説明を
省略し、第２の実施例と異なる点について説明する。な
お図５において、８〜１３および２５〜２９はトランジ
スタ、Ｒ2 〜Ｒ5 、Ｒ8 、Ｒ9 は抵抗、３０は可変電流
源、３１は電流源、３２はバイアス用電圧源である。
施例における水平ＡＦＣ回路について、図５を参照しな
がら説明する。図５は本発明の第３の実施例における水
平ＡＦＣ回路の回路図である。図５において、図３に示
す第２の実施例と同一箇所は同一符号を付与して説明を
省略し、第２の実施例と異なる点について説明する。な
お図５において、８〜１３および２５〜２９はトランジ
スタ、Ｒ2 〜Ｒ5 、Ｒ8 、Ｒ9 は抵抗、３０は可変電流
源、３１は電流源、３２はバイアス用電圧源である。
【００５４】図５に示すように、差動回路を構成するト
ランジスタ２７、２８はバイアス用電圧源３２を基準に
ＦＢＰ信号を比較して可変電流源３０の出力電流をスイ
ッチング動作させ、トランジスタ２５、２６で構成する
カレントミラーを介してミラー反転した可変電流源３０
の出力電流を位相比較器２の基準入力（トランジスタ１
１のベース）に与える。なおバイアス用電圧源３２の電
圧値はＦＢＰの波高値Ｖp の約１／２のレベルが好まし
い。
ランジスタ２７、２８はバイアス用電圧源３２を基準に
ＦＢＰ信号を比較して可変電流源３０の出力電流をスイ
ッチング動作させ、トランジスタ２５、２６で構成する
カレントミラーを介してミラー反転した可変電流源３０
の出力電流を位相比較器２の基準入力（トランジスタ１
１のベース）に与える。なおバイアス用電圧源３２の電
圧値はＦＢＰの波高値Ｖp の約１／２のレベルが好まし
い。
【００５５】以上のように第３の実施例では、第２の実
施例における電流源２４に相当するものを、基準入力の
電位をＦＢＰに同期してスイッチング動作させて構成し
ている点で異なる。
施例における電流源２４に相当するものを、基準入力の
電位をＦＢＰに同期してスイッチング動作させて構成し
ている点で異なる。
【００５６】次に、このように構成された水平ＡＦＣ回
路の動作について、図６の動作波形図を参照しながら説
明する。図６（ａ）〜（ｆ）は図５に示す水平ＡＦＣ回
路の動作を説明するための動作波形図であり、抵抗Ｒ3
の電圧降下Ｖ3 を極端に大きくした時の動作波形を示し
ている。
路の動作について、図６の動作波形図を参照しながら説
明する。図６（ａ）〜（ｆ）は図５に示す水平ＡＦＣ回
路の動作を説明するための動作波形図であり、抵抗Ｒ3
の電圧降下Ｖ3 を極端に大きくした時の動作波形を示し
ている。
【００５７】図６（ａ）は高圧発生回路６から出力され
る高圧パルスを抵抗Ｒ1 と定電圧ダイオード１４で構成
される制限回路によって所定レベルに制限したＦＢＰの
波形を示し、図６（ｂ）は積分回路７によってＦＢＰ
（図６（ａ）を参照）を積分した波形Ｓを示し、図６
（ｃ）は入力端子１７から入力される水平同期信号の電
圧波形を示し、図６（ｄ）は位相比較器２の両極性出力
電流の波形を示す。なお電流パルス発生手段で生成され
る電流パルスＩs もこの水平同期信号と同期して発生さ
れる。
る高圧パルスを抵抗Ｒ1 と定電圧ダイオード１４で構成
される制限回路によって所定レベルに制限したＦＢＰの
波形を示し、図６（ｂ）は積分回路７によってＦＢＰ
（図６（ａ）を参照）を積分した波形Ｓを示し、図６
（ｃ）は入力端子１７から入力される水平同期信号の電
圧波形を示し、図６（ｄ）は位相比較器２の両極性出力
電流の波形を示す。なお電流パルス発生手段で生成され
る電流パルスＩs もこの水平同期信号と同期して発生さ
れる。
【００５８】第３の実施例における水平ＡＦＣは、差動
回路を構成するトランジスタ２７、２８がバイアス用電
圧源３２を基準にＦＢＰを比較して可変電流源３０の出
力電流をスイッチング動作し、ＦＢＰが入力される時の
み可変電流源３０の電流を位相比較器２の基準入力（ト
ランジスタ１１のベース）に与える。すると抵抗Ｒ3の
電圧降下Ｖ3 がＦＢＰに同期して発生し、位相比較器２
の基準入力の電位が図６（ｂ）の二点鎖線のように基準
電位Ｖs と（Ｖs ＋Ｖ3 ）との２つの電位に切り換えら
れる。そして積分波形Ｓがトランジスタ１０のベースに
入力されると、電流パルスＩs は基準入力の電位（図６
（ｂ）の二点鎖線）を基準にして積分波形入力の上側半
波と下側半波とでトランジスタ１０と１１の導通を交互
に切り換えて位相比較器２の出力端（トランジスタ１０
のコレクタ）に両極性出力電流を出力する。すなわち、
図６（ｂ）の二点鎖線で示す基準入力の電位と積分波形
Ｓの交点（ツ、ネ、ナ、ラ、ム）を境にして、積分波形
が高電位になる時（交点ツからネまでと、交点ナからラ
までとの期間）に出力電流を負極性とし、積分波形が低
電位になる時（交点ラからムまでの期間）に出力電流を
正極性とする両極性出力電流を位相比較器２は出力す
る。
回路を構成するトランジスタ２７、２８がバイアス用電
圧源３２を基準にＦＢＰを比較して可変電流源３０の出
力電流をスイッチング動作し、ＦＢＰが入力される時の
み可変電流源３０の電流を位相比較器２の基準入力（ト
ランジスタ１１のベース）に与える。すると抵抗Ｒ3の
電圧降下Ｖ3 がＦＢＰに同期して発生し、位相比較器２
の基準入力の電位が図６（ｂ）の二点鎖線のように基準
電位Ｖs と（Ｖs ＋Ｖ3 ）との２つの電位に切り換えら
れる。そして積分波形Ｓがトランジスタ１０のベースに
入力されると、電流パルスＩs は基準入力の電位（図６
（ｂ）の二点鎖線）を基準にして積分波形入力の上側半
波と下側半波とでトランジスタ１０と１１の導通を交互
に切り換えて位相比較器２の出力端（トランジスタ１０
のコレクタ）に両極性出力電流を出力する。すなわち、
図６（ｂ）の二点鎖線で示す基準入力の電位と積分波形
Ｓの交点（ツ、ネ、ナ、ラ、ム）を境にして、積分波形
が高電位になる時（交点ツからネまでと、交点ナからラ
までとの期間）に出力電流を負極性とし、積分波形が低
電位になる時（交点ラからムまでの期間）に出力電流を
正極性とする両極性出力電流を位相比較器２は出力す
る。
【００５９】第３の実施例における水平ＡＦＣ回路の位
相の調整方法は、基本的には第２の実施例と同じであ
る。第３の実施例では、（Ｖs ＋Ｖ3 ）を積分波形の波
高値付近まで上昇させると両極性出力電流にスパイク雑
音ｎが発生する。この現象は、（交点ネと交点ナ）の間
で基準入力と積分波形とが一致するために、差動対トラ
ンジスタ１０と１１の両方が導通することから生じる。
この現象は、決して好ましいことではないが、（Ｖs ＋
Ｖ3 ）の電位が積分波形のピーク値に達するまでの範囲
は交点が積分波形の立ち上がりの傾斜部に沿って変化
し、交点ナ〜交点ラの期間も負極性パルスが欠落するこ
となく動作するから、なんら支障は無い。第３の実施例
の動作の極限状態は積分波形のピーク値と（Ｖs ＋Ｖ
3 ）とが一致する時であり、水平同期信号が負極性パル
ス分だけ交点ナ〜交点ラの範囲にはみ出しても問題とな
らないから、図６（ｃ）に示すように水平同期信号のパ
ルス幅をｔとすると第２の実施例に比べてＦＢＰをｔ／
２だけ余分に進める調整が可能になる。
相の調整方法は、基本的には第２の実施例と同じであ
る。第３の実施例では、（Ｖs ＋Ｖ3 ）を積分波形の波
高値付近まで上昇させると両極性出力電流にスパイク雑
音ｎが発生する。この現象は、（交点ネと交点ナ）の間
で基準入力と積分波形とが一致するために、差動対トラ
ンジスタ１０と１１の両方が導通することから生じる。
この現象は、決して好ましいことではないが、（Ｖs ＋
Ｖ3 ）の電位が積分波形のピーク値に達するまでの範囲
は交点が積分波形の立ち上がりの傾斜部に沿って変化
し、交点ナ〜交点ラの期間も負極性パルスが欠落するこ
となく動作するから、なんら支障は無い。第３の実施例
の動作の極限状態は積分波形のピーク値と（Ｖs ＋Ｖ
3 ）とが一致する時であり、水平同期信号が負極性パル
ス分だけ交点ナ〜交点ラの範囲にはみ出しても問題とな
らないから、図６（ｃ）に示すように水平同期信号のパ
ルス幅をｔとすると第２の実施例に比べてＦＢＰをｔ／
２だけ余分に進める調整が可能になる。
【００６０】参考までに図３に示す第２の実施例の回路
構成で基準入力の電位を図６に示す（Ｖs ＋Ｖ3 ）の位
置まで上昇させると、積分波形の交点ネより右側部分が
基準入力の電位より低電位になるため、両極性出力電流
が図６（ｆ）のようになる。そのため、本来正極性パル
スと負極性パルスとが等しくならなければならないＦＢ
Ｐと水平同期信号の位相関係であっても、正極性パルス
の成分が大きくなることからＦＢＰの位相を更に進める
ことになるが、第２の実施例の場合は図６に示す（Ｖs
＋Ｖ3 ）の様な高い電位まではＦＢＰの位相の同期並び
に位相の調整ができない。
構成で基準入力の電位を図６に示す（Ｖs ＋Ｖ3 ）の位
置まで上昇させると、積分波形の交点ネより右側部分が
基準入力の電位より低電位になるため、両極性出力電流
が図６（ｆ）のようになる。そのため、本来正極性パル
スと負極性パルスとが等しくならなければならないＦＢ
Ｐと水平同期信号の位相関係であっても、正極性パルス
の成分が大きくなることからＦＢＰの位相を更に進める
ことになるが、第２の実施例の場合は図６に示す（Ｖs
＋Ｖ3 ）の様な高い電位まではＦＢＰの位相の同期並び
に位相の調整ができない。
【００６１】（第４の実施例）以下、本発明の第４の実
施例における水平ＡＦＣ回路について、図７を参照しな
がら説明する。図７は本発明の第４の実施例における水
平ＡＦＣ回路の回路図である。図７において、図５に示
す第３の実施例と同一の箇所には同一符号を付与して説
明を省略し、第３の実施例と異なる点のみ説明する。図
７において、８〜１３、３３および３４はトランジス
タ、Ｒ2 〜Ｒ5 、Ｒ8 、Ｒ9 は抵抗、３１は電流源、３
２はバイアス用電圧源である。
施例における水平ＡＦＣ回路について、図７を参照しな
がら説明する。図７は本発明の第４の実施例における水
平ＡＦＣ回路の回路図である。図７において、図５に示
す第３の実施例と同一の箇所には同一符号を付与して説
明を省略し、第３の実施例と異なる点のみ説明する。図
７において、８〜１３、３３および３４はトランジス
タ、Ｒ2 〜Ｒ5 、Ｒ8 、Ｒ9 は抵抗、３１は電流源、３
２はバイアス用電圧源である。
【００６２】差動回路を構成するトランジスタ３３、３
４は、バイアス用電圧源３２のバイアス電圧を基準にＦ
ＢＰを比較してトランジスタ３３、３４のエミッタ共通
接続点に電流を供給する電流源３１をスイッチングし、
トランジスタ３４のコレクタ電流を位相比較器２の基準
入力（トランジスタ１１のベース）に直接与える構成と
なっている点が図５に示す第３の実施例と異なる。なお
第３の実施例以外の実施例では、基準入力端に供給する
電流を切り換えるためのＦＢＰ入力電圧に換算した感度
が第３の実施例に比べて悪くなることが少し難点となる
が、数ボルト以上の入力信号レベルであれば支障はな
く、特に本実施例のように定電圧ダイオード１４で制限
されたＦＢＰでは十分な振幅を有しているため何等支障
は無い。
４は、バイアス用電圧源３２のバイアス電圧を基準にＦ
ＢＰを比較してトランジスタ３３、３４のエミッタ共通
接続点に電流を供給する電流源３１をスイッチングし、
トランジスタ３４のコレクタ電流を位相比較器２の基準
入力（トランジスタ１１のベース）に直接与える構成と
なっている点が図５に示す第３の実施例と異なる。なお
第３の実施例以外の実施例では、基準入力端に供給する
電流を切り換えるためのＦＢＰ入力電圧に換算した感度
が第３の実施例に比べて悪くなることが少し難点となる
が、数ボルト以上の入力信号レベルであれば支障はな
く、特に本実施例のように定電圧ダイオード１４で制限
されたＦＢＰでは十分な振幅を有しているため何等支障
は無い。
【００６３】図７に示す第４の実施例では、回路を構成
する素子数が少ないため半導体集積回路内に集積化する
のに好適であり、電流源３１の電流値の設定で予めＦＢ
Ｐの位相を進めて、外付けされた抵抗Ｒ8 を変えること
によってＦＢＰの位相を遅らせる方向に調整するように
すれば、外部端子を最小限にした半導体集積回路が実現
できる。
する素子数が少ないため半導体集積回路内に集積化する
のに好適であり、電流源３１の電流値の設定で予めＦＢ
Ｐの位相を進めて、外付けされた抵抗Ｒ8 を変えること
によってＦＢＰの位相を遅らせる方向に調整するように
すれば、外部端子を最小限にした半導体集積回路が実現
できる。
【００６４】なおバイアス用電圧源３２の電圧値はＦＢ
Ｐの波高値Ｖp の約１／２のレベルにするのが好まし
い。また第４の実施例では、抵抗Ｒ8 の設定で予め位相
を遅らせ、電流源３１の電流値を変えて位相を進める方
向に調整し、結果としてＦＢＰの位相を水平同期信号の
前後に調整できるものを示したが、逆に電流源３１の設
定で予め位相を進め、抵抗Ｒ8 を変えて位相を遅らせる
方向に調整しても同様の効果が得られることは言うまで
もない。
Ｐの波高値Ｖp の約１／２のレベルにするのが好まし
い。また第４の実施例では、抵抗Ｒ8 の設定で予め位相
を遅らせ、電流源３１の電流値を変えて位相を進める方
向に調整し、結果としてＦＢＰの位相を水平同期信号の
前後に調整できるものを示したが、逆に電流源３１の設
定で予め位相を進め、抵抗Ｒ8 を変えて位相を遅らせる
方向に調整しても同様の効果が得られることは言うまで
もない。
【００６５】
【発明の効果】以上のように本発明による第１の水平Ａ
ＦＣ回路では、電流源がＦＢＰに同期したスイッチング
動作をするため、基準入力の電位がＦＢＰに同期してレ
ベルシフトし、ＦＢＰのパルス幅を越える範囲でもＦＢ
Ｐの位相の調整が可能になり、ＦＢＰの位相の調整が広
範囲にできる。
ＦＣ回路では、電流源がＦＢＰに同期したスイッチング
動作をするため、基準入力の電位がＦＢＰに同期してレ
ベルシフトし、ＦＢＰのパルス幅を越える範囲でもＦＢ
Ｐの位相の調整が可能になり、ＦＢＰの位相の調整が広
範囲にできる。
【００６６】
【００６７】さらに、本発明の第２の水平ＡＦＣ回路で
は、電流源が、差動回路を構成するトランジスタ対を備
え、このトランジスタ対のエミッタ結合部に直流電流を
与え、このトランジスタ対の一方のベースに前記高圧パ
ルスを与えると共に他方のベースに基準電圧を与えてコ
レクタから前記高圧パルスに応じた信号を出力するた
め、基準入力の電位がＦＢＰに同期してレベルシフト
し、ＦＢＰのパルス幅を越える範囲でもＦＢＰの位相の
調整が可能になり、ＦＢＰの位相の調整が広範囲にでき
る。
は、電流源が、差動回路を構成するトランジスタ対を備
え、このトランジスタ対のエミッタ結合部に直流電流を
与え、このトランジスタ対の一方のベースに前記高圧パ
ルスを与えると共に他方のベースに基準電圧を与えてコ
レクタから前記高圧パルスに応じた信号を出力するた
め、基準入力の電位がＦＢＰに同期してレベルシフト
し、ＦＢＰのパルス幅を越える範囲でもＦＢＰの位相の
調整が可能になり、ＦＢＰの位相の調整が広範囲にでき
る。
【図１】本発明の第１の実施例における水平ＡＦＣ回路
の回路図
の回路図
【図２】（ａ）〜（ｆ）は本発明の第１の実施例におけ
る水平ＡＦＣ回路の動作を説明するための動作波形図
る水平ＡＦＣ回路の動作を説明するための動作波形図
【図３】本発明の第２の実施例における水平ＡＦＣ回路
の回路図
の回路図
【図４】（ａ）〜（ｆ）は本発明の第２の実施例におけ
る水平ＡＦＣ回路の動作を説明するための動作波形図
る水平ＡＦＣ回路の動作を説明するための動作波形図
【図５】本発明の第３の実施例における水平ＡＦＣ回路
の回路図
の回路図
【図６】（ａ）〜（ｆ）は本発明の第３の実施例におけ
る水平ＡＦＣ回路の動作を説明するための動作波形図
る水平ＡＦＣ回路の動作を説明するための動作波形図
【図７】本発明の第４の実施例における水平ＡＦＣ回路
の回路図
の回路図
【図８】従来の水平ＡＦＣ回路の回路ブロック図
【図９】（ａ）〜（ｅ）は従来のＡＦＣ回路の動作を説
明するための動作波形図
明するための動作波形図
【図１０】従来のＡＦＣ回路をＩＣ化した場合の調整手
段の回路図
段の回路図
【図１１】（ａ）〜（ｆ）は従来のＩＣ化した水平ＡＦ
Ｃ回路の動作を説明するための動作波形図
Ｃ回路の動作を説明するための動作波形図
２ 位相比較器 ３ フィルタ ４ ＶＣＯ ５ 水平偏向出力回路 ６ 高圧発生回路 ７ 積分回路 １０、１１ 差動対トランジスタ １２、１３ アクテイブロード １４ 定電圧ダイオード Ｒ3 第１の抵抗 Ｒ4 第２の抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−60149（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12
Claims (2)
- 【請求項１】 複合映像信号から分離された水平同期信
号と高圧パルス信号に応じた信号とが入力端子対に個々
に入力され両信号の位相差に応じた位相誤差信号を出力
端子に出力する位相比較器と、入力端子に入力された前
記位相誤差信号を平滑した平滑信号を出力端子に出力す
るフィルタと、入力端子に入力された前記平滑信号の値
に応じて周波数値の異なる発振信号を出力端子に出力す
る電圧制御形発振器と、入力端子に入力された前記発振
信号を増幅した信号を出力端子に出力する水平偏向出力
回路と、入力端子に入力された前記水平偏向出力回路の
出力信号を基に前記高圧パルス信号を出力端子に出力す
る高圧発生回路と、入力端子に入力された前記高圧パル
ス信号を積分した信号を出力端子に出力する積分回路と
を備え、前記位相比較回路、フィルタ、電圧制御形発振
器、水平偏向出力回路、高圧発生回路及び積分回路とに
よって帰還ループを形成して前記高圧パルスを前記水平
同期信号に同期させる水平ＡＦＣ回路であって、 前記位相比較器が、ベース端子対に第１、第２の抵抗を
介して所定電位が個々に与えられると共にコレクタから
信号を取り出す差動対トランジスタと、前記水平同期信
号に同期した電流パルスを前記差動対トランジスタのエ
ミッタ結合部に与える電流パルス発生手段と、前記第１
の抵抗と前記ベース端子対の一方との接続部に電流を与
える電流源とを備え、前記電流源が前記高圧パルスに同期してスイッチング動
作する ことを特徴とする水平ＡＦＣ回路。 - 【請求項２】 前記電流源が、差動回路を構成するトラ
ンジスタ対を備え、このトランジスタ対のエミッタ結合
部に直流電流を与え、このトランジスタ対の一方のベー
スに前記高圧パルスを与えると共に他方のベースに基準
電圧を与えてコレクタから前記高圧パルスに応じた信号
を出力することを特徴とする請求項１記載の水平ＡＦＣ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03764593A JP3156425B2 (ja) | 1993-02-26 | 1993-02-26 | 水平ａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03764593A JP3156425B2 (ja) | 1993-02-26 | 1993-02-26 | 水平ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06253171A JPH06253171A (ja) | 1994-09-09 |
| JP3156425B2 true JP3156425B2 (ja) | 2001-04-16 |
Family
ID=12503392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03764593A Expired - Fee Related JP3156425B2 (ja) | 1993-02-26 | 1993-02-26 | 水平ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156425B2 (ja) |
-
1993
- 1993-02-26 JP JP03764593A patent/JP3156425B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06253171A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5834065B2 (ja) | 水平同期回路を有するテレビジヨン受像機 | |
| JP2572794B2 (ja) | 三角形状の曲線経過を有する電圧の生成方法及び回路装置 | |
| JP3156425B2 (ja) | 水平ａｆｃ回路 | |
| JP2591762B2 (ja) | パラボラ状周期信号発生回路 | |
| US4806883A (en) | Multifrequency oscillator circuit | |
| JP2573024B2 (ja) | マルチ走査形ｃｒｔ表示装置 | |
| JP2517603Y2 (ja) | 映像信号の垂直輪郭補正回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| WO1989005081A1 (en) | Phase adjusting circuit | |
| JPH01238694A (ja) | 画像表示装置 | |
| JP3257439B2 (ja) | 水平位置調整回路 | |
| JP2807227B2 (ja) | 水平画像位相調整回路 | |
| KR920005200B1 (ko) | 텔리비젼에 있어서 수평위치 조절회로 | |
| JP3385821B2 (ja) | 水平ブランキング生成回路 | |
| JP3227732B2 (ja) | 水平同期信号発生器 | |
| JP2570711B2 (ja) | 鋸歯状波信号発生回路 | |
| JPH0691367B2 (ja) | 電圧制御形発振器 | |
| JP2602851B2 (ja) | 水平画像位相調整回路 | |
| JPS6117588Y2 (ja) | ||
| JPH08331407A (ja) | 映像ブランキング回路 | |
| JP3067388B2 (ja) | パルス発生装置 | |
| JPH02163791A (ja) | モニタ受像機等の垂直振幅制御回路 | |
| JPH0815253B2 (ja) | パルス発生回路 | |
| JPH0483287A (ja) | Ｃｒｔディスプレイ装置 | |
| JPS6238080A (ja) | 水平発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |