KR920003713B1 - 영상표시장치 - Google Patents
영상표시장치 Download PDFInfo
- Publication number
- KR920003713B1 KR920003713B1 KR1019890000705A KR890000705A KR920003713B1 KR 920003713 B1 KR920003713 B1 KR 920003713B1 KR 1019890000705 A KR1019890000705 A KR 1019890000705A KR 890000705 A KR890000705 A KR 890000705A KR 920003713 B1 KR920003713 B1 KR 920003713B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- output
- horizontal
- pulse
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 일실시예에 관한 영상표시장치의 블록선도.
제 2 도는 본 발명의 일실시예에 관한 영상표시장치의 동작설명을 위한 파형도.
제 3 도는 종래예의 동기분리회로의 블록선도.
제 4 도는 종래예의 동기분리회로의 동작설명을 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
(2) : 피이크클램프회로 (3) : 동기분리회로
(4) : 위상비교회로 (5) : 신호절환회로
(6) : 수평발진회로 (7) : 펄스출력회로
(8) : AFC회로 (9) : 차동증폭회로
(10) : 전파정류회로
본 발명은, 품질이 높은 텔레비젼의 영상을 표시하는 영상표시장치에 관한 것이다.
종래의 텔레비젼방식에서는, 수평동기신호는 영상신호의 흑색레벨쪽에 삽입되는 부(-)극성의 펄스이지만, 품질이 높은 텔레비젼방식의 스튜디오 규격에서는, 수평동기신호는 부극성 및 정극성의 2개 펄스를 조합시킨 것으로 하는 것이 규정되고 있다. 이 2극성의 펄스를 조합해서 이루어진 수평동기신호는 일반적으로 3상태(tristate)동기신호로 칭하고 있다.
본 발명은 상기 소위 3상태 동기신호를 확실하게 재생하는데 있다.
제 3 도는 종래예에 관한 동기분리회로를 도시한 블록선도이고, 제 4 도는 종래예에 관한 동기분리회로의 각부의 전파파형도를 도시한다. 제 3 도 및 제 4 도를 참조하면서 종래의 기술을 설명한다.
제 3 도에 있어서, (11)은 3상태 동기신호를 포함한 영상신호(제 4a 도)를 증폭하는 전류증폭회로, (12)는 전류증폭회로(11)에서 출력되는 부(-)의 피이크 값을, 제 4b 도에 표시한 바와같이, 일정한 직류전압 레벨로 고정하기 위한 피이크클램프회로이다. 피이크클램프회로(12)에서는 입력되는 부의 피이크값을 가지는 기간에 전류가 흐르고, 그 전류값에 따라서 출력신호의 피이크값을 제어하므로서, 피이크값이 일정하게 유지된다.
(13)은 피이크클램프출력에 의해 트리거 되어 펄스전압신호(제 4c 도)를 출력하는 단안정 멀티바이브레이터이고, (14)는 단안정 멀티바이브레이터(13)의 펄스전압을 사용하여 그 펄스기간동안만 피이크클램프회로(12)의 출력을 추출하는 게이트회로이다. 이상의 구성에 의해 게이트회로(14)의 출력에, 제 4d 도에 도시한 바와같은 정(+)극성 동기신호를 얻을 수 있다.
상기 종래예에는, 2가지 문제점이 있다. 첫째로, 3상태 동기신호와 영상신호를 포함하는 복합신호에 큰 잡음이 혼입되면, 이 잡음에 의해서 단안정 멀티바이브레이터가 트리거 되므로, 게이트 출력의 정극성 펄스의 폭이 정확하게 재생되지 않는다. 둘째로, 3상태 동기신호의 정극성펄스가 영전위에서부터 상승하는 시간을 판정할 경우에는, 소정의 드레숄드치를 가진 판정회로를 부가하여야 하고, 또한, 상기 종래예의 구성으로는 완전한 3상태 동기신호를 재생할 수 없다.
본 발명은, 상기 종래의 문제점을 해결하기 위하여, 완전한 3상태 동기신호를 영상신호와 분리하여 재생하는데 있다.
종래예의 문제점을 해결하는 수단으로서, 본 발명의 영상표시장치는, 입력부호신호로부터 정극성의 제 1의 수평동기신호를 얻기 위한 제 1의 동기분리회로와, 수평동기신호에 동기해서 발진하는 수평발진회로의 출력과 동기한 펄스를 생성하 펄스출력회로와, 펄스출력회로의 출력펄스의 기간동안 입력부호신호를 추출하고, 제 2의 수평동기신호를 생성하는 제 2의 동기분리회로를 가지며, 제 1, 제 2의 동기분리회로의 출력동기신호를, 선택적으로 수평동기신호로서 출력하는 것이다.
이상의 구성에 의해, 수평발진회로의 동기가 되지 않는 기간동안에는 2상태의 제 1의 수평동기신호를 사용해서 동기화시키고, 일단 동기화되면 잡음이 적은 3상태 동기신호인 제 2의 수평동기 신호를 사용해서 정확하게 동기화시킬 수 있으므로, 동기신호에 혼입하는 잡음의 영향을 적게할 수 있고, 3상태 동기신호를 정확하게 재생할 수 있는 극히 뛰어난 영상표시장치를 제공하는 것이다.
이하, 본 발명의 일실시예에 관한 영상표시장치를, 도면을 참조하면서 설명한다. 제 1 도는 본 발명의 일실시예에 관한 영상표시장치의 블록선도이고, 제 2 도는 제 1 에 도시한 영상표시장치의 동작설명을 위한 파형도이다.
제 1 도에 있어서, (1)은 3상태 동기신호를 포함한 영상출력을 증폭하는 전류증폭회로, (2)는 전류증폭회로(1)에서 출력하는 부(-)의 피이크를 일정한 직류전압레벨에 고정하기 위한 피이크클램프회로, (3)은 피이크클램프회로(2)에서 출력하는 부펄스부분을 소정의 드레숄드치로 선택하고, 정극성의 2상태 수평동기신호(이하, 제 1의 수평동기신호로 칭함)을 생성하는 동기분리회로, (4)는 제 1의 수평동기신호와 후술하는 3상태의 제 2의 수평동기신호를 입력으로 하여 위상을 비교판별하고, 제 1, 제 2의 수평동기신호의 위상이 일치하였을때 제 2의 수평동기신호를 출력수평동기신호로 하도록 제어신호를 출력하는 위상비교회로, (5)는 제 1, 제 2의 수평동기신호를 입력으로 하고 위상비교회로(4)의 출력제어신호에 따라서 어느 한쪽의 수평동기신호를 출력하는 신호절환회로, (6)은 수평동기신호를 입력으로서 발진하는 수평발진회로, (7)은 수평발진회로 (6)의 출력발진신호를 근거로 수평블랭킹기간에 대응하는 펄스폭의 출력펄스를 생성하는 펄스출력회로이다. 신호절환회로(5)와 수평발진회로(6)의 사이에 삽입된 AFC회로(8)는, 신호절환회로(5)의 출력수평동기신호와 펄스출력회로(7)의 출력펄스의 위상을 비교하고, 그 비교결과에 따라서 위상이 일치하도록 수평발진회로(6)의 발진주파수를 제어하는 신호를 발생하는 AFC(Automatic Freguncy Control)회로, (9)는 펄스출력회로(7)의 출력펄스와 피이크클램프회로(2)에서 부(-)피이크가 클램프된 복합신호를 입력으로 하여, 출력펄스기간동안 복합신호를 추출하여 3상태 수평동기신호인 제 2의 수평동기신호를 출력하는 차동증폭회로, (10)은 차동증폭회로(9)의 출력을 전파정류하는 전파정류회로이다.
차동증폭회로(9)는, 상술한 바와 같이, 피이크클램회로(2)의 출력과 펄스출력회로(7)의 출력이 인가되는 차동증폭회로이다. 피이크클램프회로(2), 펄스출력회로(7)의 각 출력은 제 2b, d 도에 도시하고 있지만, 먼저 피이크클램회로(2)의 출력과 펄스출력회로(7)의 출력을 가산한 출력을 얻으며, 피이크클램프회로(2)의 출력과 펄스출력회로(7)의 출력의 차이를 계산한 출력을 얻고, 출력의 합과 출력의 차를 모두, 영상신호 성분을 제거하도록 연산하여 제 2c 도에 도시한 동기신호를 얻는다. 출력은 펄스출력회로(7)의 펄스기간동안을 제외하고는 출력이 되지 않도록 하므로서 출력에 영상신호가 혼입하는 것을 방지하고 있다. 영상신호에 혼입된 잡음이 차동증폭회로(9)의 출력에 나타나지 않으므로 동기분리회로(3)의 출력보다 잡음이 매우 적게되어 수평발진회로(6)는 안정된다.
전파정류회로(10)는 매트릭스형상으로 결합한 다이오우드 정류회로이며 그 입력을 전파정류하는 회로로서, 제 2e 도에 표시한 전압이 인가되면, 제 2f 도에 표시한 전압을 얻을 수 있다. 또한 펄스는 다이오우드의 순방향 전압의 영향을 받아, 2개의 산으로 되지만, 이 전압은 통상적으로 사용되는 톱니파 AFC회로(8)가 동작하는데 전혀 지장이 없다.
위상비교회로(4)는, 2개의 단안정 멀티바이브레이터와 그 출력에 접속된 전압 비교회로로 구성하므로서 용이하게 실현할 수 있다. 단안정 멀티바이브레이터와 입력에 제 1, 제 2의 수평동기신호를 인가하고, 트리거 시켜서 펄스전압을 출력시킨다. 2개의 신호로 트리거된 2개의 단잔정 멀티바이브레이터의 출력을 비교하면, 입력의 시간차에 따라서 시간이 어긋난 것으로 되어 있다. 잡음의 영향을 피하기 위하여 저역통과필터를 통과한 입력을 가하면 된다. 이때에, 2신호는 동일한 위상변형을 받기 때문에 위상비교에는 지장이 없다. 전압 비교회로는 2신호의 전압차가 있을때 출력하고, 이 전압을 적분해서 2신호의 위상이 일치하지 않을때 직류전압을 얻는다. 이 직류전압을 신호절환회로(5)의 제어쪽에 인가하는 제어신호로 한다.
이상과 같이 구성된 본 실시예에 관한 영상표시장치의 동작을 이하 설명한다.
전류증폭회로(1)에 입력된 복합신호(제 2a 도)는, 전류증폭회로(1)에서 증폭되고, 피이크클램프회로(2)에서 3상태 수평동기신호의 부극성펄스의 피이크가, 제 2b 도에 도시한 바와같이, 일정레벨로 클램프된다. 그런데, 이와같이 부의 피이크가 일정레벨로 클램프된 복합신호는, 동기분리회로(3)에 입력되고, 소정레벨 이하의 신호성분이 존재할때에 제 2c 도에 표시한 정극성(2상태)의 펄스전압, 즉 제 1의 수평동기신호가 형성되어 출력된다. 이 제 1의 수평동기신호는, 신호절환회로(5) 및 AFC회로(8)를 통하여 수평발진회로(6)에 입력되고, 이 수평동기신호에 의거해서 수평발진회로(6)의 발진이 행하여 진다. 펄스출력회로(7)에는, 수평발진회로(6)의 발진출력이 입력되고, 제 2d 도에 도시한 바와같은 수평 블랭킹기간에 대응하는 펄스폭의 정극성 펄스가 출력된다.
피이크클램프회로(2)에서 부(-)의 피이크가 클램프된 복합신호(제 2b 도)는 차동증폭회로(9)에 공급된다. 이 차동증폭회로(9)에 펄스출력회로(7)의 출력펄스(제 2 d 도)가 공급되고, 이 양입력에 따라서 제 2e 도에 도시한 3상태수평동기신호(제 2의 수평동기신호)가 복합신호로부터 추출된다. 제 2의 수평동기신호(제 2e 도)는 전파정류회로(10)에서 정류되어서 제 2f 도에 도시한 바와같은 정극성펄스로 변환되어 제 1의 수평동기신호의 경우와 마찬가지로 신호절환회로(5) 및 AFC회로(8)를 통하여 수평발진회로(6)에 공급되어 펄스출력회로(7)에서 제 2d 도에 표시한 출력펄스가 형성된다.
그런데, 복합영상신호가 인가된 상태에서 본 영상표시장치의 전원을 투입하면, 수평발진회로(6)는 임의로 발진을 시작하지만, 입력복합신호와 동기하고 있지 않기 때문에, 차동증폭회로(9)로부터 얻어지는 제 2의 수평동기신호에 영상신호가 포함된다. 또한, 상기 제 2의 수평동기신호는, 동기분리회로(3)으로부터 얻어지는 제 1의 수평동기신호와 위상이 일치하지 않는다. 따라서, 위상비교회로(4)로부터 출력되는 제어신호를 신호절환회로(5)에 인가하여 제 1의 수평동기신호를 선택하고, AFC회로(8)에 제 1의 동기신호가 공급되어, 수평발진회로(6)는 입력신호와 동기한다. 제 2의 동기신호가 AFC회로(8)에 인가되면 AFC 출력은 랜덤한 것으로 되어 매우 불안정한 상태가 될 것이다.
그런데, 일본국에서 제안되고 있는 하이비젼 방식에서는 3상태 수평동기신호의 부전압으로부터 정전압으로 상승을 시작하는 점이 동기의 기준으로 되어 있다. 따라서, 제 1의 수평동기신호는 정극성 펄스가 없기 때문에 정확한 동기신호라고 말할 수 없다. 그 결과, 이 제 1의 수평동기신호에 의해서 동기되었을 경우, 화면이 수평방향으로 어긋난 것으로 된다. 그러나, 이 제 1의 수평동기신호를 이용하므로서 장치의 표시화상은 안정된다. 이와같이 화상이 안정되었을때에, 펄스출력회로(7)의 출력펄스로 추출하여 작성된 제 2의 수평동기신호와 상기 제 1의 수평동기신호의 위상이 일치한다. 그 결과, 위상비교회로(4)로부터 신호절환회로(5)에 제 2의 수평동기신호를 수평동기신호로 출력하도록 제어신호가 인가되어, 제 2의 수평동기신호(3상태 수평동기신호)에 의해 동기화된다. 따라서, 장치는 정확하게 동기화해서 화상은 정확하게 중앙에 나타난다.
본 발명의 장치는 통상의 텔레비젼에도 응용할 수 있는 것으로서 영상신호에 혼입하는 잡음이 동기신호에 혼입해서 비동기화되는 것을 방지가능하게 된다.
이상 설명한 바와같이, 본 발명에 의하면, 동기신호를 수평발진회로로부터 얻은 펄스를 사용해서 추출하는 회로와, 2신호의 위상일치를 판별하여 선택적으로 이용하는 회로를 형성하므로서, 잡음에 의한 동기혼란이 없는, 극히 뛰어난 영상표시장치를 제공할 수 있는 것이다.
Claims (1)
- 영상신호 및 동기신호를 포함한 복합신호의 피이크(peak)를 추출하여 제 1의 동기신호를 얻는 동기분리회로(3)의 출력과 상기 복합신호의 동기신호만을 빼내는 차동증폭회로(9)의 출력을 위상비교회로(4)에 인가하여 2개의 신호위상의 일치를 판별하고, 그 출력을 신호절환회로(5)와 절환조작에 사용하고, 신호절환회로(5)의 2개의 입력단에는 제 1의 동기신호와 차동증폭회로(9)의 출력을 전파정류하여 얻어지는 제 2의 동기신호를 각각 인가하는 동시에, 신호절환회로(5)가 선택한 어느 한쪽의 동기신호를 추출하여 AFC회로(8)에 인가할때에, AFC회로(8), 수평발진회로(6) 및 펄스출력회로(7)를 통하여 피드백되는 펄스신호와 피이크클램프회로(2)에 의하여 클램핑된 복합영상신호가, 차동증폭회로(9)에서 차동증폭되고, 이 차동증폭된 신호와 상기 제 1의 동기신호가 위상비교회로(4)에 의하여 일치한다고 판정되었을 경우에 제 2의 동기신호를 신호절환회로(5)를 통하여 AFC회로(8)에 인가하도록 구성하여 이루어진 영상표시장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63018027A JPH01192283A (ja) | 1988-01-28 | 1988-01-28 | 映像表示装置 |
JP63-18027 | 1988-01-28 | ||
JP?63-18027 | 1988-01-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890012483A KR890012483A (ko) | 1989-08-26 |
KR920003713B1 true KR920003713B1 (ko) | 1992-05-09 |
Family
ID=11960184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890000705A KR920003713B1 (ko) | 1988-01-28 | 1989-01-24 | 영상표시장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4942469A (ko) |
JP (1) | JPH01192283A (ko) |
KR (1) | KR920003713B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2805762B2 (ja) * | 1988-08-31 | 1998-09-30 | 松下電器産業株式会社 | 同期信号分離装置 |
JPH02211783A (ja) * | 1989-02-13 | 1990-08-23 | Toshiba Corp | 音声多重信号エンコーダ回路 |
US5260790A (en) * | 1990-08-27 | 1993-11-09 | Canon Kabushiki Kaisha | Synchronizing signal separation device |
AR103391A1 (es) | 2015-01-13 | 2017-05-03 | Bp Corp North America Inc | Métodos y sistemas para producir hidrocarburos desde roca productora de hidrocarburos a través del tratamiento combinado de la roca y la inyección de agua posterior |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6110366A (ja) * | 1984-06-26 | 1986-01-17 | Matsushita Electric Ind Co Ltd | 同期信号分離装置 |
-
1988
- 1988-01-28 JP JP63018027A patent/JPH01192283A/ja active Pending
-
1989
- 1989-01-23 US US07/299,479 patent/US4942469A/en not_active Expired - Fee Related
- 1989-01-24 KR KR1019890000705A patent/KR920003713B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH01192283A (ja) | 1989-08-02 |
KR890012483A (ko) | 1989-08-26 |
US4942469A (en) | 1990-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4333103A (en) | Automatic phase adjusting apparatus for television cameras | |
KR900006490B1 (ko) | 색신호 처리장치 | |
US4680621A (en) | Method and apparatus for variable phasing of periodic signals | |
CA1171954A (en) | Color framing signal generator | |
KR920003713B1 (ko) | 영상표시장치 | |
US4453183A (en) | Dual polarity sync processor | |
KR930005185B1 (ko) | 동기 주파수 자동 조절장치 | |
US4316214A (en) | Keying signal generator with input control for false output immunity | |
CA1163360A (en) | Keying signal generator with false output immunity | |
US3839649A (en) | Signal discriminating circuit | |
KR100829764B1 (ko) | 텔레비전 신호 처리 디바이스에서 샌드캐슬 신호 발생을위한 시스템, 방법 및 장치 | |
US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
KR0149809B1 (ko) | 클럭발생회로 | |
KR100406451B1 (ko) | 신호처리회로 | |
JPH0659091B2 (ja) | 同期信号発生回路 | |
US5105272A (en) | Synchronizing signal extracting apparatus | |
JP2823291B2 (ja) | Secam方式ライン識別回路 | |
US4263609A (en) | Automatic deviation limit control circuit for secam encoders | |
JPH0528947B2 (ko) | ||
KR970001901Y1 (ko) | 휘도신호와 색신호의 딜레이타임 자동 조절회로 | |
KR940008850B1 (ko) | 디지탈 영상처리 장치의 클럭 발생 회로 | |
KR100239600B1 (ko) | 색 신호 복조 회로 | |
KR930001328Y1 (ko) | Vcr의 색신호 뮤트에 의한 화질개선회로 | |
JP2841392B2 (ja) | 映像信号回路 | |
Harwood et al. | Integrated NTSC Chrominance/Luminance Processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19960429 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |