KR970001901Y1

KR970001901Y1 - 휘도신호와 색신호의 딜레이타임 자동 조절회로

Info

Publication number: KR970001901Y1
Application number: KR2019900009525U
Authority: KR
Inventors: 전진규
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1990-06-30
Filing date: 1990-06-30
Publication date: 1997-03-17
Also published as: DE69117610D1; US5159439A; DE69117610T2; JPH04105778U; EP0469241A3; EP0469241A2; KR920001688U; EP0469241B1; ES2085370T3; JP2501088Y2

Abstract

내용 없음.

Description

휘도신호와 색신호의 딜레이타임 자동 조절회로

제1도는 본 고안에 따른 딜레이타임 자동조절 회로도.

제2도는 제1도의 각부 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 수평동기 분리부 20 : 칼라버스트 분리부

30 : 펄스 발생부 40 : 지연타임 검출부

50 : 휘도신호 딜레이부 60 : 색신호 딜레이부

70 : 휘도/색신호 믹서

본 고안은 영상처리 시스템 있어서 휘도신호와 색신호간의 딜레이 타임을 자동으로 조절하는 회로에 관한 것으로, 특히 소프트(soft)의 신호 상태에 따라 휘도신호와 색신호의 딜레이타임을 자동으로 조절하여 선명한 영상을 재현할 수 있는 휘도신호와 색신호의 딜레이타임 자동 조절회로에 관한 것이다.

종래에는 하나의 세트에서 기록하여 재생했을 때 휘도신호와 색신호의 딜레이 타임을 최소로 하여 시스템을 고정하였기 때문에 다양한 소프트가 있는 VTR에서는 소프트 상태에 따라 휘도신호와 색신호의 딜레이타임이 발생되어 화질이 떨어지는 문제점이 있었다.

따라서 본 고안의 목적은 다양한 소프트에서도 휘도신호와 색신호의 딜레이 타임을 자동으로 검출하여 원하는 시간만큼 딜레이시켜 어떤 소프트에서도 휘도신호와 색신호의 중첩이 없는 선명한 화질을 재현할 수 있는 딜레이타임 자동 조절회로를 제공함에 있다.

이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 고안에 따른 딜레이타임 자동조절회로도로서 복합영상 신호를 입력하여 수평동기 신호를 검출하는 수평동기 분리부(10)와, 복합영상 출력신호를 입력하여 칼라버스트 신호를 검출하는 칼라버스트 분리부(20)와, 클럭단자(CLK)로 제2클럭신호 입력하여 상기 수평동기 분리부(10)로부터 출력된 수평동기 신호의 포지티브에지에서 상기 칼라버스트 분리부(20)로부터 출력된 칼라버스트가 시작되는 포지티브에서 구간에 제2클럭 펄스를 출력하기 위한 펄스발생부(30)와, 2진카운터(41)와 연산자(42)로 구성되어 상기 펄스 발생부(30)로부터 출력된 신호와 기준신호를 비교하여 휘도신호와 색신호의 딜레이 타임신호를 출력하는 릴레이 타임 검출부(40)와, 휘도신호와 제2클럭신호를 입력하여 상기 딜레이타임 검출부(40)로부터 출력된 딜레이 타임신호에 의해 휘도신호를 지연시키는 휘도신호 딜레이부(50)와, 색신호와 제2클럭신호를 입력하여 상기 딜레이 타임 검출부(40)의 출력인 딜레이타임신호에 의해 색신호를 지연시키는 색신호 딜레이부(60)와, 상기 휘도신호 딜레이부(50)와 색신호 딜레이부(60)의 출력인 휘도신호와 색신호를 믹싱하여 출력하는 휘도/색신호 믹서(70)로 구성된다.

제2도는 제1도의 각부 동작 파형도로서, 제3도는 휘도신호딜레이부(50) 및 색신호 딜레이부(60)의 구체회로도이다.

상기 구성에 의거 본 발명의 일실시예를 제1-3도를 참조하여 설명한다.

휘도/칼라신호 믹서(70)의 출력인 제2도(2A)와 같이 복합영상 신호를 입력하는 수평동기 분리부(10)는 제2도(2B)와 같은 수평동기 신호를 검출하여 출력한다.

또한 휘도/칼라신호 믹서(70)의 출력인 복합영상 신호를 입력하는 칼라버스트 분리부(20)는 제2도(2C)와 같은 칼라버스트 신호를 검출하여 출력한다. 상기 수평동기 분리부(10)의 수평동기 신호와 칼라버스트분리부(20)의 칼라버스트 신호를 입력하고 클럭단(CLK)으로 제2클럭 펄스가 인가되는 펄스발생부(30)는 제2도(2D)와 같은 수평동기 신호의 포지티브 에지로부터 칼라버스트 신호의 포지티브에지 구간동안 제2클럭 펄스를 출력시킨다. 이때 2진카운터(41)은 상기 펄스 발생부(30)에서 출력된 제2클럭펄스를 받아 카운팅하여 카운팅펄스를 연산자(42)로 출력하는데, 상기 연산자(42)는 풀가산기(Full Ader) 등에 의해 4칙연산이 가능하도록 구성되어 있으며, 상기 2진카운터(41)로부터 출력진 카운팅펄스와 기준신호를 비교하여 출력하게 된다. 이때, 휘도신호가 딜레이된 것으로 검출되었을 경우에는 연산자(42)는 라인(a)를 통해 1을 출력하고, 색신호가딜레이 되었을 경우에는 라인(a)를 통해 0을 출력한다고 가정한다.

상기 2진카운터(41)의 출력값을 A라 하고 기준신호를 B라고 하면 A-B20일때는 딜레이타임이 색신호가 휘도신호보다 딜레이된 상태이고, A-B0일 때는 휘도신호가 색신호보다 딜레이된 상태이기 때문에 상기 펄스발생부(30)이 출력되는 펄스가 감소한다. 또한 A-B에 절대값을 취한 후 클럭펄스로 변환하여 출력 절대값이 크면 많은 클럭펄스를 출력하고, 적으면 적은 클럭펄스를 출력하며, 딜레이타임이 0이 되면 A-B는 0가 되고 클럭펄스는 출력되지 않는다. 따라서 상기 2진 카운터 출력값 A가 30이고, 기준신호 B가 25라고 가정하면, 연산자(42)는 제2도(2E)와 같은 30개의 카운팅펄스와 제2도(B)를 통해 제1클럭펄스를 출력한다.

그리고 휘도신호 딜레이부(50)와 색신호 딜레이부(60)는 동일한 구성을 가지고 있으며, 제3도와 같이 구성되어 있다.

제3도는 라인(b)을 통해 입력되는 지연시간 설정신호를 라인(a)를 통해 휘도/색도 지연선택신호에 휘도신호나 색도신호의 지연을 선택하는 스위치(51,61)와, 상기 지연시간 설정신호를 입력받아 휘도신호나 색도신호를 지연하기 위한 클럭신호를 발생하는 전압제어발진기(VCO)(52,62)와, 다수의 CCD소자로 구성되며, 상기 전압제어발진기(52,62)로부터 발생한 클럭신호에 의해 휘도신호나 색도신호를 지연시키는 지연소자(53,63)로 구성되어 있다.

따라서 상기 연산자(42)로부터 출력되는 제1클럭 펄스가 없으면 휘도신호와 색신호의 딜레이타임이 없는 정확한 상태로 판단하여 휘도신호 딜레이부(50)와 색신호 딜레이부(60)에서는 현상태를 유지하면서 휘도신호와 색신호 모두 딜레이시키지 않고 출력한다. 즉, 라인(b)를 통해 인가되는 제1클럭펄스가 없으면 전압제어 발진기(52,63)로 인가되는 제어펄스가 없기 때문에 일정 클럭펄스를 출력하여 지연소자(53,63)으로 각각 출력한다. 따라서 상기 지연소자(53,63)은 휘도신호와 색도신호를 각각 지연없이 출력한다. 상기 휘도신호 딜레이부(50)와 색신호 딜레이부(60)의 출력신호를 각각 입력하는 휘도/색신호믹서(70)는 상기 두 신호를 믹싱하여 복합영상 신호를 출력한다.

그러나 상기 연산자(42)가 라인(a)을 통해 1을 출력하게 되면 휘도신호가 딜레이된 것으로 판단한다. 이로 인해 라인(a)을 통해 1신호가 인가되므로, 스위치 51은 공통단자(C1)과 단자(C3)를 연결하고, 스위치 62는 인버터(64)를 통해 반전되어 로우신호가 인가되어 공통단자(C1)과 단자(C2)를 연결한다. 따라서 전압제어 발진기 52는 정상상태의 일정 발진주파수를 발생하고, 전압제어 발진기 62는 상기 라인(b)를 통해 입력되는 제1클럭 신호만큼 딜레이시키기 위한 클럭신호를 발생한다. 이때 전압제어 발진기(52)로부터 발생된 클럭신호는 전압제어 발진기(62)로부터 발생된 클럭신호보다 높은 주파수가 된다. 따라서 지연소자(63)은 색도신호를 상기 전압제어발진기(62)로부터 출력된 클럭신호에 의해 지연시켜 출력한다.

반대로 상기 연산자(42)로부터 라인(a)을 통해 출력된 신호가 0이고, 라인(b)을 통해 출력되는 제1클럭 펄스가 있으면 색신호가 딜레이되었음을 판단한다. 이로 인해 라인(a)을 통해 0 신호가 인가되므로, 스위치 51은 공통단자(C1)과 단자(C2)를 연결하고, 스위치 62는 인버터(64)를 통해 반전되어 로우신호가 인가되어 공통단자(C1)과 단자(C3)를 연결한다. 따라서 전압제어 발진기 52는 상기 라인(b)를 통해 입력되는 제1클럭 신호만큼 딜레이시키기 위한 클럭신호를 발생한다. 전압제어 발진기(62)는 정상상태의 일정 발진주파수를 발생한다. 이때 전압제어 발진기(52)로 부터 발생된 클럭신호는 전압제어 발진기(62)로부터 발생된 클럭신호보다 낮은 주파수가 된다. 따라서 지연소자(53)은 휘도신호를 상기 전압제어발진기(62)로부터 출력된 클럭신호에 의해 지연시켜 출력한다. 예를 들어 라인(b)를 통해 입력되는 계수값이 5일 때 시간차가 300nSec라하면, 상기 입력신호와 출력신호가 300nSec차가 나면 되는데, 지연소자(53,63)이 30개의 CCD소자로 구성되어 있다면 각 단에서 10nSec만큼 딜레이시키면 된다. 즉, 상기 전압제어발진기(52,62)로 하면 한단의 CCD소자를 통과하는데 10nSec가 걸리기 때문에 입력과 출력의 시간차를 30nSec로 할 수 있다.

이렇게 상기 휘도신호 딜레이부(50)와 색신호 딜레이부(60)로부터 출력된 신호는 휘도/색신호믹서(70)에서 상기 두 신호를 믹싱하여 복합영상 신호를 출력한다.

상술한 바와 같이 영상처리 시스템에서 소프트의 신호 상태에 따라 휘도신호와 색신호의 지연시간을 자동으로 검출하여 원하는 시간만큼 딜레이시켜 어떤 소프트에서도 휘도신호와 색신호의 중첩이 없도록 하여 선명한 화질을 재현할 수 있는 이점이 있다.

Claims

(2회정정) 영상처리 시스템에서 휘도신호와 색신호의 딜레이 시간을 자동으로 조절하는 회로에 있어서, 복합영상 신호로부터 수평동기 신호를 검출하는 수평동기 분리부(10)와, 상기 복합영상 신호를 입력하여 칼라버스트 신호를 검출하는 칼라버스트 분리부(20)와, 클럭단자(CLK)로 제2클럭신호 입력하여 상기 수평동기 분리부(10)로 부터 출력된 수평동기 신호의 포지티브에서 상기 칼라버스트 분리부(20)로부터 출력된 칼라버스트가 시작되는 포지티브에지 구간동안에 제2클러펄스를 출력하기 위한 펄스발생부(30)와, 상기 펄스발생부(30)의 출력신호를 입력하여 카운팅 출력하는 2진카운터(41)와, 상기 2진카운터(41)의 카운팅값과 기준신호를 비교하여 휘도신호와 색신호의 지연타임을 검출하기 위한 부호비트신호와 휘도신호와 색신호의 딜레이 타임을 검출하기 위한 제1클럭신호를 출력하는 비교기(42)와, 상기 휘도신호와 상기 제2클럭신호를 입력하여 상기 비교기(42)의 출력인 딜레이타임을 검출하기 위한 부호비트와 제1클럭신호에 의해 휘도신호를 딜레이시키는 휘도신호 딜레이부(50)와, 상기 색신호와 상기 제2클럭신호를 입력하여 상기 비교기(42)의 출력인 딜레이타임을 검출하기 위한 부호비트와 제1클럭신호에 의해 색신호를 딜레이시키는 색신호 딜레이부(60)와, 상기 휘도신호 딜레이부(50)와 색신호 딜레이부(60)의 출력인 휘도신호와 색신호를 믹싱하여 출력하는 휘도/색신호 믹서(70)로 구성됨을 특징으로 하는 휘도신호와 색신호의 딜레이타임 자동 조절회로.
(삭제)