KR0176629B1 - 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로 - Google Patents

연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로 Download PDF

Info

Publication number
KR0176629B1
KR0176629B1 KR1019930031325A KR930031325A KR0176629B1 KR 0176629 B1 KR0176629 B1 KR 0176629B1 KR 1019930031325 A KR1019930031325 A KR 1019930031325A KR 930031325 A KR930031325 A KR 930031325A KR 0176629 B1 KR0176629 B1 KR 0176629B1
Authority
KR
South Korea
Prior art keywords
signal
ntsc
pal
burst
phase
Prior art date
Application number
KR1019930031325A
Other languages
English (en)
Other versions
KR950022761A (ko
Inventor
김천섭
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930031325A priority Critical patent/KR0176629B1/ko
Publication of KR950022761A publication Critical patent/KR950022761A/ko
Application granted granted Critical
Publication of KR0176629B1 publication Critical patent/KR0176629B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

NTSC/PAL 겸용 영상처리 시스템의 클럭 발생회로에 관한 것으로, 특히 NTSC 또는 PAL 방식의 디지탈 영상신호를 처리하기 위해 연속된 버스트신호에 동기된 클럭신호를 발생하는 클럭 발생회로에 관한 것이다.
아날로그 인터페이스를 이용한 위상동기루프(PLL)방식에 의해 영상처리를 위한 클럭을 발생하기 위해 복합영상 신호를 입력하여 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하고, 그 검출된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호를 입력하여 염속 버스트신호에 동기된 클럭신호를 발생한다.

Description

연속 버스트신호에 동기돈 엔티에스시/팔(NTSC/PAL) 겸용 영상처리 클럭 발생회로
제1도는 본 발명에 따른 일 실시예에 적용되는 클럭 발생회로.
제2도는 본 발명에 따른 다른 실시예에 적용되는 클럭 발생회로.
* 도면의 주요부분에 대한 부호의 설명
20 : 버스트 검출부 22,28,36 : 스위치
24,26 : 제1-제2자동위상제어부 30 : 위상동기루프
31 : 위상검출부 32 : 루프필터
33 : 전압제어발진기 34,35 : 제1-제2분주기
본 발명은 NTSC/PAL 겸용 영상처리 시스템의 클럭 발생회로에 관한 것으로, 특히 NTSC 또는 PAL 방식의 디지탈 영상신호를 처리하기 위해 연속된 버스트신호에 동기된 클럭신호를 발생하는 클럭 발생회로에 관한 것이다.
일반적으로 영상처리 시스템에서는 디지탈 영상신호 처리시 복합영상신호로부터 연속되는 버스트신호를 검출한 후 이 연속되는 버스트신호에 동기된 클럭신호를 발생하여 NTSC/PAL방식의 영상신호를 처리한다.
그런데 종래의 디지탈 영상신호 처리시 클럭을 발생하는 기술은 1990년 발표된 논문집 IEEE Trans On Consumer Vo1.36 NO.3 P560호에 게시되어 있다. 상기 논문집에서는 영상신호의 디지탈 영상신호 처리시 클럭신호를 발생하여 구현하였다는 개념만이 게시되어 있으며, 그것을 구체적으로 어떤 방식으로 구현했는가에 대한 언급이 없으며, 종래에는 아날로그 인터페이스를 이용한 위상동기루프(PLL)방식은 없었다.
따라서, 본 발명의 목적은 영상처리 시스템에서 디지탈 영상신호 처리시 아날로그 인터페이스를 이용한 위상동기루프 방식을 이용하여 클럭신호를 발생하는 클럭 발생회로를 제공함에 있다.
본 발명의 다른 목적은 영상처리 시스템에서 위상동기루프를 이용하여 연속 버스트신호에 동기된 클럭신호를 발생하는 클럭 발생회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 복합영상신호를 입력하여 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 출력하는 버스트 검출수단과, 상기 버스트 검출수단으로부터 출력된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호를 입력하여 연속 버스트신호에 동기된 클럭신호를 발생하는 위상동기루프로 구성함을 특징으로 한다.
이하 본 발명은 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 일 실시예에 적용되는 클럭 발생회로도로서, 복합영상 신호를 입력하여 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 출력하는 버스트 검출부(20)와, 상기 버스트 검출부(20)로부터 출력된 NTSC 불연속 버스트신호를 입력하여 NTSC 연속 버스트신호로 변환 출력하는 제1자동위상 제어부(24)와, 상기 버스트 검출부(20)로부터 출력된 PAL 불연속 버스트신호를 입력하여 PAL 연속 버스트신호로 변환 출력하는 제2자동위상 제어부(26)와, 상기 버스트 검출부(20)의 출력단에 공통단자(c)가 연결되고, 상기 제1자동위상 제어부(24)의 입력단에 단자(A)가 접속되며, 상기 제2자동위상 제어부(26)의 입력단에 단자(B)가 연결되고 소정의 NTSC/PAL 선택신호에 의해 NTSC 신호 또는 PAL신호를 스위칭 선택 출력하는 제1스위치(22)와, 또는 PAL 연속 버스트신호를 선택 스위칭 출력하는 제2스위칭(28)와, 상기 제2스위치(28)로부터 선택출력된 NTSC연속 버스트신호 또는 PAL 연속버스트신호를 입력하여 연속 버스트신호에 동기된 클럭신호를 발생하는 위상동기루프(30)로 구성되어 있다.
상기 구성중 위상동기루프(30)는 상기 제2스위치(28)로부터 스위칭 선택 출력된 NTSC 연속 버스트신호 또는 PAL 연속버스트신호와 소정의 연속 버스트신호에 동기된 클럭신호를 입력하여 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하는 위상검출부(31)와, 상기 위상검출부(31)로부터 출력된 에러신호를 적분하여 DC값으로 출력하는 루프필터(32)와, 상기 루프필터(32)로주터 적분된 DC값을 입력하여 발진주파수에 의해 연속 버스트신호에 동기된 클럭신호를 발생 출력하는 전압제어 발진기(33)와, 상기 전압제어 발진기(33)로부터 발생된 클럭신호를 소정 분주하여 NTSC신호로 변환 출력하는 제1분주기(34)와, 상기 전압제어 발진기(33)로부터 발생된 클럭신호를 소정 분주하여 NTSC신호로 변환 출력하는 제2분주기(35)와, 상기 전압제어 발진기(33)의 출력단에 공통단자(C) 연결되고, 상기 제1분주기(34)의 입력단에 단자(A)가 연결되며, 상기 제2분주기(35)의 입력단자에 단자(B)가 연결되어 소정의 NTSC/PAL 선택신호에 의해 NTSC 영상처리 클럭신호 또는 PAL 영상처리 클럭신호를 선택 스위칭 출력하는 제3스위치(36)로 구성되어 있다.
상술한 제1도를 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.
입력단자(P1)를 통해 복합영상 신호가 입력되면 버스트 검출부(20)는 입력단자(P2)를 통해 입력된 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 제1스위치(22)의 공통단자(C)로 출력한다. 상기 제1스위치(22)는 시스템의 제어부로부터 입력단자(P3)를 통해 입력된 NTSC/PAL 선택신호에 의해 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호를 선택하여 제1자동위상 제어부(24) 또는 제2자동위상 제어부(26)로 출력한다. 이때 상기 제1-제3스위치(22,28,36)는 입력단자(P1)를 통해 입력되는 신호가 NTSC 신호인 경우는 공통단자(C)와 단자(A)가 연결된다. 상기 버스트 검출부(20)로부터 출력된 버스트신호를 제1자동위상 제어부(24)로 선택출력하고, 입력단자(P1)를 통해 입력되는 신호가 PAL신호인 경우는 공통단자(C)와 단자(B)가 연결되어 상기 버스트 검출부(20)로부터 출력된 불연속 버스트신호를 제2자동위상 제어부(26)로 선택 출력한다. 따라서 상기 제1자동위상 제어부(24)는 NTSC 불연속 버스트신호를 NTSC 연속 버스트신호로 변환 출력한다. 이때 상기 제2스위치(28)는 단자(A)와 공통단자(C)가 연결되므로 상기 제1자동위상 제어부(24)로부터 출력된 NTSC 연속 버스트신호가 위상검출부(31)로 인가된다. 또한 제3스위치(36)는 단자(A)와 공통단자(C)와 연결되므로 전압제어 발진기(33)로부터 출력된 클럭신호를 입력하는 제1분주기(34)는 소정 분주하여 3.58MHZ 신호를 상기 위상검출부(31)로 출력한다. 따라서 상기 위상검출부(31)는 상기 제1자동위상 검출부(24)로부터 검출된 NTSC 연속 버스트신호와 상기 제1분주기(34)로부터 분주 출력된 NTSC 영상처리 클럭신호의 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하여 루프필터(32)로 출력한다. 상기 루프필터(32)는 상기 위상검출부(31)로부터 출력된 에러신호를 필터링에 의해 적분한 DC값을 전압제어 발진기(33)로 출력한다. 상기 전압제어 발진기(33)는 상기 루프필터(32)로부터 출력된 신호를 입력하여 발진주파수를 변화시켜 NTSC 영상처리 클럭신호를 출력한다. 상기 전압제어 발진기(33)로부터 출력된 주파수는 제1분주기(34)로 출력되어 소정 분주된 후 상기 위상검출부(31)로 인가된다. 이때 상기 위상검출부(31)는 상기 제1자동위상 제어부(24)로부터 출력된 NTSC 연속 버스트신호와 위상차에 따른 에러신호를 검출하여 출력한다. 상기 출력된 에러신호는 루프필터(32)를 통해 상기 전압제어 발진기(33)로 다시 인가된다. 따라서 상기 전압제어발진기(33)는 상술한 위상동기루프(30)의 반복 동작에 따라 NTSC 영상처리 클럭신호를 발생한다.
반면에, 상기 입력단자(P1)를 통해 입력되는 신호가 PAL 신호인 경우에 상기 제1-제3스위치(22,28,36)는 공통단자(C)와 단자(B)가 연결된다. 그러므로 제1스위치(22)는 공통잔자(C)와 단자(B)가 연결되어 상기 버스트 검출부(20)로부터 출력된 불연속 버스트신호를 제2자동위상 제어부(26)로 선택 출력한다 상기 제2자동위상 제어부(26)는 PAL 불연속 버스트신호를 PAL 연속 버스트신호로 변환 출력한다. 이때 상기 제2스위치(28)는 단자(B)와 공통단자(C)가 연결되므로 상기 제2자동위상 제어부(26)로부터 출력된 NTSC 연속 버스트신호가 위상검출부(31)로 인가된다. 또한 제3스위칭(36)는 단자(B)와 공통단자(C)와 연결되므로 전압제어 발진기(33)로부터 출력된 클럭신호를 입력하는 제2분주기(35)는 소정 분주하여 4.43MHZ 신호를 상기 위상검출부(31)로 출력한다. 따라서 상기 위상검출부(31)로 출력한다. 따라서 상기 위상검출부(31)는 상기 제2자동위상 검출부(26)로부터 검출된 PAL연속 버스트신호와 상기 제2분주기(35)로부터 분주 출력된 PAL 영상처리 클럭신호의 위상차를 비교하여 상기 위상차에 대응하는 에러 신호를 발생하여 루프필터(32)로 출력한다. 상기 루프필터(32)는 상기 위상검출부(31)로부터 출력된 에러신호를 필터링에 의해 적분한 DC값을 전압제어 발진기(33)로 출력한다. 상기 전압제어 발진기(33)는 상기 루프필터(32)러부터 출력된 신호를 입력하여 발진주파수를 변화시켜 PAL 영상처리 클럭신호를 출력한다. 상기 전압제어 발진기(33)로부터 출력된 주파수는 제2분주기(35)로 출력되어 소정분주된 후 상기 위상검출부(31)로 인가된다. 이때 상기 위상검출부(31)는 상기 제2자동위상 제어부(26)로부터 출력된 PAL 연속 버스트신호와 위상차에 따른 에러신호를 검출하여 출력한다. 상기 출력된 에러신호는 루프필터(32)를 통해 상기 전압제어 발진기(33)로 다시 인가된다. 따라서 상기 전압제어 발진기(33)는 상술한 위상동기루프의 반복동작에 따라 PAL 영상처리 클럭신호를 발생한다. 상기 전압제어 발진기(33)로부터 발생된 NTSC 또는 PAL 버스트신호는 디지탈 비디오 처리부로 인가되어 NTSC방식의 영상신호나 PAL방식의 영상신호를 처리한다.
제2도는 본 발명에 따른 다른 실시예에 적용되는 클럭 발생회로도로서, 복합영상 신호를 입력하여 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 출력하는 버스트 검출부(40)와, 상기 버스트 검출부(40)로부터 출력된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호를 입력하여 연속 버스트신호에 동기된 클럭신호를 발생하는 위상동기루프(50)로 구성되어 있다.
상기 구성 중 위상동기루프(50)는 상기 버스트 검출부(40)로부터 출력된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호와 소정의 연속 버스트신호에 동기 된 클럭신호를 입력하여 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하는 위상검출부(51)와, 상기 위상검출부(51)로부터 출력된 에러신호를 적분하여 DC값으로 출력하는 루프필터(52)와, 상기 루프필터(52)로부터 적분된 DC값을 입력하여 발진주파수 의해 연속 버스트신호에 동기된 클럭신호를 발생 출력하는 전압제어 발진기(53)와, 상기 전압제어 발진기(53)로부터 발생된 클럭신호를 소정 분주하여 NTSC신호로 변환 출력하는 제3분주기(55)와, 상기 전압제어 발진기(53)로부터 발생된 클럭신호를 소정 분주하여 NTSC신호로 변환 출력하는 제4분주기(56)와, 상기 전압제어 발진기(53)의 출력단에 공통단자(C)가 연결되고, 상기 제3분주기(55)의 입력단에 단자(A)가 연결되며, 상기 제4분주기(56)의 입력단자에 단자(B)가 연결되어 소정의 NTSC/PAL 선택신호에 의해 NTSC 영상처리 클럭신호 또는 PAL 영상처리 클럭신호를 선택 스위칭 출력하는 제4스위치(54)로 구성되어 있다.
상술한 제2도를 참조하여 본 발명의 바람직한 다른 실시예를 상세히 설명한다.
입력단자(P11)를 통해 복합영상신호가 입력되면 버스트 검출부(40)는 입력단자 (P12)를 통해 입력된 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 위상검출부(51)로 출력한다. 이때 입력단자(P11)FM 통해 입력된 복합영상신호가 NTSC신호인 경우에 제4스위치(54)는 단자(A)와 공통단자(C)와 연결되므로 전압제어 발진기(33)로부터 출력된 클럭신호를 입력하는 제3분주기(55)는 소정 분주하여 3.58MHZ 신호를 상기 위상검출부(51)로 출력한다. 따라서 상기 위상검출부(51)는 상기 버스트 검출부(40)로부터 검출된 NTSC 불연속 버스트신호와 상기 제3분주기(55)로부터 분주 출력된 NTSC 영상처리 클럭신호의 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하여 루프필터(52)로 출력한다. 상기 루프필터(52)는 상기 위상검출부(51)로부터 출력된 에러신호를 필터링에 의해 적분한 DC값을 전압제어 발진기(53)로 출력한다. 상기 전압제어 발진기(53)는 상기 루프필터(52)로부터 출력된 신호를 입력하여 발진주파수를 변화시켜 NTSC 영상처리 클럭신호를 출력한다. 상기 전압제어 발진기(53)로부터 출력된 주파수는 제3분주기(55)로 출력되어 소정 분주된 후 상기 위상검출부(51)로 인가된다. 이때 상기 위상검출부(51)는 상기 버스트 검출부(40)로부터 출력된 NTSC 불연속 버스트신호와 위상차에 따른 에러신호를 검출하여 출력한다. 상기 출력된 에러신호는 루프필터(52)를 통해 상기 전압제어 발진기(53)로 다시 인가된다. 따라서 상기 전압제어 발진기(53)는 상술한 위상 동기루프(50)의 반복동작에 따라 NTSC 영상처리 클럭신호를 발생한다.
그러나 입력단자(P11)를 통해 입력되는 신호가 PAL신호인 경우에 상기 제4스위치(54)는 공통단자(C)와 단자(B)가 연결된다. 제4스위치(54)는 단자(B)와 공통단자(C)와 연결되므로 전압제어 발진기(53)로부터 출력된 클럭신호를 입력하는 제4분주기(56)는 소정 분주하여 4.43MHZ 신호를 상기 위상검출부(51)로 출력한다. 따라서 상기 위상검출부(51)는 상기 버스트 검출부(40)로부터 검출된 PAL 불연속 버스트신호와 상기 제4분주기(56)로부터 분주 출력된 PAL 영상처리 클럭신호의 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하여 루프필터(52)로 출력한다. 상기 루프필터(52)는 상기 위상검출부(31)로부터 출력된 에러신호를 필터링에 의해 적분한 DC값을 전압제어 발진기(53)로 출력한다. 상기 전압제어 발지기(53)는 상기 루프필터(52)로부터 출력된 신호를 입력하여 발진주파수를 변화시켜 PAL 영상처리 클럭신호를 출력한다. 상기 전압제어 발진기(53)로부터 출력된 주파수는 제4분주기(56)로 출력되어 소정 분주된 후 상기 위상검출부(51)로 인가된다. 이때 상기 위상검출부(51)는 상기 버스트 검출부(40)로부터 출력된 PAL 불연속 버스트신호와 위상차에 따른 에러신호를 검출하여 출력한다. 상기 출력된 에러신호는 루프필터(52)를 통해 상기 전압제어 발진기(53)로 다시 인가된다. 따라서 상기 전압제어 발진기(53)는 상술한 위상동기루프(50)의 반복동작에 따라 PAL 영상처리 클럭신호를 발생한다. 이와 같이 상기 전압제어 발진기(53)로부터 발생된 NTSC 또는 PAL 버스트신호는 디지탈 비디오 처리부로 인가되어 NTSC방식의 영상신호나 PAL방식의 영상신호를 처리 한다.
상술한 바와 같이 영상처리 시스템에서 디지탈 영상신호 처리시 불연속 버스트신호를 검출한 후 버스트신호가 있는 구간에서는 상기 검출된 불연속 버스트신호로 위상동기 루프를 동작시켜 연속 버스트신호를 발생하고, 버스트신호가 없는 구간에서는 90°위상이동된 연속 버스트신호에 의한 일정한 에러값으로 위상동기루프를 동작시 연속 버스트신호를 발생하므로 안정되게 영상신호를 처리할 수 있으며, 위상동기 루프의 이득변화 및 대역폭 변환 등을 고려할 필요가 없는 이점이 있다.

Claims (7)

  1. 영상처리 시스템의 연속 버스트신호에 동기된 NTSC/PAL 겸용 영상처리 클럭 발생회로에 있어서, 복합영상 신호를 입력하여 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 출력하는 버스트 검출수단과, 상기 버스트 검출수단으로부터 출력된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호를 입력하여 연속 버스트신호에 동기된 클럭신호를 발생하는 위상동기 루프로 구성함을 특징으로 하는 회로.
  2. 제1항에 있어서, 상기 위상동기 루프는, 상기 버스트 검출수단으로부터 출력된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호와 소정의 연속 버서트 신호에 동기된 클럭신호를 입력하여 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하는 위상검출부와, 상기 위상검출부로부터 출력된 에러신호를 적분하여 DC값으로 출력하는 루프필터와, 상기 루프필터로부터 적분된 DC값을 입력하여 발진주파수 의해 연속 버스트신호에 동기된 클럭신호를 발생 출력하는 전압제어 발진기와, 상기 전압제어 발진기로부터 발생된 클럭신호를 소정 분주하여 NTSC신호로 변환 출력하는 제1분주기와, 상기 전압제어 발진기로부터 발생된 클럭신호를 소정 분주하여 PAL신호로 변한 출력하는 제2분주기로 구성함을 특징으로 하는 회로.
  3. 제2항에 있어서, 상기 위상동기 루프는, 상기 전압제어 발진기의 출력단에 공통단자(C)가 연결되고, 상기 제1분주기의 입력단에 단자(A)가 연결되며, 상기 제42주기의 입력단자에 단자(B)가 연결되어 소정의 NTSC/PAL 선택신호에 의해 NTSC 영상처리 클럭신호 또는 PAL 영상처리 클럭신호를 선택 스위칭 출력하는 스위치를 더 구비함을 특징으로 하는 회로.
  4. 영상처리 시스템의 연속 버스트신호에 동기된 NTSC/PAL 겸용 영상처리 클럭 발생회로에 있어서, 복합영상 신호를 입력하여 버스트 게이트 펄스에 의해 불연속 버스트신호를 검출하여 출력하는 버스트 검출수단과, 상기 버스트 검출수단으로부터 출력된 NTSC 불연속 버스트신호를 입력하여 NTSC 연속 버스트신호로 변환 출력하는 제1자동위상 제어수단과, 상기 버스트 검출수단으로부터 출력된 PAL 불연속 버스트신호를 입력하여 PAL 연속 버스트신호로 변환 출력하는 제2자동위상 제어수단과, 상기 제1자동위상 제어수단으로부터 출력된 NTSC 불연속 버스트신호 또는 제2자동위상 제어수단으로부터 출력된 연속 버스트신호를 입력하여 연속 버스트신호에 동기된 클럭신호를 발생하는 위상동기 루프로 구성함을 특징으로 하는 회로.
  5. 제4항에 있어서, 상기 버스트 검출수단의 출력단에 공통단자(c)가 연결되고, 상기 제1자동위상 제어수단의 입력단에 단자(A)가 접속되며, 상기 자동위상 제어수단의 입력단에 단자(B)가 연결되어 소정의 NTSC/PAL 선택신호에 의해 NTSC신호 또는 PAL 신호를 스위칭 선택 출력하는 제1스위칭 수단과, 상기 제1자동위상 제어수단의 출력단에 단자(A)가 연결되고, 상기 제2자동위상 제어수단의 출력단에 단자(B)가 연결되어 소정의 NTSC/PAL 선택신호에 의해 NTSC 연속 버스트신호 또는 PAL 연속 버스트신호를 선택 스위칭 출력하는 제2스위칭 수단을 더 구비함을 특징으로 하는 회로.
  6. 제4항 또는 제5항에 있어서, 상기 위상동기루프는, 상기 버스트 검출수단으로부터 출력된 NTSC 불연속 버스트신호 또는 PAL 불연속 버스트신호와 소정의 연속 버스트신호에 동기된 클럭신호를 입력하여 위상차를 비교하여 위상차에 대응하는 에러신호를 발생하는 위상검출수단과, 상기 위상검출 수단으로부터 출력된 에러신호를 적분하여 DC값으로 출력하는 루프필터와, 상기 루프필터로부터 적분된 DC값을 입력하여 발진주파수 의해 연속 버스트신호에 동기된 클럭신호를 발생 출력하는 전압제어 발진기와, 상기 전압제어 발진기로부터 발생된 클럭신호를 소정 분주하여 NTSC신호로 변환 출력하는 제1분주기와, 상기 전압제어 발진기로부터 발생된 클럭신호를 소정 분주하여 PAL신호로 변환 출력하는 제2분주기로 구성함을 특징으로 하는 회로.
  7. 제6항에 있어서, 상기 위상동기루프는, 상기 전압제어 발진기의 출력단에 공통단자(C)가 연결되고, 상기 제1분주기의 입력단에 단자(A)가 연결되며, 상기 제2분주기의 입력단자에 단자(B)가 연결되어 소정의 NTSC/PAL 선택신호에 의해 NTSC 영상처리 클럭신호 또는 PAL 영상처리 클럭 신호를 선택 스위칭 출력하는 제3스위치를 더 구비함을 특징으로 하는 회로.
KR1019930031325A 1993-12-30 1993-12-30 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로 KR0176629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031325A KR0176629B1 (ko) 1993-12-30 1993-12-30 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031325A KR0176629B1 (ko) 1993-12-30 1993-12-30 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로

Publications (2)

Publication Number Publication Date
KR950022761A KR950022761A (ko) 1995-07-28
KR0176629B1 true KR0176629B1 (ko) 1999-05-01

Family

ID=19374308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031325A KR0176629B1 (ko) 1993-12-30 1993-12-30 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로

Country Status (1)

Country Link
KR (1) KR0176629B1 (ko)

Also Published As

Publication number Publication date
KR950022761A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
KR920010172B1 (ko) 자동주파수 절환장치
JP3824172B2 (ja) Ｐｌｌ回路
JPH10164395A (ja) 映像表示装置
KR940013256A (ko) 영상처리 장치 있어서 화질 열화방지 및 회로
KR0176629B1 (ko) 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로
JP2001095005A (ja) クロック発生回路
JP2950493B2 (ja) 映像処理システムのバースト信号発生回路
JP2006339940A (ja) Ｐｌｌ制御回路およびその制御方法
KR100430742B1 (ko) 텔레비전신호를처리하는a/d변환기를갖는장치
US5018015A (en) Adaptive keyed synchronous detector
FI86493B (fi) Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel.
US6137326A (en) Clock signal producing device
JP3117046B2 (ja) Ｐｌｌ回路
JP2713988B2 (ja) 水平ａｆｃ回路
JP3249365B2 (ja) サンプリングクロック再生回路
KR970001901Y1 (ko) 휘도신호와 색신호의 딜레이타임 자동 조절회로
JPS6129290A (ja) クロツク信号発生回路
JPH09130237A (ja) Ｐｌｌ回路及び転送データ信号処理装置
KR950012248B1 (ko) 텔레비젼 수상기의 배속 동기신호 발생 시스템
JP3249363B2 (ja) クロック再生回路
JP2975807B2 (ja) Ｖｔｒの映像信号処理回路
JPH08214328A (ja) ディジタルａｃｃ回路
JPH08148998A (ja) Ｐｌｌ回路
JPH03119881A (ja) クロック発生回路
JPS6346073A (ja) 位相同期発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee