JPH08214328A - ディジタルａｃｃ回路 - Google Patents
ディジタルａｃｃ回路Info
- Publication number
- JPH08214328A JPH08214328A JP7016897A JP1689795A JPH08214328A JP H08214328 A JPH08214328 A JP H08214328A JP 7016897 A JP7016897 A JP 7016897A JP 1689795 A JP1689795 A JP 1689795A JP H08214328 A JPH08214328 A JP H08214328A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- clock
- converter
- chroma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 低価格で簡易な回路により、クロマ信号レベ
ルを同じレベルに精度良く保つ。 【構成】 入力コンポジット映像信号１のバースト信号
にロックするバーストＰＬＬ回路２の出力からクロック
発生部３でクロック４を発生し、そのクロック４を用い
てバースト期間異種位相発生部５でバースト信号期間の
みサンプリング位相をＮライン毎またはＮフィールド毎
にＭ種類変化させたＡＤクロック６を作り、ＡＤ変換器
８で量子化する。量子化したコンポジット映像信号１
は、ＹＣ分離部９で輝度信号Ｙ１０とクロマ信号１１に
分離し、バーストレベル検出部１４で、その分離したク
ロマ信号１１のバースト部のピーク値または最大値また
は平均値を検出し、そのレベルに応じて乗算器１２を動
作させ、クロマレベルを一定に制御する。
ルを同じレベルに精度良く保つ。 【構成】 入力コンポジット映像信号１のバースト信号
にロックするバーストＰＬＬ回路２の出力からクロック
発生部３でクロック４を発生し、そのクロック４を用い
てバースト期間異種位相発生部５でバースト信号期間の
みサンプリング位相をＮライン毎またはＮフィールド毎
にＭ種類変化させたＡＤクロック６を作り、ＡＤ変換器
８で量子化する。量子化したコンポジット映像信号１
は、ＹＣ分離部９で輝度信号Ｙ１０とクロマ信号１１に
分離し、バーストレベル検出部１４で、その分離したク
ロマ信号１１のバースト部のピーク値または最大値また
は平均値を検出し、そのレベルに応じて乗算器１２を動
作させ、クロマレベルを一定に制御する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル方式のＡＣ
Ｃ回路に関する。
Ｃ回路に関する。
【０００２】
【従来の技術】図５は従来のディジタル方式のＡＣＣ(A
uto Color Control)回路の構成を示している。従来、こ
の種のディジタル方式のＡＣＣ回路は、図５のように入
力のコンポジット映像信号１０１のバースト信号に同期
するバーストＰＬＬ回路１０２と、それに同期したクロ
ック発生部１０３からのＡＤクロック１０４により、Ｌ
ＰＦ１０５を通ったコンポジット映像信号１０１がＡＤ
変換器１０６でディジタル化され、ＹＣ分離部１０７で
輝度信号（Ｙ）１０８とクロマ信号（Ｃ）１０９とに分
離され、分離されたクロマ信号１０９のバースト部のバ
ースト振幅レベルをバーストレベル検出部１１２で検出
して、そのレベルに応じてクロマ信号を同じレベルに保
つように乗算器１１０の利得を決めて、利得制御後のク
ロマ信号１１１を得ていた。
uto Color Control)回路の構成を示している。従来、こ
の種のディジタル方式のＡＣＣ回路は、図５のように入
力のコンポジット映像信号１０１のバースト信号に同期
するバーストＰＬＬ回路１０２と、それに同期したクロ
ック発生部１０３からのＡＤクロック１０４により、Ｌ
ＰＦ１０５を通ったコンポジット映像信号１０１がＡＤ
変換器１０６でディジタル化され、ＹＣ分離部１０７で
輝度信号（Ｙ）１０８とクロマ信号（Ｃ）１０９とに分
離され、分離されたクロマ信号１０９のバースト部のバ
ースト振幅レベルをバーストレベル検出部１１２で検出
して、そのレベルに応じてクロマ信号を同じレベルに保
つように乗算器１１０の利得を決めて、利得制御後のク
ロマ信号１１１を得ていた。
【０００３】また、特開平６−２１７３３７号のよう
に、入力のクロマ信号のＲ−ＹとＢ−Ｙの色差成分を求
め、この両信号の２乗成分を利用してバースト信号の利
得を検出し、クロマ信号レベルを制御するディジタル方
式のＡＣＣ回路もあった。
に、入力のクロマ信号のＲ−ＹとＢ−Ｙの色差成分を求
め、この両信号の２乗成分を利用してバースト信号の利
得を検出し、クロマ信号レベルを制御するディジタル方
式のＡＣＣ回路もあった。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のディジタルＡＣＣ回路では、前者の場合は入力コン
ポジット映像信号１０１のバースト信号（ｆsc）をＡＤ
変換器１０６で量子化し、その量子化レベルから乗算器
１１０の利得を決める方式なので、バースト信号に対す
るＡＤ変換器１０６のＡＤクロック１０４のサンプリン
グ周波数が４ｆsc程度では、サンプリング位置によりバ
ースト振幅レベルが正しく検出できないことがあり、入
力のバーストレベルに応じて、クロマレベルを精度良く
同じレベルに保つことができないという問題があった。
来のディジタルＡＣＣ回路では、前者の場合は入力コン
ポジット映像信号１０１のバースト信号（ｆsc）をＡＤ
変換器１０６で量子化し、その量子化レベルから乗算器
１１０の利得を決める方式なので、バースト信号に対す
るＡＤ変換器１０６のＡＤクロック１０４のサンプリン
グ周波数が４ｆsc程度では、サンプリング位置によりバ
ースト振幅レベルが正しく検出できないことがあり、入
力のバーストレベルに応じて、クロマレベルを精度良く
同じレベルに保つことができないという問題があった。
【０００５】また、バースト振幅レベルが正しく検出で
きるようにＡＤ変換器１０６のサンプリング周波数を高
くすると、高い周波数で動作するＡＤ変換器が必要にな
り、コストアップになるとともに、バーストＰＬＬ回路
１０２では、高い周波数で発振するＶＣＯ回路およびサ
ンプリング周波数が高くなることによるデータ量の増大
の問題があり、いずれも回路が複雑になり、コストアッ
プになるという問題があった。
きるようにＡＤ変換器１０６のサンプリング周波数を高
くすると、高い周波数で動作するＡＤ変換器が必要にな
り、コストアップになるとともに、バーストＰＬＬ回路
１０２では、高い周波数で発振するＶＣＯ回路およびサ
ンプリング周波数が高くなることによるデータ量の増大
の問題があり、いずれも回路が複雑になり、コストアッ
プになるという問題があった。
【０００６】また、上記従来の後者のカラーバースト信
号利得検出方式では、バースト信号に対するＡＤ変換器
のサンプリング周波数が４ｆsc程度でも、バースト振幅
レベルが正しく検出できるものの、利得を求める回路が
複雑になるという問題があった。
号利得検出方式では、バースト信号に対するＡＤ変換器
のサンプリング周波数が４ｆsc程度でも、バースト振幅
レベルが正しく検出できるものの、利得を求める回路が
複雑になるという問題があった。
【０００７】本発明は、このような従来の問題を解決す
るものであり、４ｆsc程度のサンプリング周波数でも、
カラーバースト振幅レベルが精度良く検出でき、かつ回
路規模が簡易で低価格な優れたディジタルＡＣＣ回路を
提供することを目的とするものである。
るものであり、４ｆsc程度のサンプリング周波数でも、
カラーバースト振幅レベルが精度良く検出でき、かつ回
路規模が簡易で低価格な優れたディジタルＡＣＣ回路を
提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、入力のバースト信号にロックするＰＬＬ
回路から作られるクロック発生部からのクロックによ
り、ＬＰＦを通ったコンポジット映像信号をＡＤ変換器
で３ｆsc〜６ｆsc程度でディジタル化できるように、バ
ースト期間のみサンプリング位相をＮライン毎にＭ種類
変化させたＡＤクロックを発生するバースト期間異種位
相発生部をクロック発生部の後段に設け、そのクロック
によって変換されたバースト信号に対し、バーストレベ
ル検出部でその最大値またはピーク値を求め、クロマ信
号を入力のバーストレベルに応じて、クロマレベルを精
度良く同じレベルに保つようにしたものである。
成するために、入力のバースト信号にロックするＰＬＬ
回路から作られるクロック発生部からのクロックによ
り、ＬＰＦを通ったコンポジット映像信号をＡＤ変換器
で３ｆsc〜６ｆsc程度でディジタル化できるように、バ
ースト期間のみサンプリング位相をＮライン毎にＭ種類
変化させたＡＤクロックを発生するバースト期間異種位
相発生部をクロック発生部の後段に設け、そのクロック
によって変換されたバースト信号に対し、バーストレベ
ル検出部でその最大値またはピーク値を求め、クロマ信
号を入力のバーストレベルに応じて、クロマレベルを精
度良く同じレベルに保つようにしたものである。
【０００９】また、入力コンポジット映像信号をＹＣ分
離した後、クロマ信号をＡＤ変換器で４ｆsc程度でディ
ジタル化する場合でも、同様に、バースト期間のみサン
プリング位相をＮライン毎にＭ種類変化させたＡＤクロ
ックを発生するバースト期間異種位相発生部を、クロッ
ク発生部の後段に設けたものである。
離した後、クロマ信号をＡＤ変換器で４ｆsc程度でディ
ジタル化する場合でも、同様に、バースト期間のみサン
プリング位相をＮライン毎にＭ種類変化させたＡＤクロ
ックを発生するバースト期間異種位相発生部を、クロッ
ク発生部の後段に設けたものである。
【００１０】また本発明は、バースト期間異種位相発生
部が、バースト期間のみサンプリング位相をＮライン毎
ではなくＮフィールド毎にＭ種類変化させたＡＤクロッ
クを発生するようにしたものである。
部が、バースト期間のみサンプリング位相をＮライン毎
ではなくＮフィールド毎にＭ種類変化させたＡＤクロッ
クを発生するようにしたものである。
【００１１】また、本発明は、バーストレベル検出部
が、変換されたバースト信号の平均値で乗算器の利得を
制御するようにしたものである。
が、変換されたバースト信号の平均値で乗算器の利得を
制御するようにしたものである。
【００１２】
【作用】したがって、本発明によれば、バーストＰＬＬ
回路で入力のバースト信号にロックしたクロックを作
り、それを基にして作ったクロック発生部のクロックを
用いて、バースト期間のみサンプリング位相をＮライン
毎またはＮフィールド毎に変化するＡＤクロックを作
り、それによって、ＬＰＦを通ったコンポジット映像信
号またはバーストを含むクロマ信号をＡＤ変換器でディ
ジタル化し、バーストレベル検出部で検出したその最大
値またはピーク値または平均値でクロマ信号の利得を制
御するとにより、３ｆsc〜６ｆsc程度のサンプリング周
波数でも、バースト信号の振幅レベルが正しく検出で
き、クロマ信号レベルを一定に保つことができるという
効果を有する。
回路で入力のバースト信号にロックしたクロックを作
り、それを基にして作ったクロック発生部のクロックを
用いて、バースト期間のみサンプリング位相をＮライン
毎またはＮフィールド毎に変化するＡＤクロックを作
り、それによって、ＬＰＦを通ったコンポジット映像信
号またはバーストを含むクロマ信号をＡＤ変換器でディ
ジタル化し、バーストレベル検出部で検出したその最大
値またはピーク値または平均値でクロマ信号の利得を制
御するとにより、３ｆsc〜６ｆsc程度のサンプリング周
波数でも、バースト信号の振幅レベルが正しく検出で
き、クロマ信号レベルを一定に保つことができるという
効果を有する。
【００１３】
（実施例１）図１は本発明の第１の実施例の構成を示す
もので、図２は第１の実施例において４種類の異種位相
を発生する場合のバースト期間異種位相発生部の詳細な
回路例である。また、図３は図２で１ライン毎、４種類
の異種位相を発生する場合のあるＬライン目（Ｌは整
数）のバースト期間異種位相発生部のタイムチャートで
ある。
もので、図２は第１の実施例において４種類の異種位相
を発生する場合のバースト期間異種位相発生部の詳細な
回路例である。また、図３は図２で１ライン毎、４種類
の異種位相を発生する場合のあるＬライン目（Ｌは整
数）のバースト期間異種位相発生部のタイムチャートで
ある。
【００１４】図１において、１はコンポジット映像信号
であり、２は入力のコンポジット映像信号１のバースト
信号にロックするバーストＰＬＬ回路である。３はクロ
ック発生部であり、ＡＤ変換器用のクロック４およびそ
の他の動作クロックを発生する。５はバースト期間異種
位相発生部であり、クロック発生部３から出力されたク
ロック４からバース期間のみサンプリング位相を１ライ
ン毎に変化させたＡＤクロック６を発生させる。７はＬ
ＰＦであり、８はＡＤ変換器であり、ＡＤクロック６に
よってＬＰＦ７を通ったコンポジット映像信号１をＡＤ
変換器８で量子化する。バースト期間異種位相発生部５
によりバースト期間に４種類の異種位相を発生させる場
合、図２に示すように、クロック４からゲート１５を介
してセレクタ１６に４種類のクロックを接続し、その出
力はセレクタ１７の入力になり、バースト期間切り換え
られたＡＤクロック６がＡＤ変換器８につながる。
であり、２は入力のコンポジット映像信号１のバースト
信号にロックするバーストＰＬＬ回路である。３はクロ
ック発生部であり、ＡＤ変換器用のクロック４およびそ
の他の動作クロックを発生する。５はバースト期間異種
位相発生部であり、クロック発生部３から出力されたク
ロック４からバース期間のみサンプリング位相を１ライ
ン毎に変化させたＡＤクロック６を発生させる。７はＬ
ＰＦであり、８はＡＤ変換器であり、ＡＤクロック６に
よってＬＰＦ７を通ったコンポジット映像信号１をＡＤ
変換器８で量子化する。バースト期間異種位相発生部５
によりバースト期間に４種類の異種位相を発生させる場
合、図２に示すように、クロック４からゲート１５を介
してセレクタ１６に４種類のクロックを接続し、その出
力はセレクタ１７の入力になり、バースト期間切り換え
られたＡＤクロック６がＡＤ変換器８につながる。
【００１５】９はＡＤ変換器８でディジタル化した信号
を輝度信号（Ｙ）１０とクロマ信号（Ｃ）１１に分離す
るＹＣ分離部であり、クロマ信号１１は乗算器１２に入
力され、乗算器１２はバーストレベル検出部１４に接続
されている。バーストレベル検出器１４は、乗算器１２
から出力されたバースト信号の振幅レベルの最大値また
はピーク値または平均値を求め、乗算器１２の利得を決
める。１３は利得制御されたクロマ信号である。
を輝度信号（Ｙ）１０とクロマ信号（Ｃ）１１に分離す
るＹＣ分離部であり、クロマ信号１１は乗算器１２に入
力され、乗算器１２はバーストレベル検出部１４に接続
されている。バーストレベル検出器１４は、乗算器１２
から出力されたバースト信号の振幅レベルの最大値また
はピーク値または平均値を求め、乗算器１２の利得を決
める。１３は利得制御されたクロマ信号である。
【００１６】次に上記第１の実施例の動作について説明
する。上記第１の実施例において、入力したコンポジッ
ト映像信号１のバースト信号にロックしたクロックがバ
ーストＰＬＬ回路２のＶＣＯから出力され、クロック発
生部３は、そのクロックをもとにＡＤ変換器用クロック
４およびその他の切り換えパルス等を発生する。
する。上記第１の実施例において、入力したコンポジッ
ト映像信号１のバースト信号にロックしたクロックがバ
ーストＰＬＬ回路２のＶＣＯから出力され、クロック発
生部３は、そのクロックをもとにＡＤ変換器用クロック
４およびその他の切り換えパルス等を発生する。
【００１７】次いでクロック４をもとにバースト期間異
種位相発生部５で、例えば図２のように位相の異なるク
ロックを４種類発生させ、１ライン毎にその位相の異な
るクロックをバースト期間のみ順次切り換えたクロック
をＡＤクロック６として発生し、ＬＰＦ７を通ったコン
ポジット映像信号１をＡＤ変換器８で量子化する。この
時、ＡＤクロック６のバーストフラグ１８付近の各ライ
ンの位相関係は、図３のようにバースト期間のみ異なる
位相となる。
種位相発生部５で、例えば図２のように位相の異なるク
ロックを４種類発生させ、１ライン毎にその位相の異な
るクロックをバースト期間のみ順次切り換えたクロック
をＡＤクロック６として発生し、ＬＰＦ７を通ったコン
ポジット映像信号１をＡＤ変換器８で量子化する。この
時、ＡＤクロック６のバーストフラグ１８付近の各ライ
ンの位相関係は、図３のようにバースト期間のみ異なる
位相となる。
【００１８】ＡＤ変換器８で量子化したコンポジット映
像信号１は、ＹＣ分離部９で輝度信号（Ｙ）１０とクロ
マ信号（Ｃ）１１に分離され、クロマ信号（Ｃ）１１
は、バーストレベル検出部１４で位相の異なるクロック
で量子化したバースト信号のピーク値または最大値また
は平均値を検出することによって、乗算器１２の出力か
らは、レベルが一定に制御された利得制御後のクロマ信
号１３が得られる。
像信号１は、ＹＣ分離部９で輝度信号（Ｙ）１０とクロ
マ信号（Ｃ）１１に分離され、クロマ信号（Ｃ）１１
は、バーストレベル検出部１４で位相の異なるクロック
で量子化したバースト信号のピーク値または最大値また
は平均値を検出することによって、乗算器１２の出力か
らは、レベルが一定に制御された利得制御後のクロマ信
号１３が得られる。
【００１９】このように、上記第１の実施例によれば、
バースト期間異種位相発生部５で作られた４種類の異な
る位相のＡＤクロック６でバースト信号をディジタル化
するため、比較的高くない３ｆsc〜６ｆsc程度のサンプ
リング周波数でも、バースト信号の振幅レベルが正しく
検出でき、クロマ信号を同じレベルに保つことができる
という利点を有する。
バースト期間異種位相発生部５で作られた４種類の異な
る位相のＡＤクロック６でバースト信号をディジタル化
するため、比較的高くない３ｆsc〜６ｆsc程度のサンプ
リング周波数でも、バースト信号の振幅レベルが正しく
検出でき、クロマ信号を同じレベルに保つことができる
という利点を有する。
【００２０】（実施例２）図４は本発明の第２の実施例
の構成を示すものであり、図１に示した第１の実施例と
同じ要素には同じ符号を付してある。図４において、１
９はアナログ入出力タイプのＹＣ分離部で、２はそのバ
ーストクロマ出力のバースト信号にロックするバースト
ＰＬＬ回路であり、第１の実施例と同様に、クロック発
生部３およびバースト期間異種位相発生部５を介したＡ
Ｄクロック６で、ＢＰＦ２２を通ったクロマ信号をＡＤ
変換器２３で量子化する。後の動作は、上記した第１の
実施例と同じである。
の構成を示すものであり、図１に示した第１の実施例と
同じ要素には同じ符号を付してある。図４において、１
９はアナログ入出力タイプのＹＣ分離部で、２はそのバ
ーストクロマ出力のバースト信号にロックするバースト
ＰＬＬ回路であり、第１の実施例と同様に、クロック発
生部３およびバースト期間異種位相発生部５を介したＡ
Ｄクロック６で、ＢＰＦ２２を通ったクロマ信号をＡＤ
変換器２３で量子化する。後の動作は、上記した第１の
実施例と同じである。
【００２１】このように、第２実施例は、コンポジット
映像信号１をＹＣ分離した後、ＡＤ変換する方式であ
り、バースト期間異種位相発生部５で作られた４種類の
異なる位相のクロックで、バースト信号をディジタル化
するため、３ｆsc〜６ｆsc程度のサンプリング周波数で
も、８ｆsc〜２０ｆscサンプリング周波数に相当する精
度でバースト信号の振幅レベルが正しく検出でき、クロ
マ信号を同じレベルに保つことができるという利点を有
する。
映像信号１をＹＣ分離した後、ＡＤ変換する方式であ
り、バースト期間異種位相発生部５で作られた４種類の
異なる位相のクロックで、バースト信号をディジタル化
するため、３ｆsc〜６ｆsc程度のサンプリング周波数で
も、８ｆsc〜２０ｆscサンプリング周波数に相当する精
度でバースト信号の振幅レベルが正しく検出でき、クロ
マ信号を同じレベルに保つことができるという利点を有
する。
【００２２】なお、上記第１および第２の実施例では、
バースト期間異種位相発生部５は、４種類の異なる位相
のクロックを発生するものとして説明したが、Ｍ種類
（Ｍは整数）の異なる位相クロックを発生するバースト
期間異種位相発生部であってもよい。
バースト期間異種位相発生部５は、４種類の異なる位相
のクロックを発生するものとして説明したが、Ｍ種類
（Ｍは整数）の異なる位相クロックを発生するバースト
期間異種位相発生部であってもよい。
【００２３】また、バースト期間に異種位相を発生し、
切り換えるタイミングとして、図３のように、１ライン
毎に変化する場合を説明したが、Ｎ（Ｎは整数）ライン
毎またはＮフィールド毎に異種位相を切り換えるバース
ト期間異種位相発生部であってもよい。
切り換えるタイミングとして、図３のように、１ライン
毎に変化する場合を説明したが、Ｎ（Ｎは整数）ライン
毎またはＮフィールド毎に異種位相を切り換えるバース
ト期間異種位相発生部であってもよい。
【００２４】
【発明の効果】本発明は、上記実施例から明かなよう
に、バースト期間のＡＤクロックがＮライン毎またはＮ
フィールド毎に異なるＭ種類の位相で順次変化するバー
スト期間異種位相発生部をクロック発生部の後段に設け
たものであり、バースト信号の振幅レベルが、３ｆsc〜
６ｆsc程度のサンプリング周波数でも、８ｆscサンプリ
ング周波数をはるかに越える周波数に相当する精度で検
出できるため、その最大値またはピーク値または平均値
による検出信号で乗算器の利得を制御することによっ
て、精度良くクロマ信号を同じレベルに保てるととも
に、回路規模が簡易になり、低価格なディジタルＡＣＣ
回路を実現することができるという効果を有する。
に、バースト期間のＡＤクロックがＮライン毎またはＮ
フィールド毎に異なるＭ種類の位相で順次変化するバー
スト期間異種位相発生部をクロック発生部の後段に設け
たものであり、バースト信号の振幅レベルが、３ｆsc〜
６ｆsc程度のサンプリング周波数でも、８ｆscサンプリ
ング周波数をはるかに越える周波数に相当する精度で検
出できるため、その最大値またはピーク値または平均値
による検出信号で乗算器の利得を制御することによっ
て、精度良くクロマ信号を同じレベルに保てるととも
に、回路規模が簡易になり、低価格なディジタルＡＣＣ
回路を実現することができるという効果を有する。
【図１】本発明の第１の実施例におけるディジタルＡＣ
Ｃ回路の概略ブロック図
Ｃ回路の概略ブロック図
【図２】第１の実施例において４種類の異種位相を発生
する場合のバースト期間異種位相発生部の詳細な回路図
する場合のバースト期間異種位相発生部の詳細な回路図
【図３】第１の実施例において１ライン毎に４種類の異
種位相を発生する場合のバースト期間異種位相発生部の
タイミング図
種位相を発生する場合のバースト期間異種位相発生部の
タイミング図
【図４】本発明の第２の実施例におけるディジタルＡＣ
Ｃ回路の概略ブロック図
Ｃ回路の概略ブロック図
【図５】従来のディジタルＡＣＣ回路の概略ブロック図
１ コンポジット映像信号 ２ バーストＰＬＬ回路 ３ クロック発生部 ４ クロック ５ バースト期間異種位相発生部 ６ ＡＤクロック ７ ＬＰＦ ８ ＡＤ変換器 ９ ＹＣ分離部 １０ 輝度信号（Ｙ） １１ クロマ信号（Ｃ） １２ 乗算器 １３ 利得制御後のクロマ信号 １４ バーストレベル検出部 １５ ゲート １６ セレクタ １７ セレクタ １８ バーストフラグ（ＢＦ） １９ ＹＣ分離部 ２０ ＬＰＦ ２１ ＡＤ変換器 ２２ ＢＰＦ ２３ ＡＤ変換器
Claims (4)
- 【請求項１】 入力コンポジット映像信号のバースト信
号にロックするＰＬＬ回路と、前記ＰＬＬ回路の出力か
らクロックを生成するクロック発生部と、前記生成され
たクロックによりバースト期間のみサンプリング位相を
Ｎライン毎（Ｎは整数）にＭ種類（Ｍは整数）変化させ
たＡＤ変換器用クロックを発生するバースト期間異種位
相発生部と、前記発生されたＡＤ変換器用クロックによ
り前記コンポジット映像信号をディジタル変換するＡＤ
変換器と、前記ディジタル変換されたコンポジット映像
信号を輝度信号とクロマ信号に分離するＹＣ分離部と、
前記分離されたバースト信号の最大レベルまたはピーク
値を検出するバーストレベル検出部と、前記検出信号に
よってクロマ信号の利得を制御する乗算器とを備えたデ
ィジタルＡＣＣ回路。 - 【請求項２】 入力コンポジット映像信号を輝度信号と
クロマ信号に分離するＹＣ分離部と、前記分離されたク
ロマ信号のバースト信号にロックするＰＬＬ回路と、前
記ＰＬＬ回路の出力からクロックを生成するクロック発
生部と、前記生成されたクロックによりバースト期間の
みサンプリング位相をＮライン毎（Ｎは整数）にＭ種類
（Ｍは整数）変化させたＡＤ変換器用クロックを発生す
るバースト期間異種位相発生部と、前記発生されたＡＤ
変換器用クロックにより前記バースト信号を含むクロマ
信号をディジタル変換するＡＤ変換器と、前記ディジタ
ル変換されたバースト信号の最大レベルまたはピーク値
を検出するバーストレベル検出部と、前記検出信号によ
ってクロマ信号の利得を制御する乗算器とを備えたディ
ジタルＡＣＣ回路。 - 【請求項３】 バースト期間異種位相発生部が、サンプ
リング位相を、Ｎライン毎に代えてＮフィールド毎（Ｎ
は整数）にＭ種類（Ｍは整数）変化させたＡＤ変換器用
クロックを発生する請求項１または２記載のディジタル
ＡＣＣ回路。 - 【請求項４】 バーストレベル検出部が、バースト信号
の最大レベルまたはピーク値に代えて、バースト信号の
平均値を検出する請求項１または２または３記載のディ
ジタルＡＣＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016897A JPH08214328A (ja) | 1995-02-03 | 1995-02-03 | ディジタルａｃｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016897A JPH08214328A (ja) | 1995-02-03 | 1995-02-03 | ディジタルａｃｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08214328A true JPH08214328A (ja) | 1996-08-20 |
Family
ID=11928948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7016897A Pending JPH08214328A (ja) | 1995-02-03 | 1995-02-03 | ディジタルａｃｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08214328A (ja) |
-
1995
- 1995-02-03 JP JP7016897A patent/JPH08214328A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0946546A (ja) | ビデオ表示装置 | |
| JPS61157095A (ja) | 位相同期回路 | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| JP2001095005A (ja) | クロック発生回路 | |
| US6522366B1 (en) | Dual-loop PLL circuit and chrominance demodulation circuit | |
| JP2001095005A5 (ja) | ||
| JPH08214328A (ja) | ディジタルａｃｃ回路 | |
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| JP3320576B2 (ja) | 発振回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| KR0176629B1 (ko) | 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JP2001094821A (ja) | サンプリングクロック生成回路 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP2589126B2 (ja) | デジタルテレビジョン受像機の色信号処理回路 | |
| JPS5923146B2 (ja) | 同期標本化装置 | |
| JPH0368216A (ja) | Ｐｌｌ回路 | |
| JPH02290393A (ja) | 色信号同期回路 | |
| JPH0382291A (ja) | 位相同期装置 | |
| JPH0946720A (ja) | ディジタルクロマデコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080530 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090530 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100530 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |