JPS6346073A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPS6346073A JPS6346073A JP61188563A JP18856386A JPS6346073A JP S6346073 A JPS6346073 A JP S6346073A JP 61188563 A JP61188563 A JP 61188563A JP 18856386 A JP18856386 A JP 18856386A JP S6346073 A JPS6346073 A JP S6346073A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- signals
- phase difference
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims description 12
- 230000010363 phase shift Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビ信号の水平同期信号に位相同期してク
ロックを発生する回路に関する。
ロックを発生する回路に関する。
テレビ信号の水平同期信号に位相同期したクロックを発
生させる回路は、例えば、テレビ信号をＡ／Ｄ変換して
ディジタル化するとき用いられる標本化クロックを得る
ような場合に使用されるが、従来、この種の位相同期発
振回路は、テレビ信号から分離された水平同期信号と発
振クロックを分周して得られるディジタルの同期信号の
位相差の信号のみを用いて電圧制御発振器（Ｖ ＣＸ
Ｏ）を制御して発振クロックを得ていた。
生させる回路は、例えば、テレビ信号をＡ／Ｄ変換して
ディジタル化するとき用いられる標本化クロックを得る
ような場合に使用されるが、従来、この種の位相同期発
振回路は、テレビ信号から分離された水平同期信号と発
振クロックを分周して得られるディジタルの同期信号の
位相差の信号のみを用いて電圧制御発振器（Ｖ ＣＸ
Ｏ）を制御して発振クロックを得ていた。
しかし、上述した従来の位相同期発振回路は、単に位相
差のみで電圧制御発振器（ＶＣＸＯ）を制御しているの
で、水平同期信号が安定している放送信号に合わせて電
圧制御発振器（ＶＣＸＯ）に水晶発振器を用いていると
、水平同期信号が不安定なＶＴＲ等の信号が入力された
場合、位相差の変動が大きすぎて、安定した発振周波数
が得られないという欠点がある。
差のみで電圧制御発振器（ＶＣＸＯ）を制御しているの
で、水平同期信号が安定している放送信号に合わせて電
圧制御発振器（ＶＣＸＯ）に水晶発振器を用いていると
、水平同期信号が不安定なＶＴＲ等の信号が入力された
場合、位相差の変動が大きすぎて、安定した発振周波数
が得られないという欠点がある。
本発明は、入力テレビ信号の水平同期信号に位相同期し
たクロックを得る場合、たとえ入力テレビ信号がＶＴＲ
からのもののようにジッタを有し水平同期信号が不安定
なものであっても、安定した周波数のクロックが得られ
る位相同期発振回路を提供することを目的とする。
たクロックを得る場合、たとえ入力テレビ信号がＶＴＲ
からのもののようにジッタを有し水平同期信号が不安定
なものであっても、安定した周波数のクロックが得られ
る位相同期発振回路を提供することを目的とする。
本発明の位相同期発振回路は、
テレビ信号の水平同期信号に位相同期してクロックを発
生する回路において、 制御信号に応じた周波数のクロックを発生する電圧制御
発振器と、 テレビ信号から分離された水平同期信号と、上記電圧制
御発振器の発振クロックを分周して得られるディジタル
の同期信号の位相のずれを検出して位相差信号を出力す
る手段と、 上記電圧制御発振器の発振周波数と水平同期信号との周
波数比を検出して周波数信号を出力する手段と、 上記位相差信号と周波数信号とから上記電圧制御発振器
を制御する上記制御信号を発生する手段とを備えたこと
を特徴としている。
生する回路において、 制御信号に応じた周波数のクロックを発生する電圧制御
発振器と、 テレビ信号から分離された水平同期信号と、上記電圧制
御発振器の発振クロックを分周して得られるディジタル
の同期信号の位相のずれを検出して位相差信号を出力す
る手段と、 上記電圧制御発振器の発振周波数と水平同期信号との周
波数比を検出して周波数信号を出力する手段と、 上記位相差信号と周波数信号とから上記電圧制御発振器
を制御する上記制御信号を発生する手段とを備えたこと
を特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図で、テレビ
信号の水平同期信号に位相同期して標本化クロックを発
生する回路に適用した場合である。
信号の水平同期信号に位相同期して標本化クロックを発
生する回路に適用した場合である。
第１図において、１はテレビ信号が供給される入力端子
、２はＡ／Ｄ変換器、３はＡ／Ｄ変換によりディジタル
化されたテレビ信号を取り出す出力端子であり、Ａ／Ｄ
変換器２には、次のような位相同期発振回路から得られ
るクロックが標本化クロックとして与えられるようにな
っている。
、２はＡ／Ｄ変換器、３はＡ／Ｄ変換によりディジタル
化されたテレビ信号を取り出す出力端子であり、Ａ／Ｄ
変換器２には、次のような位相同期発振回路から得られ
るクロックが標本化クロックとして与えられるようにな
っている。
Ａ／Ｄ変換器２へ入力テレビ信号の水平同期信号に位相
同期した標本化クロックを供給する位相同期発振回路は
、第１図に示すように、テレビ信号から水平同期信号を
分離する同期分離回路４と、位相比較回路５と、周波数
カウンター６と、制御回路７と、制御信号■に応じてク
ロックの周波数を変化する電圧制御発振器８と、この電
圧制御発振器８からのクロックを分周する分周回路９が
ら成っている。
同期した標本化クロックを供給する位相同期発振回路は
、第１図に示すように、テレビ信号から水平同期信号を
分離する同期分離回路４と、位相比較回路５と、周波数
カウンター６と、制御回路７と、制御信号■に応じてク
ロックの周波数を変化する電圧制御発振器８と、この電
圧制御発振器８からのクロックを分周する分周回路９が
ら成っている。
位相比較回路５には、同期分離回路４の出力と分周回路
９の出力が供給されるようになっており、この位相比較
回路５はテレビ信号から分離された水平同期信号と、電
圧制御発振器８の発振クロックを分周して得られるディ
ジタルの同期信号の位相のずれを検出して位相差信号■
２を出力する。
９の出力が供給されるようになっており、この位相比較
回路５はテレビ信号から分離された水平同期信号と、電
圧制御発振器８の発振クロックを分周して得られるディ
ジタルの同期信号の位相のずれを検出して位相差信号■
２を出力する。
周波数カウンター６には、同期分離回路４で分離された
水平同期信号が供給されると共に、電圧制御発振器８か
ら発振クロックが与えられ、電圧制御発振器の発振周波
数と水平同期信号との周波数比を検出して周波数信号■
、を出力する。
水平同期信号が供給されると共に、電圧制御発振器８か
ら発振クロックが与えられ、電圧制御発振器の発振周波
数と水平同期信号との周波数比を検出して周波数信号■
、を出力する。
制御回路７には、このような位相比較回路５がらの位相
差信号■２と、周波数カウンター６からの周波数信号Ｖ
、とが供給される。この制御回路７は、供給された位相
差信号Ｖ２と周波数信号■。
差信号■２と、周波数カウンター６からの周波数信号Ｖ
、とが供給される。この制御回路７は、供給された位相
差信号Ｖ２と周波数信号■。
とから電圧制御発振器８を制御する制御信号■を発生し
、これを電圧制御発振器８に供給するようになっている
。
、これを電圧制御発振器８に供給するようになっている
。
次に、動作について説明する。
入力端子１に入力されたテレビ信号は同期分離回路４へ
供給され、水平同期信号が分離される。
供給され、水平同期信号が分離される。
分離された水平同期信号は位相比較回路５と周波数カウ
ンター６へ供給される。位相比較回路５では水平同期信
号と分周回路９から供給されるディジタルの同期信号と
の位相差を検出して位相差に応じて位相差信号■２を得
て制御回路７へ供給する。周波数カウンター６は水平同
期信号と標本化クロックとの周波数比を検出して周波数
比に応じて周波数信号Ｖｆを得て、制御回路７へ供給す
る。
ンター６へ供給される。位相比較回路５では水平同期信
号と分周回路９から供給されるディジタルの同期信号と
の位相差を検出して位相差に応じて位相差信号■２を得
て制御回路７へ供給する。周波数カウンター６は水平同
期信号と標本化クロックとの周波数比を検出して周波数
比に応じて周波数信号Ｖｆを得て、制御回路７へ供給す
る。
制御回路７では位相差信号■２と周波数信号■。
とから制御信号■を得て電圧制御発振器８へ供給する。
このように、位相差信号■２のみならず、周波数信号■
、をも得るようにし、これら位相差信号■２と周波数信
号■、とを用いて電圧制御発振器８を制御するようにし
ている。
、をも得るようにし、これら位相差信号■２と周波数信
号■、とを用いて電圧制御発振器８を制御するようにし
ている。
制御信号Ｖを得る具体的な例としては、周波数信号■、
があらかじめ定めた周波数比と太き（ずれている場合は
、主に周波数信号■、を用いてあらかじめ定められた周
波数比に近づくように制御電圧を発生し、周波数信号■
、があらかじめ定めた値に近い場合は、主に位相差信号
■２を用いて一定の位相差となるように制御電圧を発生
する制御を行う。
があらかじめ定めた周波数比と太き（ずれている場合は
、主に周波数信号■、を用いてあらかじめ定められた周
波数比に近づくように制御電圧を発生し、周波数信号■
、があらかじめ定めた値に近い場合は、主に位相差信号
■２を用いて一定の位相差となるように制御電圧を発生
する制御を行う。
電圧制御発振器８は制御電圧に応じた周波数のクロック
を発生し、これを分周回路９、周波数カウンター６に供
給すると共に、Ａ／Ｄ変換器２へ供給する。既述したよ
うに、分周回路９はクロックを分周してディジタルの同
期信号を得て位相比較回路５へ供給する。一方、Ａ／Ｄ
変換器２は、電圧制御発振器８から得られる位相同期し
たクロックを用いてＡ／Ｄ変換を行ってディジタル化さ
れたテレビ信号を出力端子３に供給する。
を発生し、これを分周回路９、周波数カウンター６に供
給すると共に、Ａ／Ｄ変換器２へ供給する。既述したよ
うに、分周回路９はクロックを分周してディジタルの同
期信号を得て位相比較回路５へ供給する。一方、Ａ／Ｄ
変換器２は、電圧制御発振器８から得られる位相同期し
たクロックを用いてＡ／Ｄ変換を行ってディジタル化さ
れたテレビ信号を出力端子３に供給する。
第２同は、前述したような制御信号■を得る場合の制御
回路７の具体的構成の一例を示すプロ・７り図である。
回路７の具体的構成の一例を示すプロ・７り図である。
この例では、周波数信号■、と基準の周波数信号■、。
が供給される減算器ｌＯと、位相差信号■２と減算器１
０からの出力が与えられる判定回路１１と、位相差信号
■、及び減算器１０の出力のそれぞれに判定回路１１で
得られる所定の係数を乗じた信号を取り出す乗算器１２
．１３と、これら乗算器１２．１３からの信号を加算し
て制御信号■とする加算器１４とを用いている。
０からの出力が与えられる判定回路１１と、位相差信号
■、及び減算器１０の出力のそれぞれに判定回路１１で
得られる所定の係数を乗じた信号を取り出す乗算器１２
．１３と、これら乗算器１２．１３からの信号を加算し
て制御信号■とする加算器１４とを用いている。
第２図に示すように、位相差信号Ｖｐは判定回路１１と
乗算器１２へ供給される。周波数信号■、は基準の周波
数信号■、。が減算器１０で減算され、周波数差信号■
６子が得られ、乗算器１３と判定回路１１へ供給される
。この判定回路１１では位相差信号■２と周波数差信号
■。子とから位相差信号の係数ＫＰと周波数差信号の係
数に、を定め乗算器１２及び１３へ供給する。乗算器１
２及び１３では各々の係数に応じて乗算を行って加算器
１４へ供給し、加算器１４の出力には制御信号■が得ら
れる 判定回路１１０判定方法としては、例えば位相差信号■
９と周波数差信号Ｖ、ｆの大小に応じて乗算器１２及び
１３の係数に９及びに、を次の表１のように制御して出
力する。
乗算器１２へ供給される。周波数信号■、は基準の周波
数信号■、。が減算器１０で減算され、周波数差信号■
６子が得られ、乗算器１３と判定回路１１へ供給される
。この判定回路１１では位相差信号■２と周波数差信号
■。子とから位相差信号の係数ＫＰと周波数差信号の係
数に、を定め乗算器１２及び１３へ供給する。乗算器１
２及び１３では各々の係数に応じて乗算を行って加算器
１４へ供給し、加算器１４の出力には制御信号■が得ら
れる 判定回路１１０判定方法としては、例えば位相差信号■
９と周波数差信号Ｖ、ｆの大小に応じて乗算器１２及び
１３の係数に９及びに、を次の表１のように制御して出
力する。
第３図は制御回路７の別な具体的構成例を示すブロック
図である。第３図の場合は、第２図の構成において、更
に位相差信号■２のジッタ量を検出するジッタ検出回路
１５をもうけ、ジッタ量の大小も判定の条件に含める構
成となっている。ジ・７り量の検出方法としては、例え
ば分散や絶対値の平均からジッタ量を求める。判定回路
１１の判定方法としては、例えば位相差信号■２とその
ジッタ量及び周波数差信号■。子の大小に応して乗算器
１２及び１３の係数に＋、及びに、を次の表２のように
制御して出力する。
図である。第３図の場合は、第２図の構成において、更
に位相差信号■２のジッタ量を検出するジッタ検出回路
１５をもうけ、ジッタ量の大小も判定の条件に含める構
成となっている。ジ・７り量の検出方法としては、例え
ば分散や絶対値の平均からジッタ量を求める。判定回路
１１の判定方法としては、例えば位相差信号■２とその
ジッタ量及び周波数差信号■。子の大小に応して乗算器
１２及び１３の係数に＋、及びに、を次の表２のように
制御して出力する。
表 ２
以後の動作については、第２図の場合と同様である。す
なわち、乗算器１２及び１３では各々の係数に応じて乗
算を行ってその出力を加算器１４へ供給するようにし、
加算器１４ではこれを加算して制御信号■を得るように
すればよい。
なわち、乗算器１２及び１３では各々の係数に応じて乗
算を行ってその出力を加算器１４へ供給するようにし、
加算器１４ではこれを加算して制御信号■を得るように
すればよい。
以上説明したように本発明は、位相比較によって得られ
る位相差信号の他に、周波数比を検出して周波数信号を
得る手段を設け、位相差信号と周波数信号とを用いて電
圧制御発振器を制御することにより、ＶＴＲからのテレ
ビ信号のように水平同期信号がジッタを有するテレビ信
号の場合でも安定した周波数のクロックを発振できる効
果があ
る位相差信号の他に、周波数比を検出して周波数信号を
得る手段を設け、位相差信号と周波数信号とを用いて電
圧制御発振器を制御することにより、ＶＴＲからのテレ
ビ信号のように水平同期信号がジッタを有するテレビ信
号の場合でも安定した周波数のクロックを発振できる効
果があ
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の制御回路の具体的な構成例を示すブロック図、 第３図は同じくその制御回路の他の構成例を示すブロッ
ク図である。 １・・・入力端子 ２・・・Ａ／Ｄ変換器 ３・・・出力端子 ４・・・同期分離回路 ５・・・位相比較回路 ６・・・周波数カウンター ７・・・制御回路 ８・・・電圧制御発振器 ９・・・分周回路 ｌＯ・・・減算器 １１・・・判定回路 １２、１３・・・乗算器 １４・・・加算器 １５・・・ジッタ検出回路
第１図の制御回路の具体的な構成例を示すブロック図、 第３図は同じくその制御回路の他の構成例を示すブロッ
ク図である。 １・・・入力端子 ２・・・Ａ／Ｄ変換器 ３・・・出力端子 ４・・・同期分離回路 ５・・・位相比較回路 ６・・・周波数カウンター ７・・・制御回路 ８・・・電圧制御発振器 ９・・・分周回路 ｌＯ・・・減算器 １１・・・判定回路 １２、１３・・・乗算器 １４・・・加算器 １５・・・ジッタ検出回路
Claims (1)
- （１）テレビ信号の水平同期信号に位相同期してクロッ
クを発生する回路において、 制御信号に応じた周波数のクロックを発生する電圧制御
発振器と、 テレビ信号から分離された水平同期信号と、上記電圧制
御発振器の発振クロックを分周して得られるディジタル
の同期信号の位相のずれを検出して位相差信号を出力す
る手段と、 上記電圧制御発振器の発振周波数と水平同期信号との周
波数比を検出して周波数信号を出力する手段と、 上記位相差信号と周波数信号とから上記電圧制御発振器
を制御する上記制御信号を発生する手段とを備えたこと
を特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188563A JPS6346073A (ja) | 1986-08-13 | 1986-08-13 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188563A JPS6346073A (ja) | 1986-08-13 | 1986-08-13 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346073A true JPS6346073A (ja) | 1988-02-26 |
| JPH0573311B2 JPH0573311B2 (ja) | 1993-10-14 |
Family
ID=16225878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188563A Granted JPS6346073A (ja) | 1986-08-13 | 1986-08-13 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6346073A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967503B2 (en) | 1999-07-12 | 2005-11-22 | Kabushiki Kaisha Toshiba | Comparator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223284A (ja) * | 1985-07-23 | 1987-01-31 | Matsushita Electric Ind Co Ltd | 水平同期回路 |
-
1986
- 1986-08-13 JP JP61188563A patent/JPS6346073A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223284A (ja) * | 1985-07-23 | 1987-01-31 | Matsushita Electric Ind Co Ltd | 水平同期回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967503B2 (en) | 1999-07-12 | 2005-11-22 | Kabushiki Kaisha Toshiba | Comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573311B2 (ja) | 1993-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4679872B2 (ja) | クロック発生装置 | |
| JPS6346073A (ja) | 位相同期発振回路 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JP3180865B2 (ja) | 適応型ｐｌｌ回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0336114Y2 (ja) | ||
| JP3304031B2 (ja) | ゲンロック装置 | |
| JPH03113975A (ja) | クロック発生回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
| KR0176629B1 (ko) | 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로 | |
| JP2713988B2 (ja) | 水平ａｆｃ回路 | |
| JPS63144678A (ja) | 位相同期発振回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPH08172355A (ja) | Ｐｌｌ回路 | |
| JPS644712B2 (ja) | ||
| JPH0767135A (ja) | ディジタルｙ／ｃ分離装置 | |
| JPH01241920A (ja) | 位相ロックループ回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPS6231270A (ja) | ビデオカメラの外部同期回路 |