JPS63144678A - 位相同期発振回路 - Google Patents

位相同期発振回路

Info

Publication number
JPS63144678A
JPS63144678A JP61290471A JP29047186A JPS63144678A JP S63144678 A JPS63144678 A JP S63144678A JP 61290471 A JP61290471 A JP 61290471A JP 29047186 A JP29047186 A JP 29047186A JP S63144678 A JPS63144678 A JP S63144678A
Authority
JP
Japan
Prior art keywords
signal
phase
clock
circuit
burst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61290471A
Other languages
English (en)
Other versions
JPH0628463B2 (ja
Inventor
Norio Suzuki
典生 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61290471A priority Critical patent/JPH0628463B2/ja
Publication of JPS63144678A publication Critical patent/JPS63144678A/ja
Publication of JPH0628463B2 publication Critical patent/JPH0628463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーテレビ信号のバースト信号に同期して
クロックを発生する位相同期発振回路に関する。
〔従来の技術〕
カラーテレビ(TV)信号のバースト信号に同期してク
ロックを発生する回路として、テレビ信号を標本化する
ための標本化クロックを発生させるものがある。
従来、この種の位相同期発振回路は、カラーテレビ信号
のバースト信号に対してクロックを同期させ、クロック
を分周して得られるディジタルの同期信号とテレビ信号
の水平同期信号との位相同期はリセットを行って同期化
を行っていた。
〔発明が解決しようとする問題点〕
しかし1.上述した従来の位相同期発振回路では、水平
同期信号の位相を合わせるためにリセットを行うと、デ
ィジタルの水平同期信号の1周期のクロック数が変化す
るため、クロックで標本化されたディジタルのTV信号
のデータ圧縮を行う場合に符号化エラーが生じたり、符
号化する前に1ラインのデータ数を揃える回路が必要と
なりハードウェアが増加する等の欠点がある。
本発明の目的は、上述の如き問題を発生させずに、テレ
ビ信号の水平同期信号とクロックを分周して得られるデ
ィジタルの同期信号との位相を一致させることができる
位相同期発振回路を提供することにある。
〔問題点を解決するための手段〕
本発明は、カラーテレビ信号のバースト信号に同期して
クロックを発生する位相同期発振回路において、 テレビ信号から分離された水平同期信号とクロックを分
周して得られるディジタルの同期信号の位相のずれを検
出する第1の検出手段と、位相差に対し、段階的に位相
をずらしてディジタルのサブキャリア信号を発生する手
段と、テレビ信号のバースト信号区間において、バース
ト信号とディジタルのサブキャリア信号との位相差を検
出する第2の検出手段と、 バースト信号の位相差に応じてクロックの周波数を可変
する制御可能な発振器とを備えることを特徴としている
〔実施例) 次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。第1図において、カラーテレビ信号が供給される入
力端子1と出力端子9との間には、A/D変換器3が設
けられており、また、図示の場合は同期分離回路2が入
力端子1に接続されている。A/D変換器3は、標本化
クロックによってテレビ信号を標本化して出力するもの
であり、同期分離回路2は、同期信号HAを分離して出
力すると共に、カラーバースト信号区間を示す信号BF
を出力する。
これらA、/D変換器3、同期分離回路2の他、第1図
に示すように、同期位相比較回路6と、サブキャリア発
生回路5と、バースト位相比較回路4と、電圧制御発振
器7と、そして分周回路8が設けられている。同期比較
回路6には、同期分離回路2から同期信号H4が供給さ
れると共に、電圧制御発振器7で発生させたクロックC
1を分周回路8で分周して得たディジタルの同期信号H
1lが印加されるようになっている。サブキャリア発生
回路5には、同期位相比較回路6からの位相差信号V、
と電圧制御発振器7からのクロックC1が加えられ、ま
た、バースト位相比較回路4には、サブキャリア発生回
路5の出力とA/D変換器3の出力及び同期分離回路2
からのカラーバースト信号区間を示す信号B、が供給さ
れ、このバースト位相比較回路4の出力が周波数制御信
号として電圧制御発振器7に印加されるようになってい
る。
同期位相比較回路6は、テレビ信号から分離された水平
同期信号とクロックCPを分周回路8で分周して得られ
るディジタルの同期信号H,の位相のずれを検出するも
のであり、位相差信号■、が供給されるサブキャリア発
生回路5は、位相差に対し、段階的に位相をずらしてデ
ィジタルのカラーサブキャリア信号を発生するものであ
る。
また、バースト位相比較回路4は、ディジタル化された
テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
ものであり、その位相差を示す信号が供給される電圧制
御発振器7はバースト信号の位相差に応じてクロックC
7の周波数を変化し、A/D変換器3にはそのクロック
CPが標本化クロックとして供給される。
このように、本実施例の位相同期発振回路は、カラーテ
レビ信号のバースト信号に同期して標本化クロックを発
生する回路において、テレビ信号から分離された水平同
期信号とクロックを分周して得られるディジタルの同期
信号の位相のずれを検出する手段と、同期信号の位相差
に対し、段階的に位相をずらしてディジタルのカラーサ
ブキャリア信号を発生する手段と、ディジタル化された
テレビ信号のバースト信号区間において、パースト信号
とディジタルのサブキャリア信号との位相差を検出する
手段と、バースト信号の位相差に応じてクロックの周波
数を変化する電圧制御発振器7を有している。
次に、サブキャリア発生回路5及びバースト位相比較回
路4のそれぞれの具体例を示しつつ、第1図の構成によ
る場合の動作について説明す為。
今、入力端子1にNTSCカラーテレビ信号が加えられ
ているとすると、入力端子1に供給されたNTSCカラ
ーテレビ信号は同期分離回路2とA/D変換器3へ供給
される。同期分離回路2は同期信号HAを分離して同期
位相比較回路6へ供給するとともに、カラーバースト信
号区間を示す信号B、を発生してバースト位相比較回路
4へ供給する。同期位相比較回路6では、分周回路8か
ら供給されるディジタルの同期信号H0と同期分離回路
2から供給される同期信号HAとの位相比較を行って、
位相差信号■、を得てサブキャリア発生回路5へ供給す
る。サブキャリア発生回路5では標本化クロックに対応
したディジタルのサブキャリアを発生し、このサブキャ
リアは同期位相比較回路6からの位相差信号V、に応じ
てサブキャリアの位相がシフトされて出力される。ザブ
キャリアの位相シフトは急激には行わないで、電圧制御
発振器7を制?ff1lする系の追従特性を考慮して、
段階的に微小ずつずらすように制御される。
第2図はこのサブキャリア発生回路5の具体的構成例を
示すブロック図である。入力端子10に供給されたクロ
ック信号C1はカウンター12に供給される。ここで、
f5をクロック周波数、Nを分周回路8によりクロック
CPが何分周されたかを表す値、f工を水平同期周波数
とすると、カウンター12は2倍の水平同期信号の周期
ごとに、すなわち、fs=N−f、であるので2Nの周
期ごとに、リセットされ0〜2N−1のアドレスを操り
返して発生する。位相発生回路13ではアドレス信号に
対応してディジタルのサブキャリアの位相角度の信号を
発生して出力し、加算器15に供給する。
NTSCカラーテレビ信号ではカラーサブキャリアの位
相はテレビスキャンのラインごとに反転するため2ライ
ンでもとの位相にもどる。入力端子11へ供給された位
相差信号■、は初期位相制御回路14へ供給される。初
期位相制御回路14では位相差信号に応じて適当な周期
ごとにあらかじめ定められた位相シフ+−iずつ初期位
相をシフトする。
例えばアナログとディジタルの同期信号のずれがサブキ
ャリアの同期でに倍だけ正にずれている場合は、初期位
相を微小ずつシフトして合計でに倍だけ初期位相がシフ
トされればアナログとディジタルの同期信号はほぼ一致
するようになる。加算器15ではサブキャリア位相に初
期位相を加算する。
サブキャリア発生部16ではサブキャリア位相の信号に
対応したディジタルのカラーサブキャリアの信号を得て
出力端子17へ供給する。なお、位相発生回路13とサ
ブキャリア発生部16はFROM (Programa
ble  Read  0nly  Memory)を
用いて、入力に対応した出力データをあらかじめ書き込
んでおくことにより、簡単に入力信号に対応した出力信
号を得ることができる。
上述のような位相シフトの制御を受けたサブキャリア信
号はバースト位相比較回路4へ供給される。
一方、A/D変換器3は電圧制御発振器7から供給され
るクロックC2によってテレビ信号を標本化して出力し
、出力端子9とバースト位相比較回路4へ供給する。こ
のバースト位相比較回路4ではバースト区間についてテ
レビ信号のカラーバースト信号と、サブキャリア発生回
路5から供給される基準のサブキャリア信号との位相比
較を行い、位相差を示す信号を出力して電圧制御発振器
7へ供給する。
第3図はかかるバースト位[口比較回路4の具体的構成
例を示すブロック図である。入力031子18にはディ
ジタルの’rv1g号が、また、入力端子19にはディ
ジタルの基準サブキャリア信号が入力さね1、乗算器2
1に供給される。乗算器21では2つの入力を乗算して
その結果を積分器22へ供給する。積分器22では入力
端子20に入力されるバースト区間信号B、に応じてバ
ースト区間のみの乗算器出力を連続して積分する。バー
スト区間についてバースト信号と基準サブキャリア信号
の乗算結果を積分して平均化することにより、バースト
信号と基準サブキャリア信号との位相差が平均化された
ものが積分器に加算されたことになる。積分器22の出
力はD/A変換器23でアナログ信号に変換され、周波
数制御信号として出力端子24に送出され、これが電圧
制御発振器7に供給される。
なお、無人信号が続いた後にビデオ(V i d eo
)信号が入力した場合に引き込みを早(するため、積分
器22をリーク積分器とし、積分値がOとなった場合の
周波数制御信号に対応して電圧制御発振:(ルアが標本
化クロックの基準周波数を発生するようにしておく。
上述のようにして、位相差を示す信号が周波数1bll
 ?ffl信号として供給さ゛れる電圧制御発振器7で
はその位相差を示す信号に応じて周波数を変化してクロ
ックC1を発生し、A/D変換器3、サブキャリア発生
回路5及び分周回路8へ供給する。
A/D変換器3では、この電圧制御発振器7からのクロ
ックCPを+!A$化クロフクロツク用い、これによっ
てテレビ信号の標本化し、ディジタルのテレビ信号とし
て送出する。
分周回路8ではクロックCPを分周、例えばl/Nに分
周して、ディジタルの同期信号I]。を発生して出力す
る。1/Nに分周された場合、クロック周波数f3.は
fs =N−fo  (f、lは水平同期周波数)にな
る。
なお、同期位相比較回路6の位相差信号■、を第3図の
バースト位相比較回路4の積分器22に供給して、テレ
ビ信号がモノクロの場合には位相差信号を積分するよう
にすれば、モノクロテレビ信号の場合は水平同期信号に
位相同期した標本化クロックが得られる。
また、第1図では、同期分離回路2はアナログ信号を入
力する構成としたが、この構成の他にディジタル化され
たテレビ信号からディジタル的に同期分離を行う構成も
可能である。すなわち、ディジタル的に水平同期信号の
先端のPCM値を検出して、これから適当なしきい値を
求めて同期分離の処理をすることにより、ディジタル的
に同期信号が得られる。
〔発明の効果〕
以上説明したように本発明は、水平同期信号の位相差に
応じてディジタルの基準サブキャリアの初期位相を微小
ずつシフトすることによりクロックをバースト信号にロ
ックさせながらテレビ信号の水平同期信号とクコツクを
分周して得られるディジタルの同期信号との位相を一致
させることができる効果があり、特にカラーテレビ信号
のバースト信号に同期して標本化クロックを発生させ、
この標本化クロックによってテレビ信号を標本化する場
合に用いて好適である。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、 第2図は第1図のサブキャリア発生回路の具体的構成例
を示すブロック図、 第3図は第1図のバースト位相比較回路の具体的構成例
を示すブロック図である。 1、10,11.18〜20・・入力端子2・・・・・
・・・・同期分離回路 3・・・・・・・・・A/D変換器 4・・・・・・・・・バースト位相比較回路5・・・・
・・・・・サブキャリア発生回路6・・・・・・・・・
同期位相比較回路7・・・・・・・・・電圧制御発振器 8・・・・・・・・・分周回路 9、17.24  ・・・・・出力端子12・・・・・
・・・・カウンター 13・・・・・・・・・位相発生回路 14・・・・・・・・・初期位相制御回路15・・・・
・・・・・加算器 16・・・・・・・・・サブキャリア発生部2】・・・
・・・・・・乗算器 22・・・・・・・・・積分器 23・・・・・・・・・D/A変換器 代理人 弁理士  岩 佐  義 幸 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)カラーテレビ信号のバースト信号に同期してクロ
    ックを発生する位相同期発振回路において、テレビ信号
    から分離された水平同期信号とクロックを分周して得ら
    れるディジタルの同期信号の位相のずれを検出する第1
    の検出手段と、 位相差に対し、段階的に位相をずらしてディジタルのサ
    ブキャリア信号を発生する手段と、テレビ信号のバース
    ト信号区間において、バースト信号とディジタルのサブ
    キャリア信号との位相差を検出する第2の検出手段と、 バースト信号の位相差に応じてクロックの周波数を可変
    する制御可能な発振器とを備えることを特徴とする位相
    同期発振回路。
  2. (2)特許請求の範囲第1項に記載の位相同期発振回路
    において、 前記発振器は、その発生クロックがテレビ信号を標本化
    しディジタル化されたテレビ信号を得るための標本化ク
    ロックとして用いられる電圧制御発振器であることを特
    徴とする位相同期発振回路。
JP61290471A 1986-12-08 1986-12-08 位相同期発振回路 Expired - Lifetime JPH0628463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61290471A JPH0628463B2 (ja) 1986-12-08 1986-12-08 位相同期発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61290471A JPH0628463B2 (ja) 1986-12-08 1986-12-08 位相同期発振回路

Publications (2)

Publication Number Publication Date
JPS63144678A true JPS63144678A (ja) 1988-06-16
JPH0628463B2 JPH0628463B2 (ja) 1994-04-13

Family

ID=17756440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61290471A Expired - Lifetime JPH0628463B2 (ja) 1986-12-08 1986-12-08 位相同期発振回路

Country Status (1)

Country Link
JP (1) JPH0628463B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050059A (ja) * 2010-08-27 2012-03-08 Askey Computer Corp 発振周波数補正方法及び発振周波数補正装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286724A (en) * 1976-01-13 1977-07-19 Nec Corp Color television signal synchronizing coupling unit
JPS59183591A (ja) * 1983-04-04 1984-10-18 Nec Corp テレビ信号用同期信号発生器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286724A (en) * 1976-01-13 1977-07-19 Nec Corp Color television signal synchronizing coupling unit
JPS59183591A (ja) * 1983-04-04 1984-10-18 Nec Corp テレビ信号用同期信号発生器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050059A (ja) * 2010-08-27 2012-03-08 Askey Computer Corp 発振周波数補正方法及び発振周波数補正装置

Also Published As

Publication number Publication date
JPH0628463B2 (ja) 1994-04-13

Similar Documents

Publication Publication Date Title
EP0299724B1 (en) Digitally controlled phase locked loop system
US7532250B2 (en) Clock generation apparatus
EP0247891B1 (en) Phase locked loop system
US4636836A (en) Phase locked loop system for providing a phase shifted output signal
EP0361747A2 (en) A sampled data phase locking system
JPH0591522A (ja) デイジタル発振器及びこれを用いた色副搬送波再生回路
JP3304036B2 (ja) ディジタル映像処理装置のクロック発生回路
US4635103A (en) Phase locked loop system incorporating automatic gain control
JPS63144678A (ja) 位相同期発振回路
US6201578B1 (en) Apparatus with A/D converter for processing television signal
JP3063095B2 (ja) 位相同期装置
JPH0638663B2 (ja) デジタルテレビジョン信号処理装置用のクロック発生回路
JP2003249905A (ja) 周波数測定装置
JPH08275074A (ja) デジタル・クロック発生装置
JP2968730B2 (ja) スキュー補正回路
JP3026695B2 (ja) クロックパルス発生装置
JPH0231518A (ja) 位相同期補償回路
JPH03113975A (ja) クロック発生回路
JP3252606B2 (ja) ディジタルクロマ復調回路
JPH0984039A (ja) 標本化クロック生成装置
JP2000253417A (ja) デジタルacc回路
JPH0746873B2 (ja) A/d変換用のサンプリングクロツク発生回路
JPS6346073A (ja) 位相同期発振回路
JPH1141623A (ja) クロック生成回路
JP2001285888A (ja) ディジタルカラー映像信号処理装置