JPH0628463B2 - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH0628463B2 JPH0628463B2 JP61290471A JP29047186A JPH0628463B2 JP H0628463 B2 JPH0628463 B2 JP H0628463B2 JP 61290471 A JP61290471 A JP 61290471A JP 29047186 A JP29047186 A JP 29047186A JP H0628463 B2 JPH0628463 B2 JP H0628463B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- burst
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーテレビ信号のバースト信号に同期して
クロックを発生する位相同期発振回路に関する。
クロックを発生する位相同期発振回路に関する。
カラーテレビ（ＴＶ）信号のバースト信号に同期してク
ロックを発生する回路として、テレビ信号を標本化する
ための標本化クロックを発生させるものがある。
ロックを発生する回路として、テレビ信号を標本化する
ための標本化クロックを発生させるものがある。
従来、この種の位相同期発振回路は、カラーテレビ信号
のバースト信号に対してクロックを同期させ、クロック
を分周して得られるディジタルの同期信号とテレビ信号
の水平同期信号との位相同期はリセットを行って同期化
を行っていた。
のバースト信号に対してクロックを同期させ、クロック
を分周して得られるディジタルの同期信号とテレビ信号
の水平同期信号との位相同期はリセットを行って同期化
を行っていた。
しかし、上述した従来の位相同期発振回路では、水平同
期信号の位相を合わせるためにリセットを行うと、ディ
ジタルの水平同期信号の１周期のクロック数が変化する
ため、クロックで標本化されたディジタルのＴＶ信号の
データ圧縮を行う場合に符号化エラーが生じたり、符号
化する前に１ラインのデータ数を揃える回路が必要とな
りハードウエアが増加する等の欠点がある。
期信号の位相を合わせるためにリセットを行うと、ディ
ジタルの水平同期信号の１周期のクロック数が変化する
ため、クロックで標本化されたディジタルのＴＶ信号の
データ圧縮を行う場合に符号化エラーが生じたり、符号
化する前に１ラインのデータ数を揃える回路が必要とな
りハードウエアが増加する等の欠点がある。
本発明の目的は、上述の如き問題を発生させずに、テレ
ビ信号の水平同期信号とクロックを分周して得られるデ
ィジタルの同期信号との位相を一致させることができる
位相同期発振回路を提供することにある。
ビ信号の水平同期信号とクロックを分周して得られるデ
ィジタルの同期信号との位相を一致させることができる
位相同期発振回路を提供することにある。
本発明は、カラーテレビ信号のバースト信号に同期して
クロックを発生する位相同期発振回路において、 テレビ信号から分離された水平同期信号とクロックを分
周して得られるディジタルの同期信号の位相のずれを検
出する第１の検出手段と、 位相差に対し、段階的に位相をずらしてディジタルのサ
ブキャリア信号を発生する手段と、 テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
第２の検出手段と、 バースト信号の位相差に応じてクロックの周波数を可変
する制御可能な発振器とを備えることを特徴としてい
る。
クロックを発生する位相同期発振回路において、 テレビ信号から分離された水平同期信号とクロックを分
周して得られるディジタルの同期信号の位相のずれを検
出する第１の検出手段と、 位相差に対し、段階的に位相をずらしてディジタルのサ
ブキャリア信号を発生する手段と、 テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
第２の検出手段と、 バースト信号の位相差に応じてクロックの周波数を可変
する制御可能な発振器とを備えることを特徴としてい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。第１図において、カラーテレビ信号が供給される入
力端子１と出力端子９との間には、Ａ／Ｄ変換器３が設
けられており、また、図示の場合は同期分離回路２が入
力端子１に接続されている。Ａ／Ｄ変換器３は、標本化
クロックによってテレビ信号を標本化して出力するもの
であり、同期分離回路２は、同期信号ＨＡを分離して出
力すると共に、カラーバースト信号区間を示す信号ＢＦ
を出力する。
る。第１図において、カラーテレビ信号が供給される入
力端子１と出力端子９との間には、Ａ／Ｄ変換器３が設
けられており、また、図示の場合は同期分離回路２が入
力端子１に接続されている。Ａ／Ｄ変換器３は、標本化
クロックによってテレビ信号を標本化して出力するもの
であり、同期分離回路２は、同期信号ＨＡを分離して出
力すると共に、カラーバースト信号区間を示す信号ＢＦ
を出力する。
これらＡ／Ｄ変換器３、同期分離回路２の他、第１図に
示すように、同期位相比較回路６と、サブキャリア発生
回路５と、バースト位相比較回路４と、電圧制御発振器
７と、そして分周回路８が設けられている。同期比較回
路６には、同期分離回路２から同期信号ＨＡが供給され
ると共に、電圧制御発振器７で発生させたクロックＣＰ
を分周回路８で分周して得たディジタルの同期信号ＨＤ
が印加されるようになっている。サブキャリア発生回路
５には、同期位相比較回路６からの位相差信号ＶＰと電
圧制御発振器７からのクロックＣＰが加えられ、また、
バースト位相比較回路４には、サブキャリア発生回路５
の出力とＡ／Ｄ変換器３の出力及び同期分離回路２から
のカラーバースト信号区間を示す信号ＢＦが供給され、
このバースト位相比較回路４の出力が周波数制御信号と
して電圧制御発振器７に印加されるようになっている。
示すように、同期位相比較回路６と、サブキャリア発生
回路５と、バースト位相比較回路４と、電圧制御発振器
７と、そして分周回路８が設けられている。同期比較回
路６には、同期分離回路２から同期信号ＨＡが供給され
ると共に、電圧制御発振器７で発生させたクロックＣＰ
を分周回路８で分周して得たディジタルの同期信号ＨＤ
が印加されるようになっている。サブキャリア発生回路
５には、同期位相比較回路６からの位相差信号ＶＰと電
圧制御発振器７からのクロックＣＰが加えられ、また、
バースト位相比較回路４には、サブキャリア発生回路５
の出力とＡ／Ｄ変換器３の出力及び同期分離回路２から
のカラーバースト信号区間を示す信号ＢＦが供給され、
このバースト位相比較回路４の出力が周波数制御信号と
して電圧制御発振器７に印加されるようになっている。
同期位相比較回路６は、テレビ信号から分離された水平
同期信号とクロックＣＰを分周回路８で分周して得られ
るディジタルの同期信号ＨＤの位相のずれを検出するも
のであり、位相差信号ＶＰが供給されるサブキャリア発
生回路５は、位相差に対し、段階的に位相をずらしてデ
ィジタルのカラーサブキャリア信号を発生するものであ
る。
同期信号とクロックＣＰを分周回路８で分周して得られ
るディジタルの同期信号ＨＤの位相のずれを検出するも
のであり、位相差信号ＶＰが供給されるサブキャリア発
生回路５は、位相差に対し、段階的に位相をずらしてデ
ィジタルのカラーサブキャリア信号を発生するものであ
る。
また、バースト位相比較回路４は、ディジタル化された
テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
ものであり、その位相差を示す信号が供給される電圧制
御発振器７はバースト信号の位相差に応じてクロックＣ
Ｐの周波数を変化し、Ａ／Ｄ変換器３にはそのクロック
ＣＰが標本化クロックとして供給される。
テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
ものであり、その位相差を示す信号が供給される電圧制
御発振器７はバースト信号の位相差に応じてクロックＣ
Ｐの周波数を変化し、Ａ／Ｄ変換器３にはそのクロック
ＣＰが標本化クロックとして供給される。
このように、本実施例の位相同期発振回路は、カラーテ
レビ信号のバースト信号に同期して標本化クロックを発
生する回路において、テレビ信号から分離された水平同
期信号とクロックを分周して得られるディジタルの同期
信号の位相のずれを検出する手段と、同期信号の位相差
に対し、段階的に位相をずらしてディジタルのカラーサ
ブキャリア信号を発生する手段と、ディジタル化された
テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
手段と、バースト信号の位相差に応じてクロックの周波
数を変化する電圧制御発振器７を有している。
レビ信号のバースト信号に同期して標本化クロックを発
生する回路において、テレビ信号から分離された水平同
期信号とクロックを分周して得られるディジタルの同期
信号の位相のずれを検出する手段と、同期信号の位相差
に対し、段階的に位相をずらしてディジタルのカラーサ
ブキャリア信号を発生する手段と、ディジタル化された
テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
手段と、バースト信号の位相差に応じてクロックの周波
数を変化する電圧制御発振器７を有している。
次に、サブキャリア発生回路５及びバースト位相比較回
路４のそれぞれの具体例を示しつつ、第１図の構成によ
る場合の動作について説明する。
路４のそれぞれの具体例を示しつつ、第１図の構成によ
る場合の動作について説明する。
今、入力端子１にＮＴＳＣカラーテレビ信号が加えられ
ているとすると、入力端子１に供給されたＮＴＳＣカラ
ーテレビ信号は同期分離回路２とＡ／Ｄ変換器３へ供給
される。同期分離回路２は同期信号ＨＡを分離して同期
位相比較回路６へ供給するとともに、カラーバースト信
号区間を示す信号ＢＦを発生してバースト位相比較回路
４へ供給する。同期位相比較回路６では、分周回路８か
ら供給されるディジタルの同期信号ＨＤと同期分離回路
２から供給される同期信号ＨＡとの位相比較を行って、
位相差信号ＶＰを得てサブキャリア発生回路５へ供給す
る。サブキャリア発生回路５では標本化クロックに対応
したディジタルのサブキャリア信号を発生し、このサブ
キャリア信号は同期位相比較回路６からの位相差信号Ｖ
Ｐに応じてサブキャリアの位相がシフトされて出力され
る。サブキャリアの位相シフトは急激には行わないで、
電圧制御発振器７を制御する系の追従特性を考慮して、
段階的に微小ずつずらすように制御される。
ているとすると、入力端子１に供給されたＮＴＳＣカラ
ーテレビ信号は同期分離回路２とＡ／Ｄ変換器３へ供給
される。同期分離回路２は同期信号ＨＡを分離して同期
位相比較回路６へ供給するとともに、カラーバースト信
号区間を示す信号ＢＦを発生してバースト位相比較回路
４へ供給する。同期位相比較回路６では、分周回路８か
ら供給されるディジタルの同期信号ＨＤと同期分離回路
２から供給される同期信号ＨＡとの位相比較を行って、
位相差信号ＶＰを得てサブキャリア発生回路５へ供給す
る。サブキャリア発生回路５では標本化クロックに対応
したディジタルのサブキャリア信号を発生し、このサブ
キャリア信号は同期位相比較回路６からの位相差信号Ｖ
Ｐに応じてサブキャリアの位相がシフトされて出力され
る。サブキャリアの位相シフトは急激には行わないで、
電圧制御発振器７を制御する系の追従特性を考慮して、
段階的に微小ずつずらすように制御される。
第２図はこのサブキャリア発生回路５の具体的構成例を
示すブロック図である。入力端子10に供給されたクロッ
ク信号ＣＰはカウンター12に供給される。ここで、ｆＳ
をクロック周波数、Ｎは分周回路８によりクロックＣＰ
が何分周されたかを表す値、ｆＨを水平同期周波数とす
ると、カウンター12は２倍の水平同期信号の周期ごと
に、すなわち、ｆＳ＝Ｎ・ｆＨであるので２Ｎの周期ご
とに、リセットされ０〜２Ｎ−１のアドレスを繰り返し
て発生する。位相発生回路13ではアドレス信号に対応し
てディジタルのサブキャリアの位相角度の信号を発生し
て出力し、加算器15に供給する。ＮＴＳＣカラーテレビ
信号ではカラーサブキャリアの位相はテレビスキャンの
ラインごとに反転するため２ラインでもとの位相にもど
る。入力端子11へ供給された位相差信号ＶＰは初期位相
制御回路14へ供給される。初期位相制御回路14では位相
差信号に応じて適当な周期ごとにあらかじめ定められた
位相シフト量ずつ初期位相をシフトする。例えばアナロ
グとディジタルの同期信号のずれがサブキャリアの同期
でｋ倍だけ正にずれている場合は、初期位相を微小ずつ
シフトして合計でｋ倍だけ初期位相がシフトされればア
ナログとディジタルの同期信号はほぼ一致するようにな
る。加算器15ではサブキャリア位相に初期位相を加算す
る。サブキャリア発生部16ではサブキャリア位相の信号
に対応したディジタルのカラーサブキャリアの信号を得
て出力端子17へ供給する。なお、位相発生回路13とサブ
キャリア発生部16はＰＲＯＭ（Ｐｒｏｇｒａｍａｂｌｅ
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を用いて、入力
に対応した出力データをあらかじめ書き込んでおくこと
により、簡単に入力信号に対応した出力信号を得ること
ができる。
示すブロック図である。入力端子10に供給されたクロッ
ク信号ＣＰはカウンター12に供給される。ここで、ｆＳ
をクロック周波数、Ｎは分周回路８によりクロックＣＰ
が何分周されたかを表す値、ｆＨを水平同期周波数とす
ると、カウンター12は２倍の水平同期信号の周期ごと
に、すなわち、ｆＳ＝Ｎ・ｆＨであるので２Ｎの周期ご
とに、リセットされ０〜２Ｎ−１のアドレスを繰り返し
て発生する。位相発生回路13ではアドレス信号に対応し
てディジタルのサブキャリアの位相角度の信号を発生し
て出力し、加算器15に供給する。ＮＴＳＣカラーテレビ
信号ではカラーサブキャリアの位相はテレビスキャンの
ラインごとに反転するため２ラインでもとの位相にもど
る。入力端子11へ供給された位相差信号ＶＰは初期位相
制御回路14へ供給される。初期位相制御回路14では位相
差信号に応じて適当な周期ごとにあらかじめ定められた
位相シフト量ずつ初期位相をシフトする。例えばアナロ
グとディジタルの同期信号のずれがサブキャリアの同期
でｋ倍だけ正にずれている場合は、初期位相を微小ずつ
シフトして合計でｋ倍だけ初期位相がシフトされればア
ナログとディジタルの同期信号はほぼ一致するようにな
る。加算器15ではサブキャリア位相に初期位相を加算す
る。サブキャリア発生部16ではサブキャリア位相の信号
に対応したディジタルのカラーサブキャリアの信号を得
て出力端子17へ供給する。なお、位相発生回路13とサブ
キャリア発生部16はＰＲＯＭ（Ｐｒｏｇｒａｍａｂｌｅ
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を用いて、入力
に対応した出力データをあらかじめ書き込んでおくこと
により、簡単に入力信号に対応した出力信号を得ること
ができる。
上述のような位相シフトの制御を受けたサブキャリア信
号はバースト位相比較回路４へ供給される。
号はバースト位相比較回路４へ供給される。
一方、Ａ／Ｄ変換器３は電圧制御発振器７から供給され
るクロックＣＰによってテレビ信号を標本化して出力
し、出力端子９とバースト位相比較回路４へ供給する。
このバースト位相比較回路４ではバースト区間について
テレビ信号のカラーバースト信号と、サブキャリア発生
回路５から供給される基準のサブキャリア信号との位相
比較を行い、位相差を示す信号を出力して電圧制御発振
器７へ供給する。
るクロックＣＰによってテレビ信号を標本化して出力
し、出力端子９とバースト位相比較回路４へ供給する。
このバースト位相比較回路４ではバースト区間について
テレビ信号のカラーバースト信号と、サブキャリア発生
回路５から供給される基準のサブキャリア信号との位相
比較を行い、位相差を示す信号を出力して電圧制御発振
器７へ供給する。
第３図はかかるバースト位相比較回路４の具体的構成例
を示すブロック図である。入力端子18にはディジタルの
ＴＶ信号が、また、入力端子19にはディジタルの基準サ
ブキャリア信号が入力され、乗算器21に供給される。乗
算器21では２つの入力を乗算してその結果を積分器22へ
供給する。積分器22では入力端子20に入力されるバース
ト区間信号ＢＦに応じてバースト区間のみの乗算器出力
を連続して積分する。バースト区間についてバースト信
号と基準サブキャリア信号の乗算結果を積分して平均化
することにより、バースト信号と基準サブキャリア信号
との位相差が平均化されたものが積分器に加算されたこ
とになる。積分器22の出力はＤ／Ａ変換器23でアナログ
信号に変換され、周波数制御信号として出力端子24に送
出され、これが電圧制御発振器７に供給される。
を示すブロック図である。入力端子18にはディジタルの
ＴＶ信号が、また、入力端子19にはディジタルの基準サ
ブキャリア信号が入力され、乗算器21に供給される。乗
算器21では２つの入力を乗算してその結果を積分器22へ
供給する。積分器22では入力端子20に入力されるバース
ト区間信号ＢＦに応じてバースト区間のみの乗算器出力
を連続して積分する。バースト区間についてバースト信
号と基準サブキャリア信号の乗算結果を積分して平均化
することにより、バースト信号と基準サブキャリア信号
との位相差が平均化されたものが積分器に加算されたこ
とになる。積分器22の出力はＤ／Ａ変換器23でアナログ
信号に変換され、周波数制御信号として出力端子24に送
出され、これが電圧制御発振器７に供給される。
なお、無入信号が続いた後にビデオ（Ｖｉｄｅｏ）信号
が入力した場合に引き込みを早くするため、積分器22を
リーク積分器とし、積分値が０となった場合の周波数制
御信号に対応して電圧制御発振器７が標本化クロックの
基準周波数を発生するようにしておく。
が入力した場合に引き込みを早くするため、積分器22を
リーク積分器とし、積分値が０となった場合の周波数制
御信号に対応して電圧制御発振器７が標本化クロックの
基準周波数を発生するようにしておく。
上述のようにして、位相差を示す信号が周波数制御信号
として供給される電圧制御発振器７ではその位相差を示
す信号に応じて周波数を変化してクロックＣＰを発生
し、Ａ／Ｄ変換器３、サブキャリア発生回路５及び分周
回路８へ供給する。
として供給される電圧制御発振器７ではその位相差を示
す信号に応じて周波数を変化してクロックＣＰを発生
し、Ａ／Ｄ変換器３、サブキャリア発生回路５及び分周
回路８へ供給する。
Ａ／Ｄ変換器３では、この電圧制御発振器７からのクロ
ックＣＰを標準化クロックとして用い、これによってテ
レビ信号の標本化し、ディジタルのテレビ信号として送
出する。
ックＣＰを標準化クロックとして用い、これによってテ
レビ信号の標本化し、ディジタルのテレビ信号として送
出する。
分周回路８ではクロックＣＰを分周、例えば１／Ｎに分
周して、ディジタルの同期信号ＨＤを発生して出力す
る。１／Ｎに分周された場合、クロック周波数ｆＳはｆ
Ｓ＝Ｎ・ｆＨ（ｆＨは水平同期周波数）になる。
周して、ディジタルの同期信号ＨＤを発生して出力す
る。１／Ｎに分周された場合、クロック周波数ｆＳはｆ
Ｓ＝Ｎ・ｆＨ（ｆＨは水平同期周波数）になる。
なお、同期位相比較回路６の位相差信号ＶＰを第３図の
バースト位相比較回路４の積分器22に供給して、テレビ
信号がモノクロの場合には位相差信号を積分するように
すれば、モノクロテレビ信号の場合は水平同期信号に位
相同期した標本化クロックが得られる。
バースト位相比較回路４の積分器22に供給して、テレビ
信号がモノクロの場合には位相差信号を積分するように
すれば、モノクロテレビ信号の場合は水平同期信号に位
相同期した標本化クロックが得られる。
また、第１図では、同期分離回路２はアナログ信号を入
力する構成としたが、この構成の他にディジタル化され
たテレビ信号からディジタル的に同期分離を行う構成も
可能である。すなわち、ディジタル的に水平同期信号の
先端のＰＣＭ値を検出して、これから適当なしきい値を
求めて同期分離の処理をすることにより、ディジタル的
に同期信号が得られる。
力する構成としたが、この構成の他にディジタル化され
たテレビ信号からディジタル的に同期分離を行う構成も
可能である。すなわち、ディジタル的に水平同期信号の
先端のＰＣＭ値を検出して、これから適当なしきい値を
求めて同期分離の処理をすることにより、ディジタル的
に同期信号が得られる。
以上説明したように本発明は、水平同期信号の位相差に
応じてディジタルの基準サブキャリアの初期位相を微小
ずつシフトすることによりクロックをバースト信号にロ
ックさせながらテレビ信号の水平同期信号とクロックを
分周して得られるディジタルの同期信号との位相を一致
させることができる効果があり、特にカラーテレビ信号
のバースト信号に同期して標本化クロックを発生させ、
この標本化クロックによってテレビ信号を標本化する場
合に用いて好適である。
応じてディジタルの基準サブキャリアの初期位相を微小
ずつシフトすることによりクロックをバースト信号にロ
ックさせながらテレビ信号の水平同期信号とクロックを
分周して得られるディジタルの同期信号との位相を一致
させることができる効果があり、特にカラーテレビ信号
のバースト信号に同期して標本化クロックを発生させ、
この標本化クロックによってテレビ信号を標本化する場
合に用いて好適である。
第１図は本発明の一実施例の構成を示すブロック図、 第２図は第１図のサブキャリア発生回路の具体的構成例
を示すブロック図、 第３図は第１図のバースト位相比較回路の具体的構成例
を示すブロック図である。 １，10,11,18〜20……入力端子 ２……同期分離回路 ３……Ａ／Ｄ変換器 ４……バースト位相比較回路 ５……サブキャリア発生回路 ６……同期位相比較回路 ７……電圧制御発振器 ８……分周回路 ９，17,24……出力端子 12……カウンター 13……位相発生回路 14……加算器 15……加算器 16……サブキャリア発生部 21……乗算器 22……積分器 23……Ｄ／Ａ変換器
を示すブロック図、 第３図は第１図のバースト位相比較回路の具体的構成例
を示すブロック図である。 １，10,11,18〜20……入力端子 ２……同期分離回路 ３……Ａ／Ｄ変換器 ４……バースト位相比較回路 ５……サブキャリア発生回路 ６……同期位相比較回路 ７……電圧制御発振器 ８……分周回路 ９，17,24……出力端子 12……カウンター 13……位相発生回路 14……加算器 15……加算器 16……サブキャリア発生部 21……乗算器 22……積分器 23……Ｄ／Ａ変換器
Claims (2)
- 【請求項１】カラーテレビ信号のバースト信号に同期し
てクロックを発生する位相同期発振回路において、 テレビ信号から分離された水平同期信号とクロックを分
周して得られるディジタルの同期信号の位相のずれを検
出する第１の検出手段と、 位相差に対し、段階的に位相をずらしてディジタルのサ
ブキャリア信号を発生する手段と、 テレビ信号のバースト信号区間において、バースト信号
とディジタルのサブキャリア信号との位相差を検出する
第２の検出手段と、 バースト信号の位相差に応じてクロックの周波数を可変
する制御可能な発振器とを備えることを特徴とする位相
同期発振回路。 - 【請求項２】特許請求の範囲第１項に記載の位相同期発
振回路において、 前記発振器は、その発生クロックがテレビ信号を標本化
しディジタル化されたテレビ信号を得るための標本化ク
ロックとして用いられる電圧制御発振器であることを特
徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290471A JPH0628463B2 (ja) | 1986-12-08 | 1986-12-08 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61290471A JPH0628463B2 (ja) | 1986-12-08 | 1986-12-08 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63144678A JPS63144678A (ja) | 1988-06-16 |
| JPH0628463B2 true JPH0628463B2 (ja) | 1994-04-13 |
Family
ID=17756440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61290471A Expired - Lifetime JPH0628463B2 (ja) | 1986-12-08 | 1986-12-08 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628463B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201209542A (en) * | 2010-08-27 | 2012-03-01 | Askey Computer Corp | Method and apparatus for calibrating a frequency oscillator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5841713B2 (ja) * | 1976-01-13 | 1983-09-13 | 日本電気株式会社 | カラ−テレビジヨン信号の同期結合装置 |
| JPS59183591A (ja) * | 1983-04-04 | 1984-10-18 | Nec Corp | テレビ信号用同期信号発生器 |
-
1986
- 1986-12-08 JP JP61290471A patent/JPH0628463B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63144678A (ja) | 1988-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0247891B1 (en) | Phase locked loop system | |
| JPH0946546A (ja) | ビデオ表示装置 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| JPH0628463B2 (ja) | 位相同期発振回路 | |
| EP1041829A1 (en) | Dual-loop pll circuit and chrominance demodulation circuit using the same | |
| US4633298A (en) | Digitally controlled phase locked loop system having coarse and fine locking modes | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JPH08275074A (ja) | デジタル・クロック発生装置 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPH01157618A (ja) | 複合映像信号のアナログ−ディジタル変換装置 | |
| JP3501704B2 (ja) | 映像信号ディジタル処理装置 | |
| JPH0349506Y2 (ja) | ||
| JPH03113975A (ja) | クロック発生回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0746873B2 (ja) | Ａ／ｄ変換用のサンプリングクロツク発生回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPH10215170A (ja) | ロック検出回路及び映像信号処理装置 | |
| JPH06327022A (ja) | クロックパルス発生装置 | |
| JP2000501250A (ja) | 特にフラットパネルｌｃｄディスプレイ用にビデオ信号をディジタル化する方法及び装置 | |
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JPH11308631A (ja) | 画像信号処理装置 | |
| JPH0575236B2 (ja) | ||
| JP2002247613A (ja) | Ｓｃｈ検出装置 |