JPH0984039A - 標本化クロック生成装置 - Google Patents
標本化クロック生成装置Info
- Publication number
- JPH0984039A JPH0984039A JP7232907A JP23290795A JPH0984039A JP H0984039 A JPH0984039 A JP H0984039A JP 7232907 A JP7232907 A JP 7232907A JP 23290795 A JP23290795 A JP 23290795A JP H0984039 A JPH0984039 A JP H0984039A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- clock
- sampling clock
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 １水平同期期間（１Ｈ）におけるアナログ映
像信号Ｐの標本数を基準値に保つことができ、標本数に
バラツキを生じることのない標本化クロック生成装置を
提供する。 【解決手段】 映像信号に重畳されたカラーバースト信
号に同期したクロック信号を生成するクロック生成手段
（２０）と、前記クロック信号に対して位相遅延を有す
る標本化クロックを生成する位相遅延手段（３０）と、
位相制御手段（４０）とを備え、位相制御手段は、位相
遅延手段を制御して位相遅延量を調整することにより、
映像信号に重畳された第１の水平同期信号を標本化クロ
ックを用いて標本化するタイミングの調整を行う。これ
により、第１の水平同期信号を標本化して得られる第２
の水平同期信号に基づいて定められる映像信号の標本数
を第２の水平同期信号の各周期において基準値（９１０
個）とする。
像信号Ｐの標本数を基準値に保つことができ、標本数に
バラツキを生じることのない標本化クロック生成装置を
提供する。 【解決手段】 映像信号に重畳されたカラーバースト信
号に同期したクロック信号を生成するクロック生成手段
（２０）と、前記クロック信号に対して位相遅延を有す
る標本化クロックを生成する位相遅延手段（３０）と、
位相制御手段（４０）とを備え、位相制御手段は、位相
遅延手段を制御して位相遅延量を調整することにより、
映像信号に重畳された第１の水平同期信号を標本化クロ
ックを用いて標本化するタイミングの調整を行う。これ
により、第１の水平同期信号を標本化して得られる第２
の水平同期信号に基づいて定められる映像信号の標本数
を第２の水平同期信号の各周期において基準値（９１０
個）とする。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ映像信号
をデジタル信号に変換する際の標本化に使用される標本
化クロックを生成する標本化クロック生成装置に関す
る。
をデジタル信号に変換する際の標本化に使用される標本
化クロックを生成する標本化クロック生成装置に関す
る。
【０００２】
【従来の技術】従来、アナログ映像信号をデジタル信号
に変換する過程において、アナログ映像信号の標本化
は、カラーバースト信号に同期した標本化クロックを用
いて行われている。図３は、従来の標本化クロック生成
装置の構成を表すブロック図である。バースト抜取回路
１の入力にはアナログ映像信号Ｐが与えられ、このバー
スト抜取回路１は、映像信号Ｐに重畳されているカラー
バースト信号（符号なし）を抽出して位相比較回路２の
一方の入力に与える。位相比較回路２の他方の入力には
後述する分周回路５から分周信号（符号なし）が与えら
れ、位相比較回路２は、カラーバースト信号と分周信号
との位相差を比較して位相誤差信号（符号なし）を生成
し、これをＬＰＦ(低域通過フィルター)３の入力に与え
る。ＬＰＦ３の出力はＶＣＸＯ（クリスタル電圧制御発
振回路）４の入力に与えられ、ＶＣＸＯ４は、位相誤差
信号の低域成分からなる信号に制御されて、４ｆSC（ｆ
SC：サブキャリア周波数）を周波数とするＰＬＬクロッ
ク信号φPLLを出力する。また、分周回路５はＶＣＸＯ
４からＰＬＬクロック信号φPLLを入力して分周し、こ
の分周信号を前述した位相比較回路２の他方の入力に与
える。そして、ＶＣＸＯ４から出力されるＰＬＬクロッ
ク信号φPLLが、標本化クロックφSとしてこの標本化ク
ロック生成装置から出力されるものとなっている。
に変換する過程において、アナログ映像信号の標本化
は、カラーバースト信号に同期した標本化クロックを用
いて行われている。図３は、従来の標本化クロック生成
装置の構成を表すブロック図である。バースト抜取回路
１の入力にはアナログ映像信号Ｐが与えられ、このバー
スト抜取回路１は、映像信号Ｐに重畳されているカラー
バースト信号（符号なし）を抽出して位相比較回路２の
一方の入力に与える。位相比較回路２の他方の入力には
後述する分周回路５から分周信号（符号なし）が与えら
れ、位相比較回路２は、カラーバースト信号と分周信号
との位相差を比較して位相誤差信号（符号なし）を生成
し、これをＬＰＦ(低域通過フィルター)３の入力に与え
る。ＬＰＦ３の出力はＶＣＸＯ（クリスタル電圧制御発
振回路）４の入力に与えられ、ＶＣＸＯ４は、位相誤差
信号の低域成分からなる信号に制御されて、４ｆSC（ｆ
SC：サブキャリア周波数）を周波数とするＰＬＬクロッ
ク信号φPLLを出力する。また、分周回路５はＶＣＸＯ
４からＰＬＬクロック信号φPLLを入力して分周し、こ
の分周信号を前述した位相比較回路２の他方の入力に与
える。そして、ＶＣＸＯ４から出力されるＰＬＬクロッ
ク信号φPLLが、標本化クロックφSとしてこの標本化ク
ロック生成装置から出力されるものとなっている。
【０００３】このように構成された従来の標本化クロッ
ク生成回路の動作を、以下に説明する。この従来の標本
化クロック生成回路は、ＶＣＸＯ４が出力するＰＬＬク
ロック信号φPLL（標本化クロックφS）の位相をカラー
バースト信号の位相に合わせるＰＬＬ(Phase-locked lo
op)回路を形成して構成されている。すなわち、位相比
較回路２は、バースト抜取回路１により映像信号Ｐから
抽出されたカラーバースト信号と、ＶＣＸＯ４が出力す
るＰＬＬクロック信号φPLL（即ち、標本化クロック
φS）を分周した分周信号との位相を比較し、これらの
信号の位相差に依存した位相誤差信号を出力する。この
位相誤差信号は、ＬＰＦ３により高域成分がカットされ
てＶＣＸＯ４に与えられ、カラーバースト信号と分周信
号との間の位相差がなくなるように、ＶＣＸＯ４が出力
するＰＬＬクロック信号φPLL（標本化クロックφS）の
位相を制御する。この結果、カラーバースト信号と位相
が一致して同期した標本化クロックφSが生成される。
ク生成回路の動作を、以下に説明する。この従来の標本
化クロック生成回路は、ＶＣＸＯ４が出力するＰＬＬク
ロック信号φPLL（標本化クロックφS）の位相をカラー
バースト信号の位相に合わせるＰＬＬ(Phase-locked lo
op)回路を形成して構成されている。すなわち、位相比
較回路２は、バースト抜取回路１により映像信号Ｐから
抽出されたカラーバースト信号と、ＶＣＸＯ４が出力す
るＰＬＬクロック信号φPLL（即ち、標本化クロック
φS）を分周した分周信号との位相を比較し、これらの
信号の位相差に依存した位相誤差信号を出力する。この
位相誤差信号は、ＬＰＦ３により高域成分がカットされ
てＶＣＸＯ４に与えられ、カラーバースト信号と分周信
号との間の位相差がなくなるように、ＶＣＸＯ４が出力
するＰＬＬクロック信号φPLL（標本化クロックφS）の
位相を制御する。この結果、カラーバースト信号と位相
が一致して同期した標本化クロックφSが生成される。
【０００４】
【発明が解決しようとする課題】ところで、上述したよ
うな従来の標本化クロック生成装置により生成された標
本化クロックφSを用いてアナログ量の映像信号Ｐを標
本化する場合、この標本化の時間軸上の基準となる水平
同期信号ＨＳＹＮＣの１水平同期期間（１Ｈ）あたりの
標本数が、本来的には一定の基準値（９１０個）となる
ように設計されているにもかかわらず、この基準値（９
１０個）に対して±１の誤差を生じ、１水平同期期間あ
たりの標本数にバラツキを生じるという問題があった。
うな従来の標本化クロック生成装置により生成された標
本化クロックφSを用いてアナログ量の映像信号Ｐを標
本化する場合、この標本化の時間軸上の基準となる水平
同期信号ＨＳＹＮＣの１水平同期期間（１Ｈ）あたりの
標本数が、本来的には一定の基準値（９１０個）となる
ように設計されているにもかかわらず、この基準値（９
１０個）に対して±１の誤差を生じ、１水平同期期間あ
たりの標本数にバラツキを生じるという問題があった。
【０００５】図４は、水平同期信号ＨＳＹＮＣにより規
定される各水平同期期間における映像信号Ｐの標本数を
例示した線図である。水平同期信号ＨＳＹＮＣは、各水
平同期期間Ｔ1，Ｔ2，Ｔ3等の開始をそれぞれ示すロウ
レベルパルスｐ1，ｐ2，ｐ3等を有しており、各水平同
期期間は、それぞれの水平同期期間の開始を示すロウレ
ベルパルスの立ち下がりのエッジから次の水平同期期間
の開始を示すロウレベルパルスの立ち下がりのエッジま
での時間により規定されるものとなっている。同図は、
水平同期期間Ｔ1，Ｔ2，Ｔ3における映像信号Ｐの標本
数が、それぞれＮ，Ｎ−１，Ｎ＋１個であることを表し
ている。
定される各水平同期期間における映像信号Ｐの標本数を
例示した線図である。水平同期信号ＨＳＹＮＣは、各水
平同期期間Ｔ1，Ｔ2，Ｔ3等の開始をそれぞれ示すロウ
レベルパルスｐ1，ｐ2，ｐ3等を有しており、各水平同
期期間は、それぞれの水平同期期間の開始を示すロウレ
ベルパルスの立ち下がりのエッジから次の水平同期期間
の開始を示すロウレベルパルスの立ち下がりのエッジま
での時間により規定されるものとなっている。同図は、
水平同期期間Ｔ1，Ｔ2，Ｔ3における映像信号Ｐの標本
数が、それぞれＮ，Ｎ−１，Ｎ＋１個であることを表し
ている。
【０００６】図５は、標本数にバラツキを生じるメカニ
ズムを説明するためのタイミングチャートであり、図４
に示したパルスｐ1およびｐ2の近傍における標本化クロ
ックφSおよび後述する水平同期信号ＨＤの波形を表し
たものである。以下、映像信号Ｐの標本数にバラツキが
生じるメカニズムについて、図５を参照しながら説明す
る。標本化クロックφSの立ち上がりのエッジで画像信
号Ｐを標本化することとの整合をとるために、画像信号
Ｐの標本数を規定する映像信号標本化期間は、標本化ク
ロックφSの立ち上がりのエッジで水平同期信号ＨＳＹ
ＮＣを標本化して生成した水平同期信号ＨＤにより定め
られるものとなっている。すなわち、図示しない水平同
期信号標本化回路は、標本化クロックφSの立ち上がり
のエッジで水平同期信号ＨＳＹＮＣを標本化することに
より、ロウレベルパルスｐ1，ｐ2等に対応したロウレベ
ルパルスｐｓ1，ｐｓ2等を有する水平同期信号ＨＤを生
成する。映像信号標本化期間は、水平同期信号ＨＤが有
するロウレベルパルスの立ち下がりのエッジから次のロ
ウレベルパルスの立ち下がりのエッジまでの期間として
定義される。
ズムを説明するためのタイミングチャートであり、図４
に示したパルスｐ1およびｐ2の近傍における標本化クロ
ックφSおよび後述する水平同期信号ＨＤの波形を表し
たものである。以下、映像信号Ｐの標本数にバラツキが
生じるメカニズムについて、図５を参照しながら説明す
る。標本化クロックφSの立ち上がりのエッジで画像信
号Ｐを標本化することとの整合をとるために、画像信号
Ｐの標本数を規定する映像信号標本化期間は、標本化ク
ロックφSの立ち上がりのエッジで水平同期信号ＨＳＹ
ＮＣを標本化して生成した水平同期信号ＨＤにより定め
られるものとなっている。すなわち、図示しない水平同
期信号標本化回路は、標本化クロックφSの立ち上がり
のエッジで水平同期信号ＨＳＹＮＣを標本化することに
より、ロウレベルパルスｐ1，ｐ2等に対応したロウレベ
ルパルスｐｓ1，ｐｓ2等を有する水平同期信号ＨＤを生
成する。映像信号標本化期間は、水平同期信号ＨＤが有
するロウレベルパルスの立ち下がりのエッジから次のロ
ウレベルパルスの立ち下がりのエッジまでの期間として
定義される。
【０００７】この水平同期信号ＨＤは、上述したように
映像信号標本化期間を規定する一方、この標本化クロッ
ク生成装置が適用された図示しない画像処理装置におい
て、映像信号Ｐを標本化して得られた信号の１水平同期
期間（１Ｈ）を規定するものとなっている。映像信号Ｐ
の標本化は、水平同期信号ＨＤが有するロウレベルパル
スの立ち下がりのエッジから次のロウレベルパルスの立
ち下がりのエッジまでの期間、すなわち映像信号標本化
期間に標本化クロックφSを用いて実行される。すなわ
ち、映像信号Ｐの標本数は、映像信号標本化期間に依存
する。水平同期信号ＨＳＹＮＣが有するロウレベルパル
スの立ち下がりのエッジから次のロウレベルパルスの立
ち下がりのエッジまでの時間が一定であれば、この映像
信号標本化期間は本来的には一定となり、この映像信号
標本化期間における映像信号Ｐの標本数が基準値（９１
０個）となるように設定されている。なお、上述したよ
うに、映像信号Ｐの標本数は、映像信号標本化期間に依
存することから、上述した基準値として時間に対応した
量を規定することも可能であるが、以下の説明では、こ
れまでの説明における取り扱いと同様に、標本数に対応
した量を表すものとして基準値を取り扱うこととする。
映像信号標本化期間を規定する一方、この標本化クロッ
ク生成装置が適用された図示しない画像処理装置におい
て、映像信号Ｐを標本化して得られた信号の１水平同期
期間（１Ｈ）を規定するものとなっている。映像信号Ｐ
の標本化は、水平同期信号ＨＤが有するロウレベルパル
スの立ち下がりのエッジから次のロウレベルパルスの立
ち下がりのエッジまでの期間、すなわち映像信号標本化
期間に標本化クロックφSを用いて実行される。すなわ
ち、映像信号Ｐの標本数は、映像信号標本化期間に依存
する。水平同期信号ＨＳＹＮＣが有するロウレベルパル
スの立ち下がりのエッジから次のロウレベルパルスの立
ち下がりのエッジまでの時間が一定であれば、この映像
信号標本化期間は本来的には一定となり、この映像信号
標本化期間における映像信号Ｐの標本数が基準値（９１
０個）となるように設定されている。なお、上述したよ
うに、映像信号Ｐの標本数は、映像信号標本化期間に依
存することから、上述した基準値として時間に対応した
量を規定することも可能であるが、以下の説明では、こ
れまでの説明における取り扱いと同様に、標本数に対応
した量を表すものとして基準値を取り扱うこととする。
【０００８】ところが、水平同期信号ＨＳＹＮＣが有す
るロウレベルパルスの立ち下がりのエッジから次のロウ
レベルパルスの立ち下がりのエッジまでの時間を一定に
保ったとしても、映像信号標本化期間が変動する場合が
あり、この結果、映像信号Ｐの標本数が変動する場合が
ある。この映像信号標本化期間が変動する原因を以下に
説明する。先ず、図５において、水平同期期間Ｔ1の開
始を示すパルスｐ1の標本化に着目する。同図に示すよ
うに、パルスｐ1の標本化において、パルスｐ1の立ち下
がりのエッジとこれを標本化する標本化クロックφSの
立ち上がりエッジとがほぼ同じタイミングであった場
合、パルスｐ1を標本化して得られるパルスｐｓ1の立ち
下がりのエッジが、パルスｐ1の立ち下がりのエッジに
対して、標本化クロックφSの１クロック分だけ遅れる
場合がある（図５の水平同期信号ＨＤの破線部分）。こ
れは、水平同期信号ＨＳＹＮＣを入力する水平同期信号
標本化回路の入力部（例えば、コンパレータ回路など）
の入力スレッショルドレベルと水平同期信号ＨＳＹＮＣ
の信号レベルとの相対関係に起因している。
るロウレベルパルスの立ち下がりのエッジから次のロウ
レベルパルスの立ち下がりのエッジまでの時間を一定に
保ったとしても、映像信号標本化期間が変動する場合が
あり、この結果、映像信号Ｐの標本数が変動する場合が
ある。この映像信号標本化期間が変動する原因を以下に
説明する。先ず、図５において、水平同期期間Ｔ1の開
始を示すパルスｐ1の標本化に着目する。同図に示すよ
うに、パルスｐ1の標本化において、パルスｐ1の立ち下
がりのエッジとこれを標本化する標本化クロックφSの
立ち上がりエッジとがほぼ同じタイミングであった場
合、パルスｐ1を標本化して得られるパルスｐｓ1の立ち
下がりのエッジが、パルスｐ1の立ち下がりのエッジに
対して、標本化クロックφSの１クロック分だけ遅れる
場合がある（図５の水平同期信号ＨＤの破線部分）。こ
れは、水平同期信号ＨＳＹＮＣを入力する水平同期信号
標本化回路の入力部（例えば、コンパレータ回路など）
の入力スレッショルドレベルと水平同期信号ＨＳＹＮＣ
の信号レベルとの相対関係に起因している。
【０００９】すなわち、時刻ｔ1の前後において、水平
同期信号ＨＳＹＮＣがハイレベルからロウレベルに遷移
する際に、水平同期信号ＨＳＹＮＣの波形が不安定とな
り、時刻ｔ1において、水平同期信号ＨＳＹＮＣの信号
レベルが水平同期信号標本化回路の入力スレッショルド
レベルより低い場合と高い場合が生じる。このため、時
刻ｔ1において水平同期信号ＨＳＹＮＣを標本化する場
合、水平同期信号標本化回路が、水平同期信号ＨＳＹＮ
Ｃをロウレベルとみなして水平同期信号ＨＤをローレベ
ルに生成するときと、水平同期信号ＨＳＹＮＣをハイレ
ベルとみなして水平同期信号ＨＤをハイレベルに生成す
るときとが生じることとなる。また、時刻ｔ2における
標本化クロックφsの立ち上がりのエッジでは、水平同
期信号ＨＳＹＮＣがローレベルに安定しているので、時
刻ｔ2から次の標本化が行われる時刻ｔ3までの期間にお
いて、水平同期信号ＨＤはローレベルに安定することと
なる。
同期信号ＨＳＹＮＣがハイレベルからロウレベルに遷移
する際に、水平同期信号ＨＳＹＮＣの波形が不安定とな
り、時刻ｔ1において、水平同期信号ＨＳＹＮＣの信号
レベルが水平同期信号標本化回路の入力スレッショルド
レベルより低い場合と高い場合が生じる。このため、時
刻ｔ1において水平同期信号ＨＳＹＮＣを標本化する場
合、水平同期信号標本化回路が、水平同期信号ＨＳＹＮ
Ｃをロウレベルとみなして水平同期信号ＨＤをローレベ
ルに生成するときと、水平同期信号ＨＳＹＮＣをハイレ
ベルとみなして水平同期信号ＨＤをハイレベルに生成す
るときとが生じることとなる。また、時刻ｔ2における
標本化クロックφsの立ち上がりのエッジでは、水平同
期信号ＨＳＹＮＣがローレベルに安定しているので、時
刻ｔ2から次の標本化が行われる時刻ｔ3までの期間にお
いて、水平同期信号ＨＤはローレベルに安定することと
なる。
【００１０】なお、水平同期信号ＨＳＹＮＣのパルスｐ
1がロウレベルからハイレベルに遷移する際にも、上述
した理由と同様の理由により、パルスｐｓ1の立ち上が
りのエッジが、パルスｐ1の立ち上がりのエッジに対し
て１クロック分だけ遅れる場合が生じる。しかし、前述
したように、この従来例の場合、映像信号Ｐの標本数
は、水平同期信号ＨＤの立ち下がりのエッジで規定され
るものとなっているので、立ち上がりのエッジに特に着
目する必要はなく、図５に示した水平同期信号ＨＤの波
形も、これを考慮したものとはなっていない。
1がロウレベルからハイレベルに遷移する際にも、上述
した理由と同様の理由により、パルスｐｓ1の立ち上が
りのエッジが、パルスｐ1の立ち上がりのエッジに対し
て１クロック分だけ遅れる場合が生じる。しかし、前述
したように、この従来例の場合、映像信号Ｐの標本数
は、水平同期信号ＨＤの立ち下がりのエッジで規定され
るものとなっているので、立ち上がりのエッジに特に着
目する必要はなく、図５に示した水平同期信号ＨＤの波
形も、これを考慮したものとはなっていない。
【００１１】このように、水平同期期間Ｔ1の開始を規
定するパルスｐ1を標本化してパルスｐｓ1を生成する場
合に、パルスｐｓ1の立ち下がりのエッジが、パルスｐ1
の立ち下がりのエッジに対して１標本化クロック分だけ
遅れる場合と遅れない場合とがあり、パルスｐ1の立ち
下がりのエッジにより規定される映像信号標本化期間の
開始時刻が変動する結果となる。また、水平同期期間Ｔ
1の終了時刻（水平同期期間Ｔ2の開始時刻）を規定する
パルスｐ2を標本化してパルスｐｓ2を生成する際にも同
様のことが独立に起こる。すなわち、時刻ｔ4におい
て、水平同期期間Ｔ1の終了時刻（水平同期期間Ｔ2の開
始時刻）を規定するパルスｐ2の立ち下がりが、標本化
クロックφSの立ち上がりと同じタイミングであった場
合に、時刻ｔ4から時刻ｔ5の期間において、水平同期信
号ＨＤがハイレベルとなる場合とロウレベルとなる場合
とがある。このため、パルスｐｓ2の立ち下がりについ
ても、パルスｐ2の立ち下がりに対して１標本化クロッ
ク分だけ遅れる場合が生じることとなる。
定するパルスｐ1を標本化してパルスｐｓ1を生成する場
合に、パルスｐｓ1の立ち下がりのエッジが、パルスｐ1
の立ち下がりのエッジに対して１標本化クロック分だけ
遅れる場合と遅れない場合とがあり、パルスｐ1の立ち
下がりのエッジにより規定される映像信号標本化期間の
開始時刻が変動する結果となる。また、水平同期期間Ｔ
1の終了時刻（水平同期期間Ｔ2の開始時刻）を規定する
パルスｐ2を標本化してパルスｐｓ2を生成する際にも同
様のことが独立に起こる。すなわち、時刻ｔ4におい
て、水平同期期間Ｔ1の終了時刻（水平同期期間Ｔ2の開
始時刻）を規定するパルスｐ2の立ち下がりが、標本化
クロックφSの立ち上がりと同じタイミングであった場
合に、時刻ｔ4から時刻ｔ5の期間において、水平同期信
号ＨＤがハイレベルとなる場合とロウレベルとなる場合
とがある。このため、パルスｐｓ2の立ち下がりについ
ても、パルスｐ2の立ち下がりに対して１標本化クロッ
ク分だけ遅れる場合が生じることとなる。
【００１２】したがって、水平同期期間Ｔ1に対応した
水平同期信号ＨＤが取り得る波形は、以下の４つのケー
スに集約される。 （第１のケース）水平同期信号ＨＤのパルスｐｓ1およ
びｐｓ2の立ち下がりのエッジが、それぞれ水平同期信
号信号ＨＳＹＮＣのパルスｐ1およびｐ2の立ち下がりの
エッジと同じタイミングとなる波形。 （第２のケース）水平同期信号ＨＤのパルスｐｓ1の立
ち下がりのエッジが、水平同期信号ＨＳＹＮＣのパルス
ｐ1の立ち下がりのエッジに対して１標本化クロック分
遅れ、水平同期信号ＨＤのパルスｐｓ2の立ち下がりの
エッジが、水平同期信号ＨＳＹＮＣのパルスｐ2の立ち
下がりのエッジと同じタイミングとなる波形。 （第３のケース）水平同期信号ＨＤのパルスｐｓ1の立
ち下がりのエッジが、水平同期信号ＨＳＹＮＣのｐ1の
立ち下がりのエッジと同じタイミングとなり、水平同期
信号ＨＤのパルスｐｓ2の立ち下がりのエッジが、水平
同期信号ＨＳＹＮＣのパルスｐ2の立ち下がりのエッジ
に対して１標本化クロック分遅れる波形。 （第４のケース）水平同期信号ＨＤのパルスｐｓ1およ
びｐｓ2の立ち下がりのエッジが、それぞれ水平同期信
号信号ＨＳＹＮＣのパルスｐ1およびｐ2の立ち下がりの
エッジに対して１標本化クロック分遅れる波形。
水平同期信号ＨＤが取り得る波形は、以下の４つのケー
スに集約される。 （第１のケース）水平同期信号ＨＤのパルスｐｓ1およ
びｐｓ2の立ち下がりのエッジが、それぞれ水平同期信
号信号ＨＳＹＮＣのパルスｐ1およびｐ2の立ち下がりの
エッジと同じタイミングとなる波形。 （第２のケース）水平同期信号ＨＤのパルスｐｓ1の立
ち下がりのエッジが、水平同期信号ＨＳＹＮＣのパルス
ｐ1の立ち下がりのエッジに対して１標本化クロック分
遅れ、水平同期信号ＨＤのパルスｐｓ2の立ち下がりの
エッジが、水平同期信号ＨＳＹＮＣのパルスｐ2の立ち
下がりのエッジと同じタイミングとなる波形。 （第３のケース）水平同期信号ＨＤのパルスｐｓ1の立
ち下がりのエッジが、水平同期信号ＨＳＹＮＣのｐ1の
立ち下がりのエッジと同じタイミングとなり、水平同期
信号ＨＤのパルスｐｓ2の立ち下がりのエッジが、水平
同期信号ＨＳＹＮＣのパルスｐ2の立ち下がりのエッジ
に対して１標本化クロック分遅れる波形。 （第４のケース）水平同期信号ＨＤのパルスｐｓ1およ
びｐｓ2の立ち下がりのエッジが、それぞれ水平同期信
号信号ＨＳＹＮＣのパルスｐ1およびｐ2の立ち下がりの
エッジに対して１標本化クロック分遅れる波形。
【００１３】水平同期信号ＨＤの信号波形は、上述した
第１から第４の各ケースに示したパルスを有したものと
なり、各水平同期期間において一定とならない。したが
って、各水平同期期間における映像信号標本化期間も一
定とならず、この映像信号標本化期間における映像信号
Ｐの標本数も変動することとなる。ここで、上述した各
ケースにおける映像信号Ｐの標本数を比較する。前述し
たように、映像信号Ｐの標本化は、映像信号標本化期間
に標本化クロックφSを用いて行われることから、この
期間における標本化クロックφSのクロック数（立ち上
がりエッジ数）が、この期間における映像信号Ｐの標本
数となる。そこで、第１のケースにおけるのクロック数
をＮ（正の整数）とすれば、第２のケースではＮ−１、
第３のケースではＮ＋１、第４のケースではＮとなる。
すなわち、その標本数は、Ｎ−１，Ｎ，Ｎ＋１の３値を
取り得ることとなり、Ｎを基準値（９１０個）とする
と、標本数はこの基準値に対して±１の誤差を生じるこ
ととなる。同様に、他の水平同期期間Ｔ2，Ｔ3等におけ
る映像信号Ｐの標本数についても誤差が生じることとな
る。
第１から第４の各ケースに示したパルスを有したものと
なり、各水平同期期間において一定とならない。したが
って、各水平同期期間における映像信号標本化期間も一
定とならず、この映像信号標本化期間における映像信号
Ｐの標本数も変動することとなる。ここで、上述した各
ケースにおける映像信号Ｐの標本数を比較する。前述し
たように、映像信号Ｐの標本化は、映像信号標本化期間
に標本化クロックφSを用いて行われることから、この
期間における標本化クロックφSのクロック数（立ち上
がりエッジ数）が、この期間における映像信号Ｐの標本
数となる。そこで、第１のケースにおけるのクロック数
をＮ（正の整数）とすれば、第２のケースではＮ−１、
第３のケースではＮ＋１、第４のケースではＮとなる。
すなわち、その標本数は、Ｎ−１，Ｎ，Ｎ＋１の３値を
取り得ることとなり、Ｎを基準値（９１０個）とする
と、標本数はこの基準値に対して±１の誤差を生じるこ
ととなる。同様に、他の水平同期期間Ｔ2，Ｔ3等におけ
る映像信号Ｐの標本数についても誤差が生じることとな
る。
【００１４】以上説明したように、水平同期信号ＨＤの
ロウレベルパルスの立ち下がりのエッジのタイミング
が、それぞれ不定期に１標本化クロック分だけ遅れる場
合があり、水平同期信号ＨＤの信号波形が各周期で一定
とならない。このため、映像信号標本化期間が変動する
こととなり、この結果、各水平同期期間におけるアナロ
グ映像信号Ｐの標本数にバラツキが生じ、標本数が基準
値からはずれるという問題があった。本発明は、かかる
問題に鑑みてなされたものであって、１水平同期期間に
おけるアナログ映像信号Ｐの標本数にバラツキを生じる
ことがなく、このアナログ映像信号Ｐの標本数を一定の
基準値に保つことのできる標本化クロック生成装置を提
供することを課題とする。
ロウレベルパルスの立ち下がりのエッジのタイミング
が、それぞれ不定期に１標本化クロック分だけ遅れる場
合があり、水平同期信号ＨＤの信号波形が各周期で一定
とならない。このため、映像信号標本化期間が変動する
こととなり、この結果、各水平同期期間におけるアナロ
グ映像信号Ｐの標本数にバラツキが生じ、標本数が基準
値からはずれるという問題があった。本発明は、かかる
問題に鑑みてなされたものであって、１水平同期期間に
おけるアナログ映像信号Ｐの標本数にバラツキを生じる
ことがなく、このアナログ映像信号Ｐの標本数を一定の
基準値に保つことのできる標本化クロック生成装置を提
供することを課題とする。
【００１５】
【課題を解決するための手段】前記課題を解決するた
め、本発明は次の構成を有する。請求項１記載の発明に
かかる標本化クロック生成装置は、映像信号に重畳され
たカラーバースト信号に同期したクロック信号を生成す
るクロック生成手段と、前記クロック信号に対して位相
遅延を有する標本化クロックを生成する位相遅延手段
と、位相制御手段とを備え、前記位相制御手段は、前記
映像信号に重畳された第１の水平同期信号を前記標本化
クロックを用いて標本化して得られる第２の水平同期信
号に基づいて定められる映像信号標本化期間が、前記第
２の水平同期信号の各周期において一定となるように前
記位相遅延手段を制御して前記位相遅延を調整するよう
に構成されている。
め、本発明は次の構成を有する。請求項１記載の発明に
かかる標本化クロック生成装置は、映像信号に重畳され
たカラーバースト信号に同期したクロック信号を生成す
るクロック生成手段と、前記クロック信号に対して位相
遅延を有する標本化クロックを生成する位相遅延手段
と、位相制御手段とを備え、前記位相制御手段は、前記
映像信号に重畳された第１の水平同期信号を前記標本化
クロックを用いて標本化して得られる第２の水平同期信
号に基づいて定められる映像信号標本化期間が、前記第
２の水平同期信号の各周期において一定となるように前
記位相遅延手段を制御して前記位相遅延を調整するよう
に構成されている。
【００１６】請求項２記載の発明にかかる標本化クロッ
ク生成装置は、映像信号に重畳されたカラーバースト信
号に同期したクロック信号を生成するクロック生成手段
と、前記クロック信号に対して位相遅延を有する複数の
位相遅延クロックを生成する複数相クロック生成手段
と、位相制御手段と、前記位相制御手段に制御されて前
記複数の位相遅延クロックの中から択一的に選択して標
本化クロックを生成する標本化クロック選択手段とを備
え、前記位相制御手段は、前記映像信号に重畳された第
１の水平同期信号を前記標本化クロックを用いて標本化
して得られる第２の水平同期信号に基づいて定められる
映像信号標本化期間が、前記第２の水平同期信号の各周
期において一定となるように前記標本化クロック選択手
段を制御するように構成されている。
ク生成装置は、映像信号に重畳されたカラーバースト信
号に同期したクロック信号を生成するクロック生成手段
と、前記クロック信号に対して位相遅延を有する複数の
位相遅延クロックを生成する複数相クロック生成手段
と、位相制御手段と、前記位相制御手段に制御されて前
記複数の位相遅延クロックの中から択一的に選択して標
本化クロックを生成する標本化クロック選択手段とを備
え、前記位相制御手段は、前記映像信号に重畳された第
１の水平同期信号を前記標本化クロックを用いて標本化
して得られる第２の水平同期信号に基づいて定められる
映像信号標本化期間が、前記第２の水平同期信号の各周
期において一定となるように前記標本化クロック選択手
段を制御するように構成されている。
【００１７】請求項３記載の発明にかかる標本化クロッ
ク生成装置は、請求項１記載の標本化クロック生成装置
において、位相制御手段が、第２の水平同期信号に基づ
いて定められる映像信号標本化期間が前記第２の水平同
期信号の各周期において一定となるように位相遅延手段
を制御して位相遅延を調整できない場合に、前記位相制
御手段は、前記位相遅延を所定の値に固定するように前
記位相遅延手段を制御するように構成されている。
ク生成装置は、請求項１記載の標本化クロック生成装置
において、位相制御手段が、第２の水平同期信号に基づ
いて定められる映像信号標本化期間が前記第２の水平同
期信号の各周期において一定となるように位相遅延手段
を制御して位相遅延を調整できない場合に、前記位相制
御手段は、前記位相遅延を所定の値に固定するように前
記位相遅延手段を制御するように構成されている。
【００１８】請求項４記載の発明にかかる標本化クロッ
ク生成装置は、請求項２記載の標本化クロック生成装置
において、位相制御手段が、第２の水平同期信号に基づ
いて定められる映像信号標本化期間が前記第２の水平同
期信号の各周期において一定となるように標本化クロッ
ク選択手段を制御できない場合に、前記位相制御手段
は、複数の位相遅延クロックの中から所定の位相遅延ク
ロックを択一的に選択して標本化クロックを生成するよ
うに前記標本化クロック選択手段を制御するように構成
されている。
ク生成装置は、請求項２記載の標本化クロック生成装置
において、位相制御手段が、第２の水平同期信号に基づ
いて定められる映像信号標本化期間が前記第２の水平同
期信号の各周期において一定となるように標本化クロッ
ク選択手段を制御できない場合に、前記位相制御手段
は、複数の位相遅延クロックの中から所定の位相遅延ク
ロックを択一的に選択して標本化クロックを生成するよ
うに前記標本化クロック選択手段を制御するように構成
されている。
【００１９】請求項１記載の発明にかかる標本化クロッ
ク生成装置によれば、位相遅延手段は、位相制御手段に
制御されて、クロック生成手段により生成されたクロッ
ク信号の位相を遅延させて標本化クロックを生成する。
位相制御手段は、映像信号に重畳された第１の水平同期
信号をこの標本化クロックを用いて標本化して第２の水
平同期信号を生成する。そして、位相制御手段は、この
第２の水平同期信号に基づいて定められる映像信号標本
化期間が前記第２の水平同期信号の各周期において一定
となっていない場合に、標本化クロックの位相を遅延さ
せるように遅延手段を制御する。この結果、第１の水平
同期信号を標本化する標本化クロックの位相が遅延し、
第１の水平同期信号が、その遷移期間中に標本化される
ことがなくなるので、第２の水平同期信号の波形は一定
となり、第２の水平同期信号に基づいて定められる水平
同期期間が、第２の水平同期信号の各周期で一定とな
る。
ク生成装置によれば、位相遅延手段は、位相制御手段に
制御されて、クロック生成手段により生成されたクロッ
ク信号の位相を遅延させて標本化クロックを生成する。
位相制御手段は、映像信号に重畳された第１の水平同期
信号をこの標本化クロックを用いて標本化して第２の水
平同期信号を生成する。そして、位相制御手段は、この
第２の水平同期信号に基づいて定められる映像信号標本
化期間が前記第２の水平同期信号の各周期において一定
となっていない場合に、標本化クロックの位相を遅延さ
せるように遅延手段を制御する。この結果、第１の水平
同期信号を標本化する標本化クロックの位相が遅延し、
第１の水平同期信号が、その遷移期間中に標本化される
ことがなくなるので、第２の水平同期信号の波形は一定
となり、第２の水平同期信号に基づいて定められる水平
同期期間が、第２の水平同期信号の各周期で一定とな
る。
【００２０】請求項２記載の発明にかかる標本化クロッ
ク生成装置によれば、複数相クロック生成手段は、クロ
ック信号にそれぞれ異なった位相遅延を与えて複数の位
相遅延クロックを生成する。標本化クロック選択手段
は、位相制御手段に制御されて、複数の位相遅延クロッ
クの中から１つを選択して標本化クロックを出力する。
位相制御手段は、映像信号に重畳された第１の水平同期
信号をこの標本化クロックを用いて標本化して第２の水
平同期信号を生成する。そして、位相制御手段は、この
第２の水平同期信号に基づいて定められる映像信号標本
化期間が前記第２の水平同期信号の各周期において一定
となっていない場合に、他の位相遅延を有する位相遅延
クロックを選択するように標本化クロック選択手段を制
御する。この結果、第１の水平同期信号を標本化する標
本化クロックの位相が遅延し、第１の水平同期信号が、
その遷移期間中に標本化されることがなくなるので、第
２の水平同期信号の波形は一定となり、第２の水平同期
信号に基づいて定められる水平同期期間が、第２の水平
同期信号の各周期で一定となる。
ク生成装置によれば、複数相クロック生成手段は、クロ
ック信号にそれぞれ異なった位相遅延を与えて複数の位
相遅延クロックを生成する。標本化クロック選択手段
は、位相制御手段に制御されて、複数の位相遅延クロッ
クの中から１つを選択して標本化クロックを出力する。
位相制御手段は、映像信号に重畳された第１の水平同期
信号をこの標本化クロックを用いて標本化して第２の水
平同期信号を生成する。そして、位相制御手段は、この
第２の水平同期信号に基づいて定められる映像信号標本
化期間が前記第２の水平同期信号の各周期において一定
となっていない場合に、他の位相遅延を有する位相遅延
クロックを選択するように標本化クロック選択手段を制
御する。この結果、第１の水平同期信号を標本化する標
本化クロックの位相が遅延し、第１の水平同期信号が、
その遷移期間中に標本化されることがなくなるので、第
２の水平同期信号の波形は一定となり、第２の水平同期
信号に基づいて定められる水平同期期間が、第２の水平
同期信号の各周期で一定となる。
【００２１】請求項３記載の発明にかかる標本化クロッ
ク生成装置によれば、請求項１記載の標本化クロック生
成装置において、位相制御手段は、第２の水平同期信号
に基づいて定められる映像信号標本化期間が前記第２の
水平同期信号の各周期において一定となるように位相遅
延を制御できない場合に、クロック信号に対する標本化
クロックの位相の遅延量を所定の値に固定するように位
相遅延手段を制御する。これにより、固定された位相遅
延を有する標本化クロックにより第１の水平同期信号は
標本化される。
ク生成装置によれば、請求項１記載の標本化クロック生
成装置において、位相制御手段は、第２の水平同期信号
に基づいて定められる映像信号標本化期間が前記第２の
水平同期信号の各周期において一定となるように位相遅
延を制御できない場合に、クロック信号に対する標本化
クロックの位相の遅延量を所定の値に固定するように位
相遅延手段を制御する。これにより、固定された位相遅
延を有する標本化クロックにより第１の水平同期信号は
標本化される。
【００２２】請求項４記載の発明にかかる標本化クロッ
ク生成装置によれば、請求項２記載の標本化クロック生
成装置において、位相制御手段は、第２の水平同期信号
に基づいて定められる映像信号標本化期間が前記第２の
水平同期信号の各周期において一定となるように標本化
クロック選択手段を制御できない場合に、所定の位相遅
延クロックを択一的に選択して標本化クロックを生成す
るように標本化クロック選択手段を制御する。これによ
り、固定された位相遅延を有する標本化クロックにより
第１の水平同期信号は標本化される。
ク生成装置によれば、請求項２記載の標本化クロック生
成装置において、位相制御手段は、第２の水平同期信号
に基づいて定められる映像信号標本化期間が前記第２の
水平同期信号の各周期において一定となるように標本化
クロック選択手段を制御できない場合に、所定の位相遅
延クロックを択一的に選択して標本化クロックを生成す
るように標本化クロック選択手段を制御する。これによ
り、固定された位相遅延を有する標本化クロックにより
第１の水平同期信号は標本化される。
【００２３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （請求項１及び請求項２記載の発明にかかる実施の形
態）図１は、請求項１及び請求項２記載の発明の一実施
の形態にかかる標本化クロック生成装置の構成を表すブ
ロック図である。従来の標本化クロック生成装置の構成
要素と同一物には同一符号を付して、その説明を省略す
る。本発明にかかる標本化クロック生成装置は、クロッ
ク生成手段２０、位相遅延手段３０、位相制御手段４０
から構成される。ここで、クロック生成手段２０は、図
３に示された従来の標本化クロック生成装置の構成と同
一であり、これと同様に動作して、映像信号Ｐに重畳さ
れたカラーバースト信号に同期したＰＬＬクロック信号
φPLLを生成する。また、位相遅延手段３０は、複数相
クロック生成回路６および標本化クロック選択回路７か
ら構成され、ＰＬＬクロック信号φPLLに対して位相遅
延を有する標本化クロックφSを生成して出力する。こ
の位相遅延量は、位相制御手段４０から入力する位相制
御信号に基づいて調整される。位相制御手段４０は、同
期分離回路８、水平同期信号標本化回路９、水平同期信
号間隔計測回路１０から構成され、映像信号ＰとＰＬＬ
クロック信号φPLL（標本化クロックφS）を入力して位
相制御信号（符号なし）を標本化クロック選択回路７に
与える。
施の形態を説明する。 （請求項１及び請求項２記載の発明にかかる実施の形
態）図１は、請求項１及び請求項２記載の発明の一実施
の形態にかかる標本化クロック生成装置の構成を表すブ
ロック図である。従来の標本化クロック生成装置の構成
要素と同一物には同一符号を付して、その説明を省略す
る。本発明にかかる標本化クロック生成装置は、クロッ
ク生成手段２０、位相遅延手段３０、位相制御手段４０
から構成される。ここで、クロック生成手段２０は、図
３に示された従来の標本化クロック生成装置の構成と同
一であり、これと同様に動作して、映像信号Ｐに重畳さ
れたカラーバースト信号に同期したＰＬＬクロック信号
φPLLを生成する。また、位相遅延手段３０は、複数相
クロック生成回路６および標本化クロック選択回路７か
ら構成され、ＰＬＬクロック信号φPLLに対して位相遅
延を有する標本化クロックφSを生成して出力する。こ
の位相遅延量は、位相制御手段４０から入力する位相制
御信号に基づいて調整される。位相制御手段４０は、同
期分離回路８、水平同期信号標本化回路９、水平同期信
号間隔計測回路１０から構成され、映像信号ＰとＰＬＬ
クロック信号φPLL（標本化クロックφS）を入力して位
相制御信号（符号なし）を標本化クロック選択回路７に
与える。
【００２４】このように構成された本実施の形態にかか
る標本化クロック生成装置の動作を図２を参照しながら
説明する。図２は、本実施の形態にかかる標本化クロッ
ク生成装置の動作を説明するためのタイミングチャート
であり、水平同期期間Ｔ1の開始を示す水平同期信号Ｈ
ＳＹＮＣのパルスｐ1の立ち下がりエッジの近傍におけ
る各クロック信号波形を表したものである。本実施の形
態にかかる標本化クロック生成装置は、水平同期信号Ｈ
ＳＹＮＣを標本化クロックφSにより標本化して得られ
る水平同期信号ＨＤが有するパルスの時間間隔、すなわ
ち映像信号標本化期間を各水平同期期間毎に計測するこ
とにより、１水平同期期間において映像信号Ｐを標本化
する標本化クロックφSのクロック数を求め、このクロ
ック数より、標本化クロックφSによる１水平同期期間
あたりの映像信号Ｐの標本数を求める。そして、求めた
標本数が基準値（９１０個）からはずれている場合に、
標本化クロックφSの位相を遅延させるように動作する
ものとなっている。
る標本化クロック生成装置の動作を図２を参照しながら
説明する。図２は、本実施の形態にかかる標本化クロッ
ク生成装置の動作を説明するためのタイミングチャート
であり、水平同期期間Ｔ1の開始を示す水平同期信号Ｈ
ＳＹＮＣのパルスｐ1の立ち下がりエッジの近傍におけ
る各クロック信号波形を表したものである。本実施の形
態にかかる標本化クロック生成装置は、水平同期信号Ｈ
ＳＹＮＣを標本化クロックφSにより標本化して得られ
る水平同期信号ＨＤが有するパルスの時間間隔、すなわ
ち映像信号標本化期間を各水平同期期間毎に計測するこ
とにより、１水平同期期間において映像信号Ｐを標本化
する標本化クロックφSのクロック数を求め、このクロ
ック数より、標本化クロックφSによる１水平同期期間
あたりの映像信号Ｐの標本数を求める。そして、求めた
標本数が基準値（９１０個）からはずれている場合に、
標本化クロックφSの位相を遅延させるように動作する
ものとなっている。
【００２５】以下に、動作を詳述する。複数相クロック
生成回路６は、クロック生成手段２０からＰＬＬクロッ
ク信号φPLLを入力して、このＰＬＬクロック信号φPLL
と位相が同一（位相遅延なし）の位相遅延クロックφS0
と、ＰＬＬクロック信号φPLLに対して位相遅延がそれ
ぞれ３ｎｓ，６ｎｓ遅れた位相遅延クロックφS1，φS2
とを生成する。標本化クロック選択回路７は、複数相ク
ロック生成回路６から位相遅延クロックφS0，φS1，φ
S2を入力し、これら３種の位相遅延クロックから後述す
る位相制御信号により１つを選択して標本化クロックφ
Sとして出力する。なお、初期状態においては、位相遅
延クロックφS0が選択されて出力され、位相制御信号の
初期値もそのように設定されるものとなっている。
生成回路６は、クロック生成手段２０からＰＬＬクロッ
ク信号φPLLを入力して、このＰＬＬクロック信号φPLL
と位相が同一（位相遅延なし）の位相遅延クロックφS0
と、ＰＬＬクロック信号φPLLに対して位相遅延がそれ
ぞれ３ｎｓ，６ｎｓ遅れた位相遅延クロックφS1，φS2
とを生成する。標本化クロック選択回路７は、複数相ク
ロック生成回路６から位相遅延クロックφS0，φS1，φ
S2を入力し、これら３種の位相遅延クロックから後述す
る位相制御信号により１つを選択して標本化クロックφ
Sとして出力する。なお、初期状態においては、位相遅
延クロックφS0が選択されて出力され、位相制御信号の
初期値もそのように設定されるものとなっている。
【００２６】一方、同期分離回路８は、映像信号Ｐから
水平同期信号ＨＳＹＮＣを分離する。そして、水平同期
信号標本化回路９は、同期分離回路８によって分離され
た水平同期信号ＨＳＹＮＣを標本化クロック選択回路７
から出力されるＰＬＬクロック信号φPLL（標本化クロ
ックφS）を用いて標本化し、各水平同期期間の開始を
示すパルスを有する水平同期信号ＨＤを生成する。水平
同期信号間隔計測回路１０は、水平同期信号標本化回路
９から入力する水平同期信号ＨＤが有するパルスの立ち
下がりのエッジ間（図５に示すパルスｐｓ1の立ち下が
りエッジとパルスｐｓ1の立ち下がりエッジとの間に相
当）の時間間隔、すなわち映像信号標本化期間を計測
し、この標本化期間から標本化クロックφSによる１水
平同期期間あたりの映像信号Ｐの標本数を算出する。
水平同期信号ＨＳＹＮＣを分離する。そして、水平同期
信号標本化回路９は、同期分離回路８によって分離され
た水平同期信号ＨＳＹＮＣを標本化クロック選択回路７
から出力されるＰＬＬクロック信号φPLL（標本化クロ
ックφS）を用いて標本化し、各水平同期期間の開始を
示すパルスを有する水平同期信号ＨＤを生成する。水平
同期信号間隔計測回路１０は、水平同期信号標本化回路
９から入力する水平同期信号ＨＤが有するパルスの立ち
下がりのエッジ間（図５に示すパルスｐｓ1の立ち下が
りエッジとパルスｐｓ1の立ち下がりエッジとの間に相
当）の時間間隔、すなわち映像信号標本化期間を計測
し、この標本化期間から標本化クロックφSによる１水
平同期期間あたりの映像信号Ｐの標本数を算出する。
【００２７】この算出された標本数が基準値（９１０
個）と同値の場合には、標本化クロック選択回路７にお
いて初期状態で選択された位相遅延クロックφS0が、継
続して選択されるように位相制御信号が保持される。ま
た、算出された標本数が基準値（９１０個）に対して誤
差を生じた場合には、位相制御信号は標本化クロック選
択回路７において位相遅延クロックφS1を選択するよう
に変更される。これにより、位相遅延手段３０から出力
される標本化クロックφSは、水平同期信号ＨＳＹＮＣ
に対して３ナノセカンドの位相遅延を持つこととなり、
水平同期信号標本化回路９において水平同期信号ＨＳＹ
ＮＣが標本化されるタイミングは３ナノセカンドだけ遅
れることとなる。この結果、水平同期信号ＨＳＹＮＣ
は、その遷移期間中に標本化クロックφSにより標本化
されることがなくなり、水平同期信号ＨＳＹＮＣはその
信号レベルが安定した状態で標本化される。これによ
り、水平同期信号ＨＤが有するパルスの立ち下がりエッ
ジ間の時間間隔（映像信号標本化期間）を一定とするこ
とができ、１水平同期期間あたりの映像信号Ｐの標本数
を基準値（９１０個）に保つことができる。
個）と同値の場合には、標本化クロック選択回路７にお
いて初期状態で選択された位相遅延クロックφS0が、継
続して選択されるように位相制御信号が保持される。ま
た、算出された標本数が基準値（９１０個）に対して誤
差を生じた場合には、位相制御信号は標本化クロック選
択回路７において位相遅延クロックφS1を選択するよう
に変更される。これにより、位相遅延手段３０から出力
される標本化クロックφSは、水平同期信号ＨＳＹＮＣ
に対して３ナノセカンドの位相遅延を持つこととなり、
水平同期信号標本化回路９において水平同期信号ＨＳＹ
ＮＣが標本化されるタイミングは３ナノセカンドだけ遅
れることとなる。この結果、水平同期信号ＨＳＹＮＣ
は、その遷移期間中に標本化クロックφSにより標本化
されることがなくなり、水平同期信号ＨＳＹＮＣはその
信号レベルが安定した状態で標本化される。これによ
り、水平同期信号ＨＤが有するパルスの立ち下がりエッ
ジ間の時間間隔（映像信号標本化期間）を一定とするこ
とができ、１水平同期期間あたりの映像信号Ｐの標本数
を基準値（９１０個）に保つことができる。
【００２８】また、仮に、水平同期信号ＨＳＹＮＣの遷
移期間がながく、この信号レベルが不安定な期間が延び
た場合には、位相遅延クロックφS1が有する遅延量では
不足となり、映像信号標本化期間が変動することとな
る。したがって、水平同期信号間隔計測回路１０が算出
する標本数は基準値（９１０個）に対して依然として誤
差を有することとなる。このような場合には、標本化ク
ロック選択回路７において、さらに大きな位相遅延量を
有する位相遅延クロックφS2が選択されるように位相制
御信号が定められる。これにより、標本化クロックφS
は６ナノセカンドの遅延を有することとなり、位相遅延
量が増加する。この結果、信号レベルが安定した状態で
水平同期信号ＨＳＹＮＣを標本化することができるの
で、映像信号標本化期間を一定に保つことができ、１水
平同期期間あたりの映像信号の標本数を基準値（９１０
個）に保つことができることとなる。さらに、位相遅延
クロックφS2の選択によっても１水平同期期間あたりの
映像信号の標本数を基準値（９１０個）に保つことがで
きない場合には、初期状態で設定される標本化原クロッ
クφS0が再度選択され、１水平同期期間あたりの映像信
号Ｐの標本数が基準値（９１０個）に保たれるまで、同
様の動作が繰り返されるものとなっている。
移期間がながく、この信号レベルが不安定な期間が延び
た場合には、位相遅延クロックφS1が有する遅延量では
不足となり、映像信号標本化期間が変動することとな
る。したがって、水平同期信号間隔計測回路１０が算出
する標本数は基準値（９１０個）に対して依然として誤
差を有することとなる。このような場合には、標本化ク
ロック選択回路７において、さらに大きな位相遅延量を
有する位相遅延クロックφS2が選択されるように位相制
御信号が定められる。これにより、標本化クロックφS
は６ナノセカンドの遅延を有することとなり、位相遅延
量が増加する。この結果、信号レベルが安定した状態で
水平同期信号ＨＳＹＮＣを標本化することができるの
で、映像信号標本化期間を一定に保つことができ、１水
平同期期間あたりの映像信号の標本数を基準値（９１０
個）に保つことができることとなる。さらに、位相遅延
クロックφS2の選択によっても１水平同期期間あたりの
映像信号の標本数を基準値（９１０個）に保つことがで
きない場合には、初期状態で設定される標本化原クロッ
クφS0が再度選択され、１水平同期期間あたりの映像信
号Ｐの標本数が基準値（９１０個）に保たれるまで、同
様の動作が繰り返されるものとなっている。
【００２９】本実施の形態の標本化クロック生成装置で
は、３種の位相遅延クロックを準備したが、必要に応じ
てその数を増やしてもよく、また、それらの位相遅延量
も必要に応じたものを設定すればよい。さらに、本実施
の形態において、標本化クロックφSの位相遅延量を変
更するために、複数の異なった遅延量を有する位相遅延
クロックを準備して、この中から適当なものを選択する
ように位相遅延手段を構成したが、本発明の本質は、位
相遅延手段の構成により限定されるものではなく、水平
同期信号ＨＤによって規定される映像信号Ｐの標本数を
算出した結果に基づいて、標本化クロックφSの位相遅
延量を制御できるものであれば、位相遅延手段はいかな
る構成であってもよい。
は、３種の位相遅延クロックを準備したが、必要に応じ
てその数を増やしてもよく、また、それらの位相遅延量
も必要に応じたものを設定すればよい。さらに、本実施
の形態において、標本化クロックφSの位相遅延量を変
更するために、複数の異なった遅延量を有する位相遅延
クロックを準備して、この中から適当なものを選択する
ように位相遅延手段を構成したが、本発明の本質は、位
相遅延手段の構成により限定されるものではなく、水平
同期信号ＨＤによって規定される映像信号Ｐの標本数を
算出した結果に基づいて、標本化クロックφSの位相遅
延量を制御できるものであれば、位相遅延手段はいかな
る構成であってもよい。
【００３０】（請求項３及び請求項４記載の発明にかか
る実施の形態）入力映像信号がＶＨＳ方式ＶＴＲ(Video
Tape Recoder)の再生信号のように水平同期信号の間隔
に1クロック以上のジッタ信号を有するような非標準映
像信号の場合、標本化クロック選択回路７においてなさ
れる位相遅延クロックφS0，φS1，φS2の選択によって
は、映像信号標本化期間を一定とすることができず、水
平同期信号間隔計測回路１０の標本数算出結果を基準値
（９１０個）とすることはできない。この結果、前述し
た請求項１及び請求項２記載の発明の実施の形態にかか
る標本化クロック生成装置では、位相遅延クロックを選
択する動作が収束しないこととなり、信号処理上、装置
の不安定な動作を招く結果となる。
る実施の形態）入力映像信号がＶＨＳ方式ＶＴＲ(Video
Tape Recoder)の再生信号のように水平同期信号の間隔
に1クロック以上のジッタ信号を有するような非標準映
像信号の場合、標本化クロック選択回路７においてなさ
れる位相遅延クロックφS0，φS1，φS2の選択によって
は、映像信号標本化期間を一定とすることができず、水
平同期信号間隔計測回路１０の標本数算出結果を基準値
（９１０個）とすることはできない。この結果、前述し
た請求項１及び請求項２記載の発明の実施の形態にかか
る標本化クロック生成装置では、位相遅延クロックを選
択する動作が収束しないこととなり、信号処理上、装置
の不安定な動作を招く結果となる。
【００３１】請求項３及び請求項４記載の発明は、かか
る場合に対処したものであり、以下に説明する。本実施
の形態にかかる標本化クロック生成装置の構成は、水平
同期信号間隔計測回路１０を水平同期信号計測判定回路
（図示なし）に置き換えた請求項１及び請求項２記載の
発明の一実施の形態にかかる標本化クロック生成装置と
同一である。ここで、水平同期信号計測判定回路は、水
平同期信号間隔計測回路１０の機能に加えて、水平同期
信号計測判定回路が生成する位相制御信号の収束性を判
断し、位相制御信号が収束していないと判断した場合に
は位相遅延クロックの選択をクロックφS0に固定する機
能を有する。
る場合に対処したものであり、以下に説明する。本実施
の形態にかかる標本化クロック生成装置の構成は、水平
同期信号間隔計測回路１０を水平同期信号計測判定回路
（図示なし）に置き換えた請求項１及び請求項２記載の
発明の一実施の形態にかかる標本化クロック生成装置と
同一である。ここで、水平同期信号計測判定回路は、水
平同期信号間隔計測回路１０の機能に加えて、水平同期
信号計測判定回路が生成する位相制御信号の収束性を判
断し、位相制御信号が収束していないと判断した場合に
は位相遅延クロックの選択をクロックφS0に固定する機
能を有する。
【００３２】すなわち、一定時間内に標本化クロック選
択回路７で生成される標本化原クロックの全てについて
選択がなされ、初期に選択されていた標本化原クロック
が再度選択された場合に、水平同期信号計測判定回路
は、位相制御信号が収束していないと判断する。そし
て、この標本化クロック生成装置に入力されている映像
信号Ｐを非標準映像信号とみなし、位相遅延クロックの
選択をクロックφS0の選択に固定して、標本化クロック
φSの位相遅延量を所定の値（この場合はゼロ）に固定
する。このように、非標準映像信号が入力された場合に
は、映像信号標本化期間を一定として、映像信号の標本
数を基準値に保つことはできないが、標本化クロックφ
Sの位相遅延制御動作を停止することにより、この位相
遅延制御動作に伴う一連の信号処理上の不安定動作を最
小限に抑えるように機能する。
択回路７で生成される標本化原クロックの全てについて
選択がなされ、初期に選択されていた標本化原クロック
が再度選択された場合に、水平同期信号計測判定回路
は、位相制御信号が収束していないと判断する。そし
て、この標本化クロック生成装置に入力されている映像
信号Ｐを非標準映像信号とみなし、位相遅延クロックの
選択をクロックφS0の選択に固定して、標本化クロック
φSの位相遅延量を所定の値（この場合はゼロ）に固定
する。このように、非標準映像信号が入力された場合に
は、映像信号標本化期間を一定として、映像信号の標本
数を基準値に保つことはできないが、標本化クロックφ
Sの位相遅延制御動作を停止することにより、この位相
遅延制御動作に伴う一連の信号処理上の不安定動作を最
小限に抑えるように機能する。
【００３３】上述したように、水平同期信号計測判定回
路は、位相制御信号の収束性からこの装置が入力する映
像信号Ｐが標準であるか非標準であるかを判断し、１水
平同期期間あたりの映像信号Ｐの標本数を基準値（９１
０個）に保つように制御できるか否かを判断する。ここ
で、位相遅延クロックφS0の選択は、水平同期信号計測
判定回路が生成する位相制御信号の収束性が回復する
か、またはこの装置に入力する映像信号の同期信号に大
きな不連続点が発生しない限り保持されるものとなって
いる。なお。本実施の形態においては、位相遅延手段３
０が、この装置に入力される映像信号Ｐが標準であるか
非標準であるかを判断する機能を有するものとなってい
るが、本発明の本質はこれにより限定されるものではな
く、位相遅延手段４０がこの判断機能を担うように構成
してもよい。また、入力する映像信号Ｐが標準であるか
非標準であるかを判断する方法についても、本発明の実
施の形態において開示された方法に限定されるものでは
なく、いかなる方法によってもよい。
路は、位相制御信号の収束性からこの装置が入力する映
像信号Ｐが標準であるか非標準であるかを判断し、１水
平同期期間あたりの映像信号Ｐの標本数を基準値（９１
０個）に保つように制御できるか否かを判断する。ここ
で、位相遅延クロックφS0の選択は、水平同期信号計測
判定回路が生成する位相制御信号の収束性が回復する
か、またはこの装置に入力する映像信号の同期信号に大
きな不連続点が発生しない限り保持されるものとなって
いる。なお。本実施の形態においては、位相遅延手段３
０が、この装置に入力される映像信号Ｐが標準であるか
非標準であるかを判断する機能を有するものとなってい
るが、本発明の本質はこれにより限定されるものではな
く、位相遅延手段４０がこの判断機能を担うように構成
してもよい。また、入力する映像信号Ｐが標準であるか
非標準であるかを判断する方法についても、本発明の実
施の形態において開示された方法に限定されるものでは
なく、いかなる方法によってもよい。
【００３４】
【発明の効果】本発明にかかる請求項１及び請求項２記
載の標本化クロック生成装置によれば、水平同期信号Ｈ
ＳＹＮＣに対して、これを標本化する標本化クロックφ
Sの位相遅延を制御を行うようにしたので、１水平同期
期間における映像信号Ｐの標本数を規定する水平同期信
号ＨＤの波形（映像信号標本化期間）を一定とすること
ができ、これにより１水平同期期間における映像信号Ｐ
の標本数を基準値（９１０個）に保つことができる。
載の標本化クロック生成装置によれば、水平同期信号Ｈ
ＳＹＮＣに対して、これを標本化する標本化クロックφ
Sの位相遅延を制御を行うようにしたので、１水平同期
期間における映像信号Ｐの標本数を規定する水平同期信
号ＨＤの波形（映像信号標本化期間）を一定とすること
ができ、これにより１水平同期期間における映像信号Ｐ
の標本数を基準値（９１０個）に保つことができる。
【００３５】本発明にかかる請求項３及び請求項４記載
の標本化クロック生成装置によれば、装置に入力される
映像信号Ｐが標準のものか非標準のものかを判断し、非
標準のものであると判断した場合には、一連の標本化ク
ロックφSの位相遅延制御動作を停止して標本化クロッ
クφSの位相遅延量を固定するようにしたので、信号処
理動作上の不安定動作を最小限に抑えることができる。
の標本化クロック生成装置によれば、装置に入力される
映像信号Ｐが標準のものか非標準のものかを判断し、非
標準のものであると判断した場合には、一連の標本化ク
ロックφSの位相遅延制御動作を停止して標本化クロッ
クφSの位相遅延量を固定するようにしたので、信号処
理動作上の不安定動作を最小限に抑えることができる。
【図１】本発明の一実施の形態にかかる標本化クロック
生成装置の構成を表すブロック図である。
生成装置の構成を表すブロック図である。
【図２】本発明の一実施の形態にかかる標本化クロック
生成装置の動作を説明するためのタイミングチャートで
ある。
生成装置の動作を説明するためのタイミングチャートで
ある。
【図３】従来の標本化クロック生成装置の構成を表すブ
ロック図である。
ロック図である。
【図４】各水平同期期間における映像信号の標本数を例
示した線図である。
示した線図である。
【図５】標本数にバラツキを生じるメカニズムを説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
１ バースト抜取回路 ２ 位相比較回路 ３ ＬＰＦ（低域通過フィルター） ４ ＶＣＸＯ（クリスタル電圧制御発振回路） ５ 分周回路 ６ 複数相クロック生成回路 ７ 標本化クロック選択回路 ８ 同期分離回路 ９ 水平同期信号標本化回路 １０ 水平同期信号間隔計測回路 ２０ クロック生成手段 ３０ 位相遅延手段 ４０ 位相制御手段 ｐ1，ｐ2，ｐｓ1，ｐｓ2 ロウレベルパルス ｔ1〜ｔ6 時刻 ＨＤ，ＨＳＹＮＣ 水平同期信号 Ｔ1，Ｔ2 水平同期期間 φPLL ＰＬＬクロック信号 φS 標本化クロック φS0，φS1，φS2 位相遅延クロック
Claims (4)
- 【請求項１】 映像信号に重畳されたカラーバースト信
号に同期したクロック信号を生成するクロック生成手段
と、前記クロック信号に対して位相遅延を有する標本化
クロックを生成する位相遅延手段と、位相制御手段とを
備え、 前記位相制御手段は、前記映像信号に重畳された第１の
水平同期信号を前記標本化クロックを用いて標本化して
得られる第２の水平同期信号に基づいて定められる映像
信号標本化期間が、前記第２の水平同期信号の各周期に
おいて一定となるように前記位相遅延手段を制御して前
記位相遅延を調整することを特徴とする標本化クロック
生成装置。 - 【請求項２】 映像信号に重畳されたカラーバースト信
号に同期したクロック信号を生成するクロック生成手段
と、前記クロック信号に対して位相遅延を有する複数の
位相遅延クロックを生成する複数相クロック生成手段
と、位相制御手段と、前記位相制御手段に制御されて前
記複数の位相遅延クロックの中から択一的に選択して標
本化クロックを生成する標本化クロック選択手段とを備
え、 前記位相制御手段は、前記映像信号に重畳された第１の
水平同期信号を前記標本化クロックを用いて標本化して
得られる第２の水平同期信号に基づいて定められる映像
信号標本化期間が、前記第２の水平同期信号の各周期に
おいて一定となるように前記標本化クロック選択手段を
制御することを特徴とする標本化クロック生成装置。 - 【請求項３】 請求項１記載の標本化クロック生成装置
において、位相制御手段が、第２の水平同期信号に基づ
いて定められる映像信号標本化期間が前記第２の水平同
期信号の各周期において一定となるように位相遅延手段
を制御して位相遅延を調整できない場合に、前記位相制
御手段は、前記位相遅延を所定の値に固定するように前
記位相遅延手段を制御することを特徴とする標本化クロ
ック生成装置。 - 【請求項４】 請求項２記載の標本化クロック生成装置
において、位相制御手段が、第２の水平同期信号に基づ
いて定められる映像信号標本化期間が前記第２の水平同
期信号の各周期において一定となるように標本化クロッ
ク選択手段を制御できない場合に、前記位相制御手段
は、複数の位相遅延クロックの中から所定の位相遅延ク
ロックを択一的に選択して標本化クロックを生成するよ
うに前記標本化クロック選択手段を制御することを特徴
とする標本化クロック生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232907A JPH0984039A (ja) | 1995-09-11 | 1995-09-11 | 標本化クロック生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232907A JPH0984039A (ja) | 1995-09-11 | 1995-09-11 | 標本化クロック生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0984039A true JPH0984039A (ja) | 1997-03-28 |
Family
ID=16946717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7232907A Pending JPH0984039A (ja) | 1995-09-11 | 1995-09-11 | 標本化クロック生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0984039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674921B1 (ko) * | 2004-11-24 | 2007-01-26 | 삼성전자주식회사 | 디지털 데이터 샘플링 블록 및 샘플링 방법 |
-
1995
- 1995-09-11 JP JP7232907A patent/JPH0984039A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674921B1 (ko) * | 2004-11-24 | 2007-01-26 | 삼성전자주식회사 | 디지털 데이터 샘플링 블록 및 샘플링 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791488A (en) | Line-locked clock signal generation system | |
| JPS6277792A (ja) | テレビジョン信号処理装置 | |
| EP0138164B1 (en) | Method and apparatus for sampling and processing a video signal | |
| JPH09130823A (ja) | 映像信号処理装置 | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| EP0378190A2 (en) | Digital phase locked loop | |
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JP2969889B2 (ja) | 映像信号のカラー位相引込回路 | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JPH0141063B2 (ja) | ||
| JP2000047644A (ja) | 液晶表示装置 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| KR950001186Y1 (ko) | 시간축 보정 안정화회로 | |
| JPH09107285A (ja) | 位相情報検出回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS58114587A (ja) | バ−ストロツク基準信号発生回路 | |
| JPH08336061A (ja) | Ｐｌｌ装置 | |
| JPH0746873B2 (ja) | Ａ／ｄ変換用のサンプリングクロツク発生回路 | |
| JPH04183176A (ja) | 位相同期クロック信号発生装置 | |
| JPH01220996A (ja) | 高速位相合せ回路 |