JPH0231518A - 位相同期補償回路 - Google Patents
位相同期補償回路Info
- Publication number
- JPH0231518A JPH0231518A JP63181249A JP18124988A JPH0231518A JP H0231518 A JPH0231518 A JP H0231518A JP 63181249 A JP63181249 A JP 63181249A JP 18124988 A JP18124988 A JP 18124988A JP H0231518 A JPH0231518 A JP H0231518A
- Authority
- JP
- Japan
- Prior art keywords
- wave signal
- phase
- delay line
- signals
- rectangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＶＴＲ（ＶＣＲ：ビデオカセットレコーダ
）等の位相同期回路に係り、瞬時的に同一周波数で、位
相が異なる２種類の正弦波信号の位相差を同期補償する
新規な位相同期補償回路に関するものである。
）等の位相同期回路に係り、瞬時的に同一周波数で、位
相が異なる２種類の正弦波信号の位相差を同期補償する
新規な位相同期補償回路に関するものである。
［従 来 例］
従来、この種の位相同期回路としては、例えばＶＣＯ（
電圧制御発振器）を含むＰＬＬ回路が用いられている。
電圧制御発振器）を含むＰＬＬ回路が用いられている。
このＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路は、発振器の位相を外部信号の位相に一致させ
る技術であり、一般的に利用されている。すなわち、こ
れは、入力出力信号を位相比較し、その比較結果を電圧
に変換し、低域フィルタ（ＬＰＦ）にて平滑化した後、
ｖｃｏの出力周波数を制御して、入力周波数に出力周波
数を同期させている。
ｐ）回路は、発振器の位相を外部信号の位相に一致させ
る技術であり、一般的に利用されている。すなわち、こ
れは、入力出力信号を位相比較し、その比較結果を電圧
に変換し、低域フィルタ（ＬＰＦ）にて平滑化した後、
ｖｃｏの出力周波数を制御して、入力周波数に出力周波
数を同期させている。
［発明が解決しようとする課題］
ところで、上記ＰＬＬ回路は、一つの入力信号による場
合に適用され、例えば２種類の外部信号の場合には適用
することが因業となる。
合に適用され、例えば２種類の外部信号の場合には適用
することが因業となる。
すなわち、一方の外部信号にて他方の外部信号の発振源
を直接制御することができない場合、上記ＰＬＬ方式の
適用ができないという欠点があった。
を直接制御することができない場合、上記ＰＬＬ方式の
適用ができないという欠点があった。
この発明は上記欠点に鑑みなされたものであり、その目
的は２種類の外部信号を同一位相にすることができる位
相同期補償回路を提供することにある。
的は２種類の外部信号を同一位相にすることができる位
相同期補償回路を提供することにある。
［課題を解決するための手段］
上記目的を達成するために、この発明は、瞬時的に同一
周波数で、位相が異なる２種類の正弦波信号の位相差を
同期補償する位相同期補償回路であって、上記正弦波信
号の一方を矩形波信号とする第１のパルス変換手段と、
上記正弦波信号の他方を同じく矩形波信号とする第２の
パルス変換手段と、上記第１のパルス変換手段にて得ら
れた矩形波信号を上記正弦波信号の位相変動最大値の１
／２遅延する遅延手段と、上記第２のパルス変換手段に
て得られた矩形波信号を設定値に応じて遅延するプログ
ラマブル遅延線と、上記遅延手段にて遅延された矩形波
信号と前記プログラマブル遅延線にて遅延された矩形波
信号との位相を比較し、その位相差に応じた電圧を得る
位相比較手段と。
周波数で、位相が異なる２種類の正弦波信号の位相差を
同期補償する位相同期補償回路であって、上記正弦波信
号の一方を矩形波信号とする第１のパルス変換手段と、
上記正弦波信号の他方を同じく矩形波信号とする第２の
パルス変換手段と、上記第１のパルス変換手段にて得ら
れた矩形波信号を上記正弦波信号の位相変動最大値の１
／２遅延する遅延手段と、上記第２のパルス変換手段に
て得られた矩形波信号を設定値に応じて遅延するプログ
ラマブル遅延線と、上記遅延手段にて遅延された矩形波
信号と前記プログラマブル遅延線にて遅延された矩形波
信号との位相を比較し、その位相差に応じた電圧を得る
位相比較手段と。
この位相比較手段にて得られた電圧に応じ、上記プログ
ラマブル遅延線の設定値、を得る設定手段とを備え、上
記遅延手段にて得られた矩形波信号に前記プログラマブ
ル遅延線にて得られた矩形波信号を同期させるようにし
たものである。
ラマブル遅延線の設定値、を得る設定手段とを備え、上
記遅延手段にて得られた矩形波信号に前記プログラマブ
ル遅延線にて得られた矩形波信号を同期させるようにし
たものである。
［作 用］
上記構成としたので、一方の入力正弦波信号は、上記第
１のパルス変換手段にて矩形波信号に変換され、上記遅
延手段にて予め経験的に得られた入力信号の位相差最大
値の半分遅延される。また、他方の入力正弦波信号は、
上記第２のパルス変換手段にて同じく矩形波信号に変換
され、上記プログラマブル遅延線にて所定設定値に応じ
て遅延される。このプログラマブル遅延線による遅延時
間は、その位相差最大値分あればよい、そして、その遅
延手段を経た矩形波信号とプログラマブル遅延手段を経
た矩形波信号との位相差が上記位相比較手段にて得られ
、上記設定手段にてその位相差に応じた電圧がディジタ
ル値に変換され、そのプログラム遅延線の設定値とされ
る。これにより、遅延手段にて得られる矩形波信号とプ
ログラム遅延線にて得られる矩形波信号とは略Ｏ位相に
調整される。すなわち、非同期で入力される二つの正弦
波信号は、矩形波信号の形で同期がとられる。
１のパルス変換手段にて矩形波信号に変換され、上記遅
延手段にて予め経験的に得られた入力信号の位相差最大
値の半分遅延される。また、他方の入力正弦波信号は、
上記第２のパルス変換手段にて同じく矩形波信号に変換
され、上記プログラマブル遅延線にて所定設定値に応じ
て遅延される。このプログラマブル遅延線による遅延時
間は、その位相差最大値分あればよい、そして、その遅
延手段を経た矩形波信号とプログラマブル遅延手段を経
た矩形波信号との位相差が上記位相比較手段にて得られ
、上記設定手段にてその位相差に応じた電圧がディジタ
ル値に変換され、そのプログラム遅延線の設定値とされ
る。これにより、遅延手段にて得られる矩形波信号とプ
ログラム遅延線にて得られる矩形波信号とは略Ｏ位相に
調整される。すなわち、非同期で入力される二つの正弦
波信号は、矩形波信号の形で同期がとられる。
なお、正弦波信号の形で利用したい場合、その位相同期
がとられた矩形波信号をそれぞれフィルタに通せばよい
。
がとられた矩形波信号をそれぞれフィルタに通せばよい
。
［実 施 例］
以下、この発明の実施例を図面に基づいて説明する。
第１図において、瞬時的に同一周波数で、位相が異なる
第１および第２の正弦波信号は、それぞれ第１および第
２のパルス変換器１，２に入力される。第１および第２
のパルス変換器１，２は、例えばゼロクロスコンパレー
タ等にて構成され。
第１および第２の正弦波信号は、それぞれ第１および第
２のパルス変換器１，２に入力される。第１および第２
のパルス変換器１，２は、例えばゼロクロスコンパレー
タ等にて構成され。
それら入力正弦波信号を矩形パルス信号に変換する。第
１のパルス変換器１にて得られた信号はτ／２遅延線（
固定遅延線）３にてτ７２時間遅延される。
１のパルス変換器１にて得られた信号はτ／２遅延線（
固定遅延線）３にてτ７２時間遅延される。
なお、τは上記第１および第２の正弦波信号の位相差最
大値Ｘに該当し１例えば経験的に求められたものである
。また、τ＝Ｘ＋α（α：微小値）としてもよい。
大値Ｘに該当し１例えば経験的に求められたものである
。また、τ＝Ｘ＋α（α：微小値）としてもよい。
一方、第２のパルス変換器２にて得られた信号はプログ
ラマブル遅延線４にて設定値に応じて遅延される。なお
、プログラマブル遅延線４の遅延時間は、例えば初期設
定を略τ／２とし、０からτまで可変される。上記τ／
２遅延線３にて遅延された信号とそのプログラマブル遅
延線４にて遅延された信号とは位相比較器５に入力され
、それら信号の位相差が電圧に変換される。なお、位相
比較器５は高速論理回路で構成するとよい。その位相差
に応じた電圧は、低域フィルタ（ＬＰＦ） ６にて積分
されて平滑化され、増幅器７にて所定レベルに増幅され
てｎビットのＡ／Ｄコンバータ８に入力される。すると
、Ａ／Ｄコンバータ８からは上記位相差に対応してｎビ
ットのディジタル値がプログラマブル遅延線４に出力さ
れる。
ラマブル遅延線４にて設定値に応じて遅延される。なお
、プログラマブル遅延線４の遅延時間は、例えば初期設
定を略τ／２とし、０からτまで可変される。上記τ／
２遅延線３にて遅延された信号とそのプログラマブル遅
延線４にて遅延された信号とは位相比較器５に入力され
、それら信号の位相差が電圧に変換される。なお、位相
比較器５は高速論理回路で構成するとよい。その位相差
に応じた電圧は、低域フィルタ（ＬＰＦ） ６にて積分
されて平滑化され、増幅器７にて所定レベルに増幅され
てｎビットのＡ／Ｄコンバータ８に入力される。すると
、Ａ／Ｄコンバータ８からは上記位相差に対応してｎビ
ットのディジタル値がプログラマブル遅延線４に出力さ
れる。
また、τ／２遅延、＄！３の出力信号は、フィルタであ
る第１の正弦波変換器９に入力され、正弦波に変換され
る。同様にプログラマブル遅延線４の出力信号は、第２
の正弦波変換器１０に入力され、正弦波に変換される。
る第１の正弦波変換器９に入力され、正弦波に変換され
る。同様にプログラマブル遅延線４の出力信号は、第２
の正弦波変換器１０に入力され、正弦波に変換される。
なお、入力正弦波信号をパルスに変換して用いる場合、
上記第１および第２の正弦波変換器９，１０を除けばよ
い。
上記第１および第２の正弦波変換器９，１０を除けばよ
い。
次に、上記構成の位相同期補償回路の動作を第２図のタ
イムチャートに基づいて説明する。
イムチャートに基づいて説明する。
まず、第２図（ａ）および（ｂ）に示されるように、第
１および第２の非同期正弦波信号がそれぞれ第１および
第２のパルス変換器１，２に入力されたものとする。す
ると、第１の正弦波信号は、矩形波（パルス）信号に変
換され（第２図（Ｑ−）に示す）、τ／２だけ遅延され
る（第２図（ｅ）に示す）、一方、第２の正弦波信号は
、同じく矩形波（パルス）信号に変換され（第２図（ｄ
）に示す）、初期設定値（例えば１７２時間）だけ遅延
される（第２図（ｆ）に示す）。
１および第２の非同期正弦波信号がそれぞれ第１および
第２のパルス変換器１，２に入力されたものとする。す
ると、第１の正弦波信号は、矩形波（パルス）信号に変
換され（第２図（Ｑ−）に示す）、τ／２だけ遅延され
る（第２図（ｅ）に示す）、一方、第２の正弦波信号は
、同じく矩形波（パルス）信号に変換され（第２図（ｄ
）に示す）、初期設定値（例えば１７２時間）だけ遅延
される（第２図（ｆ）に示す）。
上記τ／２遅延線３およびプログラマブル遅延線４を経
た矩形波信号は位相比較器５にて位相比較され、その比
較結果が電圧に変換される。この場合、Ａ／Ｄコンバー
タ８からはその電圧に対応して時間ｔ（第２図（ｆ）に
示す）分遅延を小さくしたディジタル値がｎビットで出
力される。したがって、第２のパルス変換器２にて得ら
れた矩形波信号は、そのｔ時間分遅延が減少されること
になり１．７２遅延線３にて遅延された矩形波信号と略
位相同−にされる。このように、入力される第１の正弦
波信号と第２の正弦波信号とは、矩形波信号の形で同期
がとられる。
た矩形波信号は位相比較器５にて位相比較され、その比
較結果が電圧に変換される。この場合、Ａ／Ｄコンバー
タ８からはその電圧に対応して時間ｔ（第２図（ｆ）に
示す）分遅延を小さくしたディジタル値がｎビットで出
力される。したがって、第２のパルス変換器２にて得ら
れた矩形波信号は、そのｔ時間分遅延が減少されること
になり１．７２遅延線３にて遅延された矩形波信号と略
位相同−にされる。このように、入力される第１の正弦
波信号と第２の正弦波信号とは、矩形波信号の形で同期
がとられる。
すなわち、第１の正弦波信号が第２の正弦波信号より遅
れている場合、上記プログラマブル遅延線４にて第２の
正弦波信号による矩形波信号がτ１２時間より長く遅延
されることになる。また、逆に第１の正弦波信号が第２
の正弦波信号より進んでいる場合、上記プログラマブル
遅延線４にて第２の正弦波信号による矩形波信号が１７
２時間より短く遅延されることになる。このようにする
ことで、τ／２遅延線３にて得られた矩形波信号とプロ
グラマブル遅延線４にて得られた矩形波信号との位相差
は、プログラマブル遅延線４の設定値のＬＳＢ以下にま
ででき、略０にできる。
れている場合、上記プログラマブル遅延線４にて第２の
正弦波信号による矩形波信号がτ１２時間より長く遅延
されることになる。また、逆に第１の正弦波信号が第２
の正弦波信号より進んでいる場合、上記プログラマブル
遅延線４にて第２の正弦波信号による矩形波信号が１７
２時間より短く遅延されることになる。このようにする
ことで、τ／２遅延線３にて得られた矩形波信号とプロ
グラマブル遅延線４にて得られた矩形波信号との位相差
は、プログラマブル遅延線４の設定値のＬＳＢ以下にま
ででき、略０にできる。
ここで、以後に正弦波信号として用いる場合には、τ／
２遅延線３およびプログラマブル遅延線４にて得られた
矩形波信号をそれぞれフィルタである第１および第２の
正弦波変換器９，１０に入力すればよい、すると、第２
図（ｇ）および（ｈ）に示されるように、それら矩形波
信号は正弦波信号に変換され、しかもこれら正弦波信号
は同期がとられたものとなる。
２遅延線３およびプログラマブル遅延線４にて得られた
矩形波信号をそれぞれフィルタである第１および第２の
正弦波変換器９，１０に入力すればよい、すると、第２
図（ｇ）および（ｈ）に示されるように、それら矩形波
信号は正弦波信号に変換され、しかもこれら正弦波信号
は同期がとられたものとなる。
［発明の効果］
以上説明したように、この発明の位相同期補償回路によ
れば、２種類の非同期正弦波信号をそれぞれ矩形波（パ
ルス）信号に変換するパルス変換器と、一方の矩形波信
号を一定時間遅延する遅延線と、他方の矩形波信号を設
定値に応じて遅延するプログラマブル遅延線と、それら
遅延された矩形波信号の位相差を比較し、比較結果を電
圧に変換する位相比較器と、その電圧を上記プログラマ
ブル遅延線の遅延時間の設定値に変換するＡ／Ｄコンバ
ータとを設けたので、外部信号で非同期の正弦波信号同
志の位相差を略Ｏとし、それら正弦波信号の同期をとる
ことができる。
れば、２種類の非同期正弦波信号をそれぞれ矩形波（パ
ルス）信号に変換するパルス変換器と、一方の矩形波信
号を一定時間遅延する遅延線と、他方の矩形波信号を設
定値に応じて遅延するプログラマブル遅延線と、それら
遅延された矩形波信号の位相差を比較し、比較結果を電
圧に変換する位相比較器と、その電圧を上記プログラマ
ブル遅延線の遅延時間の設定値に変換するＡ／Ｄコンバ
ータとを設けたので、外部信号で非同期の正弦波信号同
志の位相差を略Ｏとし、それら正弦波信号の同期をとる
ことができる。
第１図はこの発明の一実施例を示す位相同期補償回路の
概略的ブロック図、第２図はその位相同期補償回路の動
作を説明するタイムチャート図である。 図中、ｌは第１のパルス変換器、２は第２のパルス変換
器、３はτ／２遅延線、４はプログラマブル遅延線、５
は位相比較器、６は低域フィルタ（ＬＰＦ）、７は増幅
器、８はＡ／Ｄコンバータ（ｎビット）、９は第１の正
弦波変換器（フィルタ）、１０は第２の正弦波変換器（
フィルタ）である。
概略的ブロック図、第２図はその位相同期補償回路の動
作を説明するタイムチャート図である。 図中、ｌは第１のパルス変換器、２は第２のパルス変換
器、３はτ／２遅延線、４はプログラマブル遅延線、５
は位相比較器、６は低域フィルタ（ＬＰＦ）、７は増幅
器、８はＡ／Ｄコンバータ（ｎビット）、９は第１の正
弦波変換器（フィルタ）、１０は第２の正弦波変換器（
フィルタ）である。
Claims (2)
- （１）瞬時的に同一周波数で、位相が異なる２種類の正
弦波信号の位相差を同期補償する位相同期補償回路であ
って、 前記正弦波信号の一方を矩形波信号とする第１のパルス
変換手段と、 前記正弦波信号の他方を同じく矩形波信号とする第２の
パルス変換手段と、 前記第１のパルス変換手段にて得られた矩形波信号を前
記正弦波信号の位相変動最大値の１／２遅延する遅延手
段と、 前記第２のパルス変換手段にて得られた矩形波信号を設
定値に応じて遅延するプログラマブル遅延線と、 前記遅延手段にて遅延された矩形波信号と前記プログラ
マブル遅延線にて遅延された矩形波信号との位相を比較
し、その位相差に応じた電圧を得る位相比較手段と、 この位相比較手段にて得られた電圧に応じ、前記プログ
ラマブル遅延線の設定値を得る設定手段とを備え、 前記遅延手段にて得られた矩形波信号に前記プロブラマ
ブル遅延線にて得られた矩形波信号を同期させるように
したことを特徴とする位相同期補償回路。 - （２）前記プログラマブル遅延線の設定手段は、前記位
相比較手段にて得られた電圧を積分する低域フィルタと
、その積分にて平滑化された電圧を所定レベルとする増
幅器と、その所定レベルとされた電圧を前記設定値のデ
ィジタルデータ値に変換するＡ／Ｄコンバータとから構
成される請求項（１）記載の位相同期補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181249A JPH0231518A (ja) | 1988-07-20 | 1988-07-20 | 位相同期補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181249A JPH0231518A (ja) | 1988-07-20 | 1988-07-20 | 位相同期補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0231518A true JPH0231518A (ja) | 1990-02-01 |
Family
ID=16097403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63181249A Pending JPH0231518A (ja) | 1988-07-20 | 1988-07-20 | 位相同期補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0231518A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010136422A (ja) * | 2010-01-25 | 2010-06-17 | Fujitsu Ltd | 適応的遅延調整を有する位相補間器 |
| US7772898B2 (en) | 2005-12-28 | 2010-08-10 | Fujitsu Limited | Phase interpolator with adaptive delay adjustment |
-
1988
- 1988-07-20 JP JP63181249A patent/JPH0231518A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772898B2 (en) | 2005-12-28 | 2010-08-10 | Fujitsu Limited | Phase interpolator with adaptive delay adjustment |
| US7816963B1 (en) | 2005-12-28 | 2010-10-19 | Fujitsu Limited | Phase interpolator with adaptive delay adjustment |
| JP2010136422A (ja) * | 2010-01-25 | 2010-06-17 | Fujitsu Ltd | 適応的遅延調整を有する位相補間器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694327A (en) | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| US5132554A (en) | Clock generating apparatus | |
| JPH03175833A (ja) | Ｍｕｓｅ信号の同期再生装置 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JP2000040956A (ja) | 同期制御方式 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JPH02100518A (ja) | デイジタル処理形位相同期発振器 | |
| US5949263A (en) | Integrated circuit comprising a phase-control loop with programmable phase shift | |
| JP2542933B2 (ja) | 時間軸補正回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPS647556B2 (ja) | ||
| JP3304031B2 (ja) | ゲンロック装置 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS63144678A (ja) | 位相同期発振回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPH0340266A (ja) | 発振回路の制御装置 | |
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 |