JP3117804B2 - 水平同期再生装置 - Google Patents
水平同期再生装置Info
- Publication number
- JP3117804B2 JP3117804B2 JP04235730A JP23573092A JP3117804B2 JP 3117804 B2 JP3117804 B2 JP 3117804B2 JP 04235730 A JP04235730 A JP 04235730A JP 23573092 A JP23573092 A JP 23573092A JP 3117804 B2 JP3117804 B2 JP 3117804B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- horizontal
- href
- hsync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機等
に用いられる水平同期再生装置に関するものである。
に用いられる水平同期再生装置に関するものである。
【０００２】
【従来の技術】まず、図７を参照してデジタル処理によ
る従来の水平同期再生装置の構成について説明する。図
７に示すように、従来の水平同期再生装置は、Ａ／Ｄ変
換回路１０１、水平位相比較回路１０３、水平ループフ
ィルタ回路１０５、電圧制御発振回路（以下、単にＶＣ
Ｏという）１０７で構成される位相同期ループ（以下、
単にＨＰＬＬという）を有している。
る従来の水平同期再生装置の構成について説明する。図
７に示すように、従来の水平同期再生装置は、Ａ／Ｄ変
換回路１０１、水平位相比較回路１０３、水平ループフ
ィルタ回路１０５、電圧制御発振回路（以下、単にＶＣ
Ｏという）１０７で構成される位相同期ループ（以下、
単にＨＰＬＬという）を有している。
【０００３】このＨＰＬＬは、ＶＣＯ１０７の発振出力
を分周した出力（以下、単にＨｒｅｆという）の位相
と、入力端子Ｔｉから入力されるデジタル複合映像信号
に含まれる水平同期信号（以下、単にＨｓｙｎｃとい
う）との位相誤差を検出し、この位相誤差をもとにＨｒ
ｅｆの所定位相が該Ｈｓｙｎｃに正確にロックするよう
に動作する。
を分周した出力（以下、単にＨｒｅｆという）の位相
と、入力端子Ｔｉから入力されるデジタル複合映像信号
に含まれる水平同期信号（以下、単にＨｓｙｎｃとい
う）との位相誤差を検出し、この位相誤差をもとにＨｒ
ｅｆの所定位相が該Ｈｓｙｎｃに正確にロックするよう
に動作する。
【０００４】すなわち、入力端子Ｔｉより入力されたア
ナログ複合映像信号は、Ａ／Ｄ変換回路１０１でデジタ
ル複合映像信号に変換され、水平位相比較回路１０３に
入力される。この水平位相比較回路１０３は、乗算回路
１３１と積分回路１３５で構成され、Ａ／Ｄ変換回路１
０１とＨｒｅｆ発生回路１１１から、それぞれＨｓｙｎ
ｃとＨｒｅｆとを入力し、これらＨｓｙｎｃの位相とＨ
ｒｅｆの位相との差から位相誤差を検出する。この水平
位相比較回路１０３の出力をＰＤ出力とする。
ナログ複合映像信号は、Ａ／Ｄ変換回路１０１でデジタ
ル複合映像信号に変換され、水平位相比較回路１０３に
入力される。この水平位相比較回路１０３は、乗算回路
１３１と積分回路１３５で構成され、Ａ／Ｄ変換回路１
０１とＨｒｅｆ発生回路１１１から、それぞれＨｓｙｎ
ｃとＨｒｅｆとを入力し、これらＨｓｙｎｃの位相とＨ
ｒｅｆの位相との差から位相誤差を検出する。この水平
位相比較回路１０３の出力をＰＤ出力とする。
【０００５】水平ループフィルタ回路１０５は、フィー
ドバックループ系の安定度及び収束時間を決定するもの
で、前記水平位相比較回路１０３のＰＤ出力からＶＣＯ
１０７の発振周波数を制御する制御電圧を出力する。さ
らにＶＣＯ１０７は、この水平ループフィルタ回路１０
５の制御電圧出力に応じた発振周波数のクロックを出力
する。このクロックが入力されるＨｒｅｆ発生回路１１
１は、該クロックの発振周波数を分周し、この分周出力
をＨｒｅｆとして、水平位相比較回路１０３の乗算回路
１３１にフィードバックする。この乗算回路１３１で
は、ＨｓｙｎｃとＨｒｅｆとの乗算が行われる。
ドバックループ系の安定度及び収束時間を決定するもの
で、前記水平位相比較回路１０３のＰＤ出力からＶＣＯ
１０７の発振周波数を制御する制御電圧を出力する。さ
らにＶＣＯ１０７は、この水平ループフィルタ回路１０
５の制御電圧出力に応じた発振周波数のクロックを出力
する。このクロックが入力されるＨｒｅｆ発生回路１１
１は、該クロックの発振周波数を分周し、この分周出力
をＨｒｅｆとして、水平位相比較回路１０３の乗算回路
１３１にフィードバックする。この乗算回路１３１で
は、ＨｓｙｎｃとＨｒｅｆとの乗算が行われる。
【０００６】図８に、ＨｓｙｎｃとＨｒｅｆを乗算した
波形図を示す。図８（Ａ）はＨｓｙｎｃとＨｒｅｆの位
相が大きくずれている状態を示し、図８（Ｂ）はＨｓｙ
ｎｃとＨｒｅｆの位相が小さくずれている状態で、Ｈｒ
ｅｆがＨｓｙｎｃに１／４だけ掛かった状態を示す。ま
た、図８（Ｃ）はＨｓｙｎｃとＨｒｅｆとの位相がロッ
クした状態を示す。
波形図を示す。図８（Ａ）はＨｓｙｎｃとＨｒｅｆの位
相が大きくずれている状態を示し、図８（Ｂ）はＨｓｙ
ｎｃとＨｒｅｆの位相が小さくずれている状態で、Ｈｒ
ｅｆがＨｓｙｎｃに１／４だけ掛かった状態を示す。ま
た、図８（Ｃ）はＨｓｙｎｃとＨｒｅｆとの位相がロッ
クした状態を示す。
【０００７】積分回路１３５では、乗算回路１３１の乗
算出力を入力し、この乗算出力を積分して面積比較を行
う。ここで面積比較を行うのは、デジタル複合映像信号
の情報を無駄なく使い、量子化ノイズを極力下げ、効率
の良い位相比較を行う為である。この積分回路１３５の
出力が前述の水平位相比較回路１０３のＰＤ出力とな
る。
算出力を入力し、この乗算出力を積分して面積比較を行
う。ここで面積比較を行うのは、デジタル複合映像信号
の情報を無駄なく使い、量子化ノイズを極力下げ、効率
の良い位相比較を行う為である。この積分回路１３５の
出力が前述の水平位相比較回路１０３のＰＤ出力とな
る。
【０００８】図９に示すＨｓｙｎｃとＨｒｅｆの位相差
とＰＤ出力の特性図を参照するに、実線で示すように、
位相差に正比例してＰＤ出力が変化し、位相差がある範
囲以上になった場合、ＰＤ出力は一定になる。この場
合、ＰＤ出力のリニアな範囲は狭く、±１４ｄｅｇ程度
しかない。
とＰＤ出力の特性図を参照するに、実線で示すように、
位相差に正比例してＰＤ出力が変化し、位相差がある範
囲以上になった場合、ＰＤ出力は一定になる。この場
合、ＰＤ出力のリニアな範囲は狭く、±１４ｄｅｇ程度
しかない。
【０００９】ここで、位相差がリニア範囲を越えた場合
を想定すると、収束応答性を確保するためにループゲイ
ンは十分高く設定しなければならない。一方、引き込み
後においては、ＰＤ出力のリニア範囲領域に入るため、
結果的に更にループゲインは高くなり、等価雑音帯域幅
が拡がり、ノイズによる影響を受け易く、ＰＬＬ出力の
ジッタが増大する。
を想定すると、収束応答性を確保するためにループゲイ
ンは十分高く設定しなければならない。一方、引き込み
後においては、ＰＤ出力のリニア範囲領域に入るため、
結果的に更にループゲインは高くなり、等価雑音帯域幅
が拡がり、ノイズによる影響を受け易く、ＰＬＬ出力の
ジッタが増大する。
【００１０】これに対し、例えば図９に２点鎖線で示す
様に全範囲にわたりリニアになる様にすればよいことが
分かっている。しかし、そのためには、位相差に応じて
ＰＤ出力が可変となる様に、新たにＨｓｙｎｃの位相と
Ｈｒｅｆの位相との位相差とデジタル複合映像信号との
乗算を行う乗算器が必要となり、ハード規模も膨大なも
のとなる。
様に全範囲にわたりリニアになる様にすればよいことが
分かっている。しかし、そのためには、位相差に応じて
ＰＤ出力が可変となる様に、新たにＨｓｙｎｃの位相と
Ｈｒｅｆの位相との位相差とデジタル複合映像信号との
乗算を行う乗算器が必要となり、ハード規模も膨大なも
のとなる。
【００１１】次に、このＨｒｅｆのジッタを抑える手法
について、上記の従来の水平同期再生回路の場合で説明
する。具体的には、ＨｓｙｎｃとＨｒｅｆがロック状態
か否かを判断する回路を用いることにより、ロック状態
のときはループゲインを下げるようにすることで、Ｈｒ
ｅｆのジッタを減らすことができる。以下、図７を参照
して、その詳細を説明する。
について、上記の従来の水平同期再生回路の場合で説明
する。具体的には、ＨｓｙｎｃとＨｒｅｆがロック状態
か否かを判断する回路を用いることにより、ロック状態
のときはループゲインを下げるようにすることで、Ｈｒ
ｅｆのジッタを減らすことができる。以下、図７を参照
して、その詳細を説明する。
【００１２】まず、デジタル複合映像信号を水平同期分
離回路１１５に入力し、あるレベルで水平同期信号を分
離し、抜き出す。この抜き出した信号出力をＨｓｙｎｃ
ｓｅｐａ出力とするとき、このＨｓｙｎｃｓｅｐａ出力
をロック検出回路１１７に入力する。このとき、該Ｈｓ
ｙｎｃｓｅｐａ出力は水平同期期間内では「０」、期間
外では「１」とした１ｂｉｔ構成をしている。
離回路１１５に入力し、あるレベルで水平同期信号を分
離し、抜き出す。この抜き出した信号出力をＨｓｙｎｃ
ｓｅｐａ出力とするとき、このＨｓｙｎｃｓｅｐａ出力
をロック検出回路１１７に入力する。このとき、該Ｈｓ
ｙｎｃｓｅｐａ出力は水平同期期間内では「０」、期間
外では「１」とした１ｂｉｔ構成をしている。
【００１３】一方、水平窓信号発生回路１０９におい
て、ＶＣＯ１０７の出力から水平同期期間の近傍を示す
水平窓信号（以下、単にＨ窓信号という）を発生し、ロ
ック検出回路１１７に入力する。ロック検出回路１１７
では、Ｈｓｙｎｃｓｅｐａ出力がＨ窓期間内にあり、か
つ水平位相比較回路１０３から入力されるＰＤ出力があ
る一定値以下に収束したとき、ＨｓｙｎｃとＨｒｅｆが
ロック状態であるとし、これを検出したことを示すロッ
ク信号を出力する。ここでは、ロック信号は１ｂｉｔ構
成とし、１のときはロック状態を、０のときはアンロッ
ク状態を示すものとする。
て、ＶＣＯ１０７の出力から水平同期期間の近傍を示す
水平窓信号（以下、単にＨ窓信号という）を発生し、ロ
ック検出回路１１７に入力する。ロック検出回路１１７
では、Ｈｓｙｎｃｓｅｐａ出力がＨ窓期間内にあり、か
つ水平位相比較回路１０３から入力されるＰＤ出力があ
る一定値以下に収束したとき、ＨｓｙｎｃとＨｒｅｆが
ロック状態であるとし、これを検出したことを示すロッ
ク信号を出力する。ここでは、ロック信号は１ｂｉｔ構
成とし、１のときはロック状態を、０のときはアンロッ
ク状態を示すものとする。
【００１４】図１０にロック検出回路１１７の動作波形
図を示す。図１０に示すように、水平位相比較回路１０
３内の積分回路１３５の出力（以下、単にＰＤ内積分器
出力という）上のＡ点では、Ｈｓｙｎｃｓｅｐａ出力中
央にＨｒｅｆの立ち下がり変化点が位相同期しているか
らＰＤ内積分器出力は一度、ある波高値になった後、ほ
ぼ位相誤差「０」に収束する。
図を示す。図１０に示すように、水平位相比較回路１０
３内の積分回路１３５の出力（以下、単にＰＤ内積分器
出力という）上のＡ点では、Ｈｓｙｎｃｓｅｐａ出力中
央にＨｒｅｆの立ち下がり変化点が位相同期しているか
らＰＤ内積分器出力は一度、ある波高値になった後、ほ
ぼ位相誤差「０」に収束する。
【００１５】ロック検出回路１１７はＨｓｙｎｃｓｅｐ
ａ出力がＨ窓期間内にあり、ＰＤ内積分器出力がほぼ
「０」であるという両条件からロック状態であることを
検出し、ロック信号の値は「１」となる。
ａ出力がＨ窓期間内にあり、ＰＤ内積分器出力がほぼ
「０」であるという両条件からロック状態であることを
検出し、ロック信号の値は「１」となる。
【００１６】次にＢ点においては、Ｈｓｙｎｃｓｅｐａ
出力とＨｒｅｆの位相がずれているため、ＰＤ内積分器
出力は位相誤差「０」に収束せず、ロック検出回路１１
７はアンロック状態であることを検出し、ロック信号の
値はアンロック状態を示す「０」となる。
出力とＨｒｅｆの位相がずれているため、ＰＤ内積分器
出力は位相誤差「０」に収束せず、ロック検出回路１１
７はアンロック状態であることを検出し、ロック信号の
値はアンロック状態を示す「０」となる。
【００１７】このロック信号が係数発生回路１１９に入
力されると、係数発生回路１１９はロック状態のとき係
数Ｋ0 （０＜Ｋ0 ＜＜１）を発生し、アンロック状態の
とき係数Ｋ1 （Ｋ1 ＝１）を発生し、乗算回路１２１に
入力する。乗算器回路１２１では、ＰＤ内積分器出力と
係数発生回路１１９で発生した係数の乗算を行い、乗算
結果を水平ループフィルタ回路１０５に入力する。ロッ
ク状態では、０＜Ｋ0＜＜１であるから乗算出力はＰＤ
内積分器出力よりも小さい値となる。
力されると、係数発生回路１１９はロック状態のとき係
数Ｋ0 （０＜Ｋ0 ＜＜１）を発生し、アンロック状態の
とき係数Ｋ1 （Ｋ1 ＝１）を発生し、乗算回路１２１に
入力する。乗算器回路１２１では、ＰＤ内積分器出力と
係数発生回路１１９で発生した係数の乗算を行い、乗算
結果を水平ループフィルタ回路１０５に入力する。ロッ
ク状態では、０＜Ｋ0＜＜１であるから乗算出力はＰＤ
内積分器出力よりも小さい値となる。
【００１８】図１１にロック状態、及びアンロック状態
におけるＨｓｙｎｃとＨｒｅｆの位相差とＰＤ出力の特
性図を示す。図１１に示すように、アンロック状態で
は、ＰＤ出力と係数Ｋ1 を乗じた出力であるから実線で
示したゲイン特性となり、Ｈｓｙｎｃを速く引き込む。
ロック状態では、ＰＤ出力と係数Ｋ0 を乗じた出力であ
るから、破線で示した低いゲイン特性となり、ＨＰＬＬ
のループゲインは下がり、Ｈｒｅｆのジッタが減る。し
たがって、ロック検出器回路１１７は、ロック状態のと
きにＨＰＬＬのループゲインを下げるために必要なもの
である。
におけるＨｓｙｎｃとＨｒｅｆの位相差とＰＤ出力の特
性図を示す。図１１に示すように、アンロック状態で
は、ＰＤ出力と係数Ｋ1 を乗じた出力であるから実線で
示したゲイン特性となり、Ｈｓｙｎｃを速く引き込む。
ロック状態では、ＰＤ出力と係数Ｋ0 を乗じた出力であ
るから、破線で示した低いゲイン特性となり、ＨＰＬＬ
のループゲインは下がり、Ｈｒｅｆのジッタが減る。し
たがって、ロック検出器回路１１７は、ロック状態のと
きにＨＰＬＬのループゲインを下げるために必要なもの
である。
【００１９】
【発明が解決しようとする課題】しかしながら、このル
ープゲインの変化に応じて引き込み位相が変化する場合
がある。このループゲインの変化によって引き込み位相
が変化するときのＨｓｙｎｃとＨｒｅｆの位相差とＰＤ
出力の特性図を図１１に示す。
ープゲインの変化に応じて引き込み位相が変化する場合
がある。このループゲインの変化によって引き込み位相
が変化するときのＨｓｙｎｃとＨｒｅｆの位相差とＰＤ
出力の特性図を図１１に示す。
【００２０】図１１において、ループゲイン小なるロッ
ク状態時にＰＤ出力が０となる点をＡ、ループゲイン大
なるアンロック状態時にＰＤ出力が０となる点をＢとす
ると、アンロック状態のループゲイン大からロック状態
のループゲイン小へ変化する際に、ロック検出回路１１
７が誤動作すると、ＨｓｙｎｃとＨｒｅｆの位相差がＡ
点とＢ点の間で揺れて、乗算回路１２１の出力が不安定
になる場合がある。
ク状態時にＰＤ出力が０となる点をＡ、ループゲイン大
なるアンロック状態時にＰＤ出力が０となる点をＢとす
ると、アンロック状態のループゲイン大からロック状態
のループゲイン小へ変化する際に、ロック検出回路１１
７が誤動作すると、ＨｓｙｎｃとＨｒｅｆの位相差がＡ
点とＢ点の間で揺れて、乗算回路１２１の出力が不安定
になる場合がある。
【００２１】従って、従来の水平同期再生装置では、ジ
ッタを減らすために、ロック状態、アンロック状態に応
じてループゲインを変更するようにしていることから、
ロック検出回路が必要とされ、そのためハード規模が大
きくなり、またさらに、このロック検出回路の動作が不
安定になった場合、ＨＰＬＬの引き込み位相が不安定に
なることがあった。
ッタを減らすために、ロック状態、アンロック状態に応
じてループゲインを変更するようにしていることから、
ロック検出回路が必要とされ、そのためハード規模が大
きくなり、またさらに、このロック検出回路の動作が不
安定になった場合、ＨＰＬＬの引き込み位相が不安定に
なることがあった。
【００２２】本発明は、上記課題に鑑みてなされたもの
で、Ｈ窓期間内ではループゲインを安定に下げ、かつ量
子化ノイズ及びジッタが少ない安定な回路を、小さいハ
ード規模で実現することのできる水平同期再生装置を提
供することを目的とする。
で、Ｈ窓期間内ではループゲインを安定に下げ、かつ量
子化ノイズ及びジッタが少ない安定な回路を、小さいハ
ード規模で実現することのできる水平同期再生装置を提
供することを目的とする。
【００２３】
【課題を解決するための手段】上記目的を達成するため
本発明は、電圧制御発振回路の発振周波数に応じた周期
の鋸歯状波を形成し出力する鋸歯状波形成手段と、この
鋸歯状波形成手段から出力される鋸歯状波を入力される
映像信号の水平同期信号に対応して抽出する抽出手段
と、前記電圧制御発振回路の分周出力と入力される映像
信号とを乗じた波形を形成する乗算手段と、前記電圧制
御発振回路の分周出力に同期しかつ映像信号の水平同期
信号期間にほぼ一致する水平窓を発生する水平窓発生手
段と、この水平窓発生手段で発生された水平窓信号外で
は前記抽出手段の出力を、水平窓信号内では乗算手段の
出力を選択する選択手段とを有し、この選択手段で選択
された出力を前記電圧制御発振回路に向けて出力するこ
とを要旨とする。
本発明は、電圧制御発振回路の発振周波数に応じた周期
の鋸歯状波を形成し出力する鋸歯状波形成手段と、この
鋸歯状波形成手段から出力される鋸歯状波を入力される
映像信号の水平同期信号に対応して抽出する抽出手段
と、前記電圧制御発振回路の分周出力と入力される映像
信号とを乗じた波形を形成する乗算手段と、前記電圧制
御発振回路の分周出力に同期しかつ映像信号の水平同期
信号期間にほぼ一致する水平窓を発生する水平窓発生手
段と、この水平窓発生手段で発生された水平窓信号外で
は前記抽出手段の出力を、水平窓信号内では乗算手段の
出力を選択する選択手段とを有し、この選択手段で選択
された出力を前記電圧制御発振回路に向けて出力するこ
とを要旨とする。
【００２４】
【作用】本発明の水平同期再生装置は、まず鋸歯状波形
成手段で形成される電圧制御発振回路の発振周波数に応
じた周期の鋸歯状波を、抽出手段で入力される映像信号
の水平同期信号に対応して抽出すると共に、乗算手段で
電圧制御発振回路の分周出力と入力される映像信号とを
乗じた波形を形成する。
成手段で形成される電圧制御発振回路の発振周波数に応
じた周期の鋸歯状波を、抽出手段で入力される映像信号
の水平同期信号に対応して抽出すると共に、乗算手段で
電圧制御発振回路の分周出力と入力される映像信号とを
乗じた波形を形成する。
【００２５】一方、水平窓発生手段で発生された電圧制
御発振回路の分周出力に同期しかつ映像信号の水平同期
信号期間にほぼ一致する水平窓信号に対し、選択手段で
は該水平窓信号外では前記抽出手段の出力を、水平窓信
号内では乗算手段の出力を選択する。この選択手段で選
択された出力は、例えば積分回路及び水平ループフィル
タ回路等を経て電圧制御発振回路に入力される。水平窓
期間内ではループゲインを安定に下げることができるの
で、電圧制御発振回路の発振出力を分周した出力を安定
に収束でき、かつ引き込み後のジッタを小さいものとす
ることが出来る。
御発振回路の分周出力に同期しかつ映像信号の水平同期
信号期間にほぼ一致する水平窓信号に対し、選択手段で
は該水平窓信号外では前記抽出手段の出力を、水平窓信
号内では乗算手段の出力を選択する。この選択手段で選
択された出力は、例えば積分回路及び水平ループフィル
タ回路等を経て電圧制御発振回路に入力される。水平窓
期間内ではループゲインを安定に下げることができるの
で、電圧制御発振回路の発振出力を分周した出力を安定
に収束でき、かつ引き込み後のジッタを小さいものとす
ることが出来る。
【００２６】
【実施例】以下、図面を参照して本発明に係る一実施例
を説明する。
を説明する。
【００２７】図１は、本発明に係る水平同期再生装置の
一実施例の構成を示すブロック図であり、本実施例の水
平同期再生装置はデジタルで処理した場合を示す。ま
た、ここでは、複合映像信号入力端子Ｔｉ、Ａ／Ｄ変換
回路１、乗算回路３１、水平ループフィルタ回路５、Ｖ
ＣＯ７、Ｈｒｅｆ発生回路１１、水平同期分離回路１
５、水平窓信号発生回路９は、図７に示す従来例と概ね
同様の構成のものとする。
一実施例の構成を示すブロック図であり、本実施例の水
平同期再生装置はデジタルで処理した場合を示す。ま
た、ここでは、複合映像信号入力端子Ｔｉ、Ａ／Ｄ変換
回路１、乗算回路３１、水平ループフィルタ回路５、Ｖ
ＣＯ７、Ｈｒｅｆ発生回路１１、水平同期分離回路１
５、水平窓信号発生回路９は、図７に示す従来例と概ね
同様の構成のものとする。
【００２８】以下、本実施例の構成と動作を説明する。
まず、複合映像信号入力端子Ｔｉより入力されたアナロ
グ複合映像信号は、Ａ／Ｄ変換回路１でデジタル複合映
像信号に変換され、この変換されたデジタル複合映像信
号は、水平位相比較回路３に入力される。
まず、複合映像信号入力端子Ｔｉより入力されたアナロ
グ複合映像信号は、Ａ／Ｄ変換回路１でデジタル複合映
像信号に変換され、この変換されたデジタル複合映像信
号は、水平位相比較回路３に入力される。
【００２９】水平位相比較回路３は、乗算回路３１、積
分回路３５、ＡＮＤ回路３７及びセレクタ３３で構成さ
れている。以下、水平位相比較回路３の動作を説明す
る。
分回路３５、ＡＮＤ回路３７及びセレクタ３３で構成さ
れている。以下、水平位相比較回路３の動作を説明す
る。
【００３０】まず、乗算回路３１では、ＨｓｙｎｃとＨ
ｒｅｆの乗算を行い、乗算結果をセレクタ３３に入力す
る。一方、鋸歯状波発生回路１３において、ＶＣＯ７の
出力から鋸歯状波形の信号を発生し、ＡＮＤ回路３７に
入力する。ＡＮＤ回路３７では、鋸歯状波発生回路１３
で発生した鋸歯状波の出力をＨｓｙｎｃｓｅｐａ出力に
より抜き出し、セレクタ３３に入力する。
ｒｅｆの乗算を行い、乗算結果をセレクタ３３に入力す
る。一方、鋸歯状波発生回路１３において、ＶＣＯ７の
出力から鋸歯状波形の信号を発生し、ＡＮＤ回路３７に
入力する。ＡＮＤ回路３７では、鋸歯状波発生回路１３
で発生した鋸歯状波の出力をＨｓｙｎｃｓｅｐａ出力に
より抜き出し、セレクタ３３に入力する。
【００３１】セレクタ３３は、Ｈ窓信号により入力を切
り替え、Ｈ窓期間外ではＡＮＤ回路３７の出力を選択、
Ｈ窓期間内では乗算回路３１のＨｓｙｎｃとＨｒｅｆの
乗算出力を選択する。
り替え、Ｈ窓期間外ではＡＮＤ回路３７の出力を選択、
Ｈ窓期間内では乗算回路３１のＨｓｙｎｃとＨｒｅｆの
乗算出力を選択する。
【００３２】続いて、セレクタ３３の選択出力を積分回
路３５で積分し、その出力をＰＤ出力とする。以後の処
理は従来例の水平同期再生回路と同様であるので説明を
省略する。
路３５で積分し、その出力をＰＤ出力とする。以後の処
理は従来例の水平同期再生回路と同様であるので説明を
省略する。
【００３３】次に、図２乃至図６を参照して、本実施例
の作用を説明する。まず、図２乃至図４にＨｓｙｎｃと
Ｈｒｅｆの位相差とセレクタ３３の選択出力の動作波形
図を示す。
の作用を説明する。まず、図２乃至図４にＨｓｙｎｃと
Ｈｒｅｆの位相差とセレクタ３３の選択出力の動作波形
図を示す。
【００３４】図２はＨｒｅｆと鋸歯状波のタイミング図
であり、Ｈｒｅｆが＋１から−１に変化する点を基準と
し、鋸歯状波が負の最大値のときＨｒｅｆがＨｓｙｎｃ
より１８０°遅れた状態を、逆に正の最大値のときは１
８０°進んだ状態を表す。
であり、Ｈｒｅｆが＋１から−１に変化する点を基準と
し、鋸歯状波が負の最大値のときＨｒｅｆがＨｓｙｎｃ
より１８０°遅れた状態を、逆に正の最大値のときは１
８０°進んだ状態を表す。
【００３５】図３はＨｒｅｆとＡＮＤ出力の動作波形図
である。なお水平同期分離回路１５でＨｓｙｎｃを任意
レベルαを基準としてレベル判定を行い、このレベル判
定した結果をＨｓｙｎｃｓｅｐａ出力として、ＡＮＤ回
路３７では鋸歯状波を該Ｈｓｎｃｓｅｐａ出力で抜き出
す。
である。なお水平同期分離回路１５でＨｓｙｎｃを任意
レベルαを基準としてレベル判定を行い、このレベル判
定した結果をＨｓｙｎｃｓｅｐａ出力として、ＡＮＤ回
路３７では鋸歯状波を該Ｈｓｎｃｓｅｐａ出力で抜き出
す。
【００３６】図３（Ａ）はＨｒｅｆとＨｓｙｎｃとの位
相が大きくずれているときの状態を示すものであり、図
３（Ｂ）はＨｒｅｆとＨｓｙｎｃとの位相が図３（Ａ）
に比べて小さいときの状態を示すものである。ここで、
図３（Ａ）と図３（Ｂ）とを比較すると、ＨｒｅｆとＨ
ｓｙｎｃの位相差が小さくなるほど鋸歯状波のゲインが
小さくなり、ＡＮＤ出力のゲインも小さくなることが判
る。
相が大きくずれているときの状態を示すものであり、図
３（Ｂ）はＨｒｅｆとＨｓｙｎｃとの位相が図３（Ａ）
に比べて小さいときの状態を示すものである。ここで、
図３（Ａ）と図３（Ｂ）とを比較すると、ＨｒｅｆとＨ
ｓｙｎｃの位相差が小さくなるほど鋸歯状波のゲインが
小さくなり、ＡＮＤ出力のゲインも小さくなることが判
る。
【００３７】図４はセレクタ３３の選択出力の動作波形
図である。図４（Ａ）はＨｓｙｎｃとＨｒｅｆとの位相
差が大きく、ＨｒｅｆもＨ窓もＨｓｙｎｃにかかってい
ないときの状態を示すもので、セレクタ３３は図３に示
す位相差に応じた鋸歯状波のみを出力する。
図である。図４（Ａ）はＨｓｙｎｃとＨｒｅｆとの位相
差が大きく、ＨｒｅｆもＨ窓もＨｓｙｎｃにかかってい
ないときの状態を示すもので、セレクタ３３は図３に示
す位相差に応じた鋸歯状波のみを出力する。
【００３８】図４（Ｂ）は、Ｈ窓がＨｓｙｎｃに１／３
程、かかっているときの状態を示すもので、Ｈ窓期間内
は乗算器３１の乗算結果が選択される。このような状態
ではＨｒｅｆはＨｓｙｎｃにかかっていないので、図３
と図８とを合成したような波形が現れる。ただし、図４
（Ｂ）に示す点Ｅのレベルは−β＜−４０ＩＲＥの条件
を満たす。また、逆にＨｒｅｆの位相が進んでいるとき
は＋β＞＋４０ＩＲＥの条件を満たす。
程、かかっているときの状態を示すもので、Ｈ窓期間内
は乗算器３１の乗算結果が選択される。このような状態
ではＨｒｅｆはＨｓｙｎｃにかかっていないので、図３
と図８とを合成したような波形が現れる。ただし、図４
（Ｂ）に示す点Ｅのレベルは−β＜−４０ＩＲＥの条件
を満たす。また、逆にＨｒｅｆの位相が進んでいるとき
は＋β＞＋４０ＩＲＥの条件を満たす。
【００３９】図４（Ｃ）は、Ｈ窓がＨｓｙｎｃに２／３
程、かかっているときの状態でかつＨｒｅｆもＨｓｙｎ
ｃにかかっているときの状態を示すものである。この場
合も、セレクタ３３の出力は図３と図８とを合成したよ
うな波形が現れる。
程、かかっているときの状態でかつＨｒｅｆもＨｓｙｎ
ｃにかかっているときの状態を示すものである。この場
合も、セレクタ３３の出力は図３と図８とを合成したよ
うな波形が現れる。
【００４０】図４（Ｄ）ＨｓｙｎｃとＨｒｅｆがロック
したときの状態を示すものである。このような状態のと
きＨｒｅｆが＋１から−１に変化する点はＨｓｙｎｃの
中央に位置し、従って斜線部分の正側の面積と負側の面
積とが等しくなっていることが判る。
したときの状態を示すものである。このような状態のと
きＨｒｅｆが＋１から−１に変化する点はＨｓｙｎｃの
中央に位置し、従って斜線部分の正側の面積と負側の面
積とが等しくなっていることが判る。
【００４１】図５及び図６に本実施例の水平同期再生装
置にかかる水平位相比較回路３のＰＤ出力とＨｓｙｎｃ
とＨｒｅｆとの位相差の特性図を示す。
置にかかる水平位相比較回路３のＰＤ出力とＨｓｙｎｃ
とＨｒｅｆとの位相差の特性図を示す。
【００４２】図５はＨｓｙｎｃとＨｒｅｆの位相差とＰ
Ｄ出力の特性図であり、位相差が−１８０°のときＨｒ
ｅｆがＨｓｙｎｃに対して１８０°遅れていることを表
し、＋１８０°のときＨｒｅｆがＨｓｙｎｃに対して１
８０°進んでいることを表す。すなわち、−１８０°か
ら＋１８０°までの、３６０°全範囲にわたりほぼリニ
アになり、図９の２点破線で示した特性に近くなってい
ることが分かる。また、位相差が０°のときはＨｓｙｎ
ｃとＨｒｅｆはロック状態である。さらに、図４で説明
したようにＨ窓によりセレクタ３３の入力が切り替わっ
た点の鋸歯状波のレベルβが−β＜−４０ＩＲＥ、＋β
＞＋４０ＩＲＥの条件を満たしているのでＰＤ出力は３
６０°全般にわたり、単調増加、単調減少となってお
り、ＰＬＬ動作上不安定な点はない。
Ｄ出力の特性図であり、位相差が−１８０°のときＨｒ
ｅｆがＨｓｙｎｃに対して１８０°遅れていることを表
し、＋１８０°のときＨｒｅｆがＨｓｙｎｃに対して１
８０°進んでいることを表す。すなわち、−１８０°か
ら＋１８０°までの、３６０°全範囲にわたりほぼリニ
アになり、図９の２点破線で示した特性に近くなってい
ることが分かる。また、位相差が０°のときはＨｓｙｎ
ｃとＨｒｅｆはロック状態である。さらに、図４で説明
したようにＨ窓によりセレクタ３３の入力が切り替わっ
た点の鋸歯状波のレベルβが−β＜−４０ＩＲＥ、＋β
＞＋４０ＩＲＥの条件を満たしているのでＰＤ出力は３
６０°全般にわたり、単調増加、単調減少となってお
り、ＰＬＬ動作上不安定な点はない。
【００４３】図６はループゲインによって引き込み位相
が変化したときの図５の拡大図を示すものである。図６
に示すように、鋸歯状波発生回路１３により引き込む位
相とＨｒｅｆとＨｓｙｎｃとの積出力により引き込む位
相が異なっているため、位相差０°でＰＤ出力が０にな
らず、点Ａでロック状態となる。
が変化したときの図５の拡大図を示すものである。図６
に示すように、鋸歯状波発生回路１３により引き込む位
相とＨｒｅｆとＨｓｙｎｃとの積出力により引き込む位
相が異なっているため、位相差０°でＰＤ出力が０にな
らず、点Ａでロック状態となる。
【００４４】従来例では、前述したように、ロック検出
器の誤動作により図１１の点Ａ、点Ｂ間でＰＤ出力の０
となる点が揺れ動き、ＰＤ出力が不安定になったのに対
し、本実施例ではＨ窓により積分回路３５の入力信号を
切り替えているので、ＰＤ出力が０となる点は、図中、
点Ａへ時間τだけ平行移動するだけであり（但し、点
Ｂ、点Ｃは鋸歯状波との合成であり一致する。）、従っ
て点Ａでロック状態となったときに、引き込みの位相が
変化するだけである。
器の誤動作により図１１の点Ａ、点Ｂ間でＰＤ出力の０
となる点が揺れ動き、ＰＤ出力が不安定になったのに対
し、本実施例ではＨ窓により積分回路３５の入力信号を
切り替えているので、ＰＤ出力が０となる点は、図中、
点Ａへ時間τだけ平行移動するだけであり（但し、点
Ｂ、点Ｃは鋸歯状波との合成であり一致する。）、従っ
て点Ａでロック状態となったときに、引き込みの位相が
変化するだけである。
【００４５】また図４で説明したように、Ｈ窓によりセ
レクタ３３の入力が切り替わった点の鋸歯状波のレベル
βが−β＜−４０ＩＲＥ、＋β＞＋４０ＩＲＥの条件を
満たしているので引き込み位相が異なってもＰＤ出力は
３６０°全般にわたり、単調増加、単調減少となってお
り、不安定動作はしない。
レクタ３３の入力が切り替わった点の鋸歯状波のレベル
βが−β＜−４０ＩＲＥ、＋β＞＋４０ＩＲＥの条件を
満たしているので引き込み位相が異なってもＰＤ出力は
３６０°全般にわたり、単調増加、単調減少となってお
り、不安定動作はしない。
【００４６】以上説明したように図１の実施例に示す水
平同期再生装置では、図７に示す従来における水平同期
再生回路に存在する不安定な動作を解消し、引き込み後
のＨｒｅｆのジッタを減らすことができる。
平同期再生装置では、図７に示す従来における水平同期
再生回路に存在する不安定な動作を解消し、引き込み後
のＨｒｅｆのジッタを減らすことができる。
【００４７】尚、本実施例ではデジタル処理で構成した
が、アナログ処理でも本発明の水平再生同期回路を構成
することも可能であり、同様の効果を得ることができる
のは言うまでもないことである。
が、アナログ処理でも本発明の水平再生同期回路を構成
することも可能であり、同様の効果を得ることができる
のは言うまでもないことである。
【００４８】
【発明の効果】以上、説明したように本発明の水平同期
再生装置は、Ｈ窓期間内ではＨＰＬＬのループゲインを
誤動作なく安定に下げ、かつ量子化ノイズ及びジッタが
少ない水平同期信号を安定に再生できる回路を、小さい
ハード規模で実現することができるものである。
再生装置は、Ｈ窓期間内ではＨＰＬＬのループゲインを
誤動作なく安定に下げ、かつ量子化ノイズ及びジッタが
少ない水平同期信号を安定に再生できる回路を、小さい
ハード規模で実現することができるものである。
【図１】本発明の水平同期再生回路の一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】Ｈｒｅｆと鋸歯状波との関係を示すタイミング
図である。
図である。
【図３】Ｈｓｙｎｃから導出されるＨｓｙｎｃｓｅｐａ
で抽出された鋸歯状波であるＡＮＤ出力とＨｒｅｆとの
関係を示すタイミング図である。
で抽出された鋸歯状波であるＡＮＤ出力とＨｒｅｆとの
関係を示すタイミング図である。
【図４】Ｈｓｙｎｃに対するＨｒｅｆとＨ窓の位置に応
じたセレクタの選択出力の波形図である。
じたセレクタの選択出力の波形図である。
【図５】ＨｓｙｎｃとＨｒｅｆの位相差とＰＤ出力の特
性図である。
性図である。
【図６】図５に示す特性図のループゲインによって引き
込み位相が変化したときの拡大図を示す。
込み位相が変化したときの拡大図を示す。
【図７】従来の水平同期再生回路の一実施例を示すブロ
ック図である。
ック図である。
【図８】ＨｓｙｎｃとＨｒｅｆを乗算したときの波形図
である。
である。
【図９】従来の水平位相比較器におけるＰＤ出力とＨｓ
ｙｎｃとＨｒｅｆの位相差の特性図である。
ｙｎｃとＨｒｅｆの位相差の特性図である。
【図１０】従来の水平同期再生回路にかかるロック検出
器の波形図である。
器の波形図である。
【図１１】従来の水平同期再生回路においてロック検出
器が誤動作したときの乗算器６の出力とＨｓｙｎｃとＨ
ｒｅｆの位相差の特性図である。
器が誤動作したときの乗算器６の出力とＨｓｙｎｃとＨ
ｒｅｆの位相差の特性図である。
１ Ａ／Ｄ変換回路 ３ 水平位相比較回路 ５ 水平ループフィルタ回路 ７ ＶＣＯ ９ 水平窓信号発生回路 １１ Ｈｒｅｆ発生回路 １３ 鋸歯状波発生回路 １５ 水平同期分離回路 ３１ 乗算器 ３５ 積分回路 ３３ セレクタ ３７ ＡＮＤ回路 １１７ ロック検出回路 １１９ 係数発生回路 １２１ 乗算器 Ｔｉ 複合映像信号入力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12 H03L 1/00 - 7/26
Claims (1)
- 【請求項１】 電圧制御発振回路の発振周波数に応じた
周期の鋸歯状波を形成し出力する鋸歯状波形成手段と、 この鋸歯状波形成手段から出力される鋸歯状波を入力さ
れる映像信号の水平同期信号に対応して抽出する抽出手
段と、 前記電圧制御発振回路の分周出力と入力される映像信号
とを乗じた波形を形成する乗算手段と、 前記電圧制御発振回路の分周出力に同期しかつ映像信号
の水平同期信号期間にほぼ一致する水平窓を発生する水
平窓発生手段と、 この水平窓発生手段で発生された水平窓信号外では前記
抽出手段の出力を、水平窓信号内では乗算手段の出力を
選択する選択手段とを有し、この選択手段で選択された
出力を前記電圧制御発振回路に向けて出力することを特
徴とする水平同期再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04235730A JP3117804B2 (ja) | 1992-09-03 | 1992-09-03 | 水平同期再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04235730A JP3117804B2 (ja) | 1992-09-03 | 1992-09-03 | 水平同期再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0686091A JPH0686091A (ja) | 1994-03-25 |
| JP3117804B2 true JP3117804B2 (ja) | 2000-12-18 |
Family
ID=16990385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04235730A Expired - Lifetime JP3117804B2 (ja) | 1992-09-03 | 1992-09-03 | 水平同期再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117804B2 (ja) |
-
1992
- 1992-09-03 JP JP04235730A patent/JP3117804B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0686091A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847678A (en) | Dual mode gen-lock system which automatically locks to color burst or to sync information | |
| US5677743A (en) | Apparatus and method for synchronizing a horizontal deflection signal with a horizontal sync signal | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| EP0713627B1 (en) | Synchronizing arrangement and method | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JPH09182100A (ja) | Ｐｌｌ回路 | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| JP3250151B2 (ja) | ジッタ抑圧回路 | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| US5208672A (en) | Horizontal synchronizing signal generating circuit | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JP2985786B2 (ja) | 位相同期回路 | |
| JP2850543B2 (ja) | 位相同期回路 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JP2000184230A (ja) | 水平同期回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP3099390B2 (ja) | 水平同期回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPH07142998A (ja) | 位相同期回路 | |
| JPS58114587A (ja) | バ−ストロツク基準信号発生回路 | |
| JPH0590958A (ja) | Ｐｌｌ回路 | |
| JPH0630297A (ja) | 位相同期回路 | |
| JPH0984039A (ja) | 標本化クロック生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |