JP2641290B2 - クロック発生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタルテレビジョン受像機等に係り、
特に、同期信号発生回路及び信号処理回路で用いられる
クロックを発生するクロック発生装置に関するものであ
る。

〔従来の技術〕

第６図（ａ），（ｂ）はそれぞれ従来のクロック発生
装置を示すブロック図である。

第６図（ａ），（ｂ）において、１は映像信号入力端
子、２はラインロッククロック発生回路、３はラインロ
ッククロック、４はバーストロッククロック発生回路、
５はバーストロッククロック、９は同期信号発生回路、
10は信号処理回路、11は同期信号出力端子、12は映像信
号出力端子、である。

まず、第６図（ａ）の回路について説明する。

バーストロッククロック発生回路４は、水晶発振器
（図示せず）を用いて、映像信号入力端子１より入力さ
れる映像信号に含まれるカラーバースト信号に同期した
安定なバーストロッククロック５を発生する。ここで、
入力する映像信号は標準テレビジョン放送方式に適合し
ている信号（以下、標準信号と略す。）であり、この標
準信号に含まれるカラーバースト信号の周波数（f_sc）
と水平同期信号の周波数（f_H）との関係は、 となっている。

次に、同期信号発生回路９は、バーストロッククロッ
ク発生回路４からのバーストロッククロック５を入力
し、（１）式の関係を利用して同期信号を発生する。

また、信号処理回路10は、映像信号入力端子１より入
力される映像信号とバーストロッククロック発生回路４
からのバーストロッククロック５とを入力し、（１）式
の関係を利用して映像信号に信号処理を施し、映像信号
の高画質化を行っている。なお、この様な映像信号の高
画質化を行う従来の回路例としては、例えば、特開昭61
−15635号公報が挙げられる。

次に、第６図（ｂ）の回路について説明する。

ラインロッククロック発生回路２は、映像信号入力端
子１より入力される映像信号に含まれる水平同期信号に
同期したラインロッククロック３を発生する。

次に、同期信号発生回路９は、ラインロッククロック
発生回路２からのラインロッククロック３を入力し、同
期信号を発生する。

また、信号処理回路10は、映像信号入力端子１より入
力される映像信号とラインロッククロック発生回路２か
らのラインロッククロック３を入力し、映像信号に信号
処理を施している。

なお、第６図（ｂ）の様な回路例としては、例えば、
特開昭63−193783号公報等が挙げられる。

〔発明が解決しようとする課題〕

上記従来技術において、まず、第６図（ａ）の回路で
は、映像信号入力端子１に入力される映像信号が標準信
号である場合には、非常に安定な同期信号が発生できる
と共に、映像信号の高画質化ができる。

しかし、VTR（ビデオテープレコーダ）等より再生さ
れた映像信号のように標準テレビジョン放送方式に対し
て厳密には規格を守っていない信号（以下、非標準信号
と略す。）、つまり（１）式の関係が保たれていない信
号に対して考慮されていないため、このような非標準信
号が入力された場合には、高画質化、即ち画質の改善が
できないばかりか、同期がとれないという問題があっ
た。

一方、第６図（ｂ）の回路では、水平同期信号を基準
としているため、非標準信号が入力された場合でも充分
同期をとることができ、従って、引き込み範囲の異なる
種々の機器からの映像信号に対応することが可能であ
る。また、画質の改善については、非標準信号が入力さ
れた場合、上記した如く非標準信号は（１）式の関係が
保たれていないため、その関係を利用しない範囲におい
ては画質の改善が可能である。

しかし、標準信号が入力された場合、標準信号は
（１）式の関係が保たれているが、第６図（ｂ）の回路
では、ラインロッククロック発生回路２の持つ発振器
（図示せず）のＱの値が、第６図（ａ）の回路のバース
トロッククロック発生回路４の持つ水晶発振器（図示せ
ず）のように高くなく、発生するクロックの安定度も低
いため、（１）式の関係を利用して画質の改善を行おう
とすると、その改善効果も低いものになっていた。

本発明の目的は、上記した従来技術の問題点を解決
し、信号処理回路に対しては、標準信号が入力された場
合でも非標準信号が入力された場合でも、高画質化、即
ち、画質の改善が行える様な最適なクロックを与えるこ
とができ、同期信号発生回路に対しては、どの様な非標
準信号が入力された場合でも、同期をとることができる
様な、また、標準信号が入力された場合には、非常に安
定な同期信号の発生が行える様な、最適なクロックを与
えることができるクロック発生装置を提供することにあ
る。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、映像信
号に含まれるカラーバースト信号に同期したバーストロ
ッククロックを発生する第１のクロック発生手段と、前
記映像信号に含まれる水平同期信号に同期したラインロ
ッククロックを発生する第２のクロック発生手段と、前
記映像信号が所定の規格に合った信号であるか否か（即
ち、標準信号であるか否か）を検出する検出手段と、該
検出手段による検出の結果、前記映像信号が標準信号で
あると検出されたときには、前記ラインロッククロック
を前記バーストロッククロックに位相同期させる位相制
御手段と、を設け、同期信号発生回路に対しては前記ラ
インロッククロックを与え、また、信号処理回路に対し
ては、前記検出手段による検出の結果、前記映像信号が
標準信号であると検出されたときには前記バーストロッ
ククロックまたはラインロッククロックを与え、非標準
信号であると検出されたときには前記ラインロッククロ
ックを与えるようにした。

〔作用〕

本発明では、前記検出手段によって、前記映像信号が
標準信号であるか非標準信号であるかを検出し、前記映
像信号が標準信号であると検出されたときのみ、前記位
相制御手段によって、前記ラインロッククロックを前記
バーストロッククロックに位相同期させるようにしてい
る。

そして、前記信号処理回路に対しては、非標準信号が
入力された場合にはラインロッククロックを、標準信号
が入力された場合にはバーストロッククロックまたはそ
のバーストロッククロックに同期したラインロッククロ
ックを、それぞれ与えているので、信号処理回路におい
ては、標準信号が入力された場合でも非標準信号が入力
された場合でも、高画質化、即ち、画質の改善を行うこ
とができる。

また、同期信号発生回路に対しては、非標準信号が入
力された場合には本来の広い引き込み範囲を持ったライ
ンロッククロックを、標準信号が入力された場合にはバ
ーストロッククロックに同期したラインロッククロック
を、それぞれ与えているので、同期信号発生回路におい
ては、引き込み範囲の異なる種々の機器よりどの様な非
標準信号が入力された場合でも、同期をとることがで
き、また、標準信号が入力された場合には、非常に安定
な同期信号の発生を行うことができる。

〔実施例〕

以下、本発明の第１の実施例を第１図により説明す
る。

第１図において、１は映像信号入力端子、２はライン
ロッククロック発生回路、３はラインロッククロック、
４はバーストロッククロック発生回路、５はバーストロ
ッククロック、６は標準／非標準信号検出回路、７は位
相比較器、8a,8bはそれぞれスイッチ、９は同期信号発
生回路、10は信号処理回路、11は同期信号出力端子、12
は映像信号出力端子、18は同期分離・位相比較回路、19
は電圧制御発振器、20は加算器、である。

では、本実施例の動作について説明する。

映像信号入力端子１より入力された映像信号は、ライ
ンクロック発生回路２、バーストロッククロック発生回
路４、および標準／非標準信号検出回路６に入力され
る。ラインロッククロック発生回路２では、映像信号に
含まれている水平同期信号を分離し、水平同期信号の周
波数f_Hの1820倍の周波数を持つラインロッククロック３
を、同期分離・位相比較回路18,加算器20,電圧制御発振
器19にて構成されるフェーズ・ロックド・ループ（PL
L）回路によって発生させている。

また、バーストロッククロック発生回路４は、映像信
号に含まれているカラーバースト信号を抜きとり、この
周波数f_SCの８倍の周波数を持つバーストロッククロッ
ク５を、水晶発振器（図示せず）を用いて発生させてい
る。この様に、バーストロッククロック５は水晶発振器
により発生されるので非常に安定なクロックとなってい
る。

次に、同期信号発生回路９は、常にラインロッククロ
ック３を入力し、このクロック３を分周することで、入
力された映像信号の水平同期信号に同期した同期信号を
得て、同期信号出力端子11より出力している。

また、標準／非標準信号検出回路６では、入力された
映像信号の水平同期信号の周波数f_Hとカラーバースト信
号の周波数f_SCとの間に、前述した（１）式の関係があ
るかどうかを検出し、関係があると検出した場合には、
入力された映像信号が標準信号であると判別し、関係が
ないと検出した場合には、標準信号であると判別して、
その判別結果を検出信号として出力する。なお、この様
な標準／非標準信号検出回路の公知例としては、例え
ば、特開昭61−184082号公報が挙げられる。

次に、スイッチ8aは、標準／非標準信号検出回路６か
らの検出信号を入力し、入力された映像信号が非標準信
号である時にはラインロッククロック側に、また標準信
号である時にはバーストロッククロック側に閉じ、それ
ぞれのクロックを信号処理回路10に出力する。信号処理
回路10では、映像信号入力端子１からの映像信号を入力
し、スイッチ8aより供給されるクロックを用いてディジ
タル信号処理を行い、高画質化を図っている。そして、
信号処理された映像信号は映像信号出力端子12より出力
される。

次に、クロック位相制御の動作について説明する。

位相比較器７は、ラインロッククロック３とバースト
ロッククロック５とを入力し、その両者の位相を比較し
て、その位相差に応じた信号をスイッチ8bに出力する。
スイッチ8bはスイッチ8aと同様に標準／非標準信号検出
回路からの検出信号により制御されており、入力された
映像信号が標準信号である時にはスイッチを閉じ、非標
準信号である時にはスイッチを開く。従って、スイッチ
8aは、標準信号である時のみ、位相比較記７の出力信号
をラインロッククロック発生回路２に入力する。

ラインロッククロック発生回路２は、位相比較器７か
らの出力信号が入力されると、その信号に基づいて、バ
ーストロッククロック５の位相に、出力するラインロッ
ククロック３に位相を合わせるように動作する。

ここで、ラインロッククロック発生回路２の動作につ
いてもう少し詳しく説明する。

同期分離・位相比較回路18は、映像信号入力端子１よ
り入力される映像信号に含まれる水平同期信号を分離
し、分離した水平同期信号と電圧制御発振器19より出力
されるラインロッククロック３との位相を比較し、その
位相差に応じた電圧を制御電圧として加算器20を介して
電圧制御発振器19に入力している。電圧制御発振器19は
入力された制御電圧に応じた周波数で発振し、その発振
出力をラインロッククロック３として出力している。従
って、位相比較器７からの出力信号が入力されていない
時、即ち、クロック位相制御を行っていない時には、ラ
インロッククロック３は水平同期信号に同期したクロッ
クとなる。

一方、位相比較器７からの出力信号が入力されている
時、即ち、クロック位相制御を行っている時には、同期
分離・位相比較回路18から出力される制御電圧に、位相
比較器７より信号として入力されるバーストロッククロ
ック５とラインロッククロック３との位相差に応じた比
較電圧が、加算器20において加算され、電圧制御発振器
19に入力されて、その結果、ラインロッククロック３は
バーストロッククロック５に位相が合ったクロックとな
る。

次に、本発明の第２の実施例を第２図により説明す
る。

第２図において、第１図と同一の構成要素については
同一の符号を付してある。

本実施例の構成において、第１図の実施例と異なる点
は、位相比較器７の一方の入力として、バーストロック
クロック発生回路４からのバーストロッククロック５に
代えて、スイッチ8aからのクロックが入力された点と、
スイッチ8bが削除され、位相比較器８の出力信号が直
接、ラインロッククロック発生回路２の加算器20に入力
された点にある。

従って、映像信号入力端子１に入力される映像信号が
標準信号である時には、位相比較器７において、バース
トロッククロック５とラインロッククロック３とが位相
比較され、ラインロッククロック２の位相がバーストロ
ッククロック５の位相に同期するよう制御される。一
方、非標準信号である時には、スイッチ8aにおいてクロ
ックが切り換えられて、位相比較器７の入力はどちらも
ラインロッククロック３となるため、位相差はなく、ラ
インロッククロック発生回路２の加算器20に信号は出力
されない。よって、標準信号である時のみラインロック
クロック３の位相がバーストロッククロック５の位相に
同期するよう制御される。

次に、本発明の第３の実施例を第３図により説明す
る。

第３図において、第１図と同一の構成要素については
同一の符号を付してある。その他、２′は、同期分離・
位相比較回路18と電圧制御発振器19とから成るラインロ
ッククロック発生回路、17は可変遅延回路、である。

本実施例の構成において、第１図の実施例と異なる点
は、ラインロッククロック発生回路２に代えて、加算器
20を削除したラインロッククロック発生回路２′を用い
た点と、可変遅延回路17を設け、スイッチ8bの出力をそ
の可変遅延回路17に入力した点にある。

本実施例において、ラインロッククロック発生回路
２′は、映像信号入力端子１より入力された映像信号に
含まれる水平同期信号に同期したラインロッククロック
を、同期分離・位相比較回路18,電圧制御発振器19にて
構成されるPLL回路によって発生する。

また、スイッチ8bは、第１図の実施例と同様に、映像
信号入力端子１より入力される映像信号が標準信号であ
る時にはスイッチを閉じ、位相比較器７から出力される
信号を可変遅延回路17に入力し、非標準信号である時に
はスイッチを開き、可変遅延回路17には何も信号を入力
しない。

一方、可変遅延回路17は、スイッチ8bから信号として
電圧が入力された時には、ラインロッククロック発生回
路２′より入力されたラインロッククロックをその電圧
に応じた遅延量だけ遅延して出力し、スイッチ8bから電
圧が入力されない時には、入力されたラインロッククロ
ックを遅延せずにそのまま出力する。

即ち、本実施例では、入力される映像信号が標準信号
である場合に、ラインロッククロック発生回路２′から
出力されるラインロッククロックの周波数とバーストロ
ッククロック発生回路４から出力されるバーストロック
クロック５の周波数とが等しいことに着目し、標準信号
である場合には、スイッチ8bを介して入力される位相比
較器７からの出力信号（即ち、ラインロッククロックと
バーストロッククロック５の位相差に応じた電圧）を用
い、可変遅延回路17によって、ラインロッククロック発
生回路２′からのラインロッククロックを遅延して、そ
の位相のみを調整し、ラインロッククロックとバースト
ロッククロック５との位相を同期させている。

次に、本発明の第４の実施例を第４図により説明す
る。

第４図において、第１図と同一の構成要素については
同一の符号を付してある。その他、２″は、同期分離・
位相比較回路18と電圧制御発振器19とコンデンサ21から
成るラインロッククロック発生回路、である。

本実施例の構成において、第１図の実施例と異なる点
は、ラインロッククロック発生回路２に代えてラインロ
ッククロック発生回路２″を用い、スイッチ8bの出力を
コンデンサ21に入力した点と、位相比較器７を削除し、
バーストロッククロック発生回路４からのバーストロッ
ククロック５を直接、スイッチ8bに入力した点にある。

まず、スイッチ8bは、映像信号入力端子１より入力さ
れる映像信号が標準信号である時には、第１図の実施例
と同様にスイッチを閉じ、バーストロッククロック発生
回路４から出力されるバーストロッククロック５をコン
デンサ21を介して電圧制御発振器19に入力し、非標準信
号である時にはスイッチを開き、何も信号を出力しな
い。

次に、ラインロッククロック発生回路２″において、
同期分離・位相比較回路18は、映像信号入力端子１より
入力される映像信号に含まれる水平同期信号を分離し、
分離した水平同期信号と電圧制御発振器19より出力され
るラインロッククロック３との位相を比較し、その位相
差に応じた電圧を制御電圧として電圧制御発振器19に入
力している。電圧制御発振器19は入力された制御電圧に
応じた周波数で発振し、その発振出力をラインロックク
ロック３として出力している。従って、バーストロック
クロック発生回路４からのバーストロッククロック５が
スイッチ8bよりコンデンサ21を介して入力されていない
時には、ラインロッククロック３は水平同期信号に同期
したクロックとなる。

一方、バーストロッククロック発生回路４からのバー
ストロッククロック５がコンデンサ21を介して入力され
ている時には、同期分離・位相比較回路18から出力され
る制御電圧にバーストロッククロック５が重畳される。
これにより、電圧制御発振器19の出力であるラインロッ
ククロック３はバーストロッククロック５に同期する。
なお、この様な回路動作については、志村正道著「非線
形回路理論」（電子回路講座３）p69−74などを参照さ
れたい。

最後に、本発明の第５の実施例を第５図により説明す
る。

第５図において、第１図と同一の構成要素については
同一の符号を付してある。その他、8cはスイッチ、であ
る。

本実施例の動作において、第１図の実施例と異なる点
は、信号処理回路10も同期信号発生回路９と同様、常に
ラインロッククロック発生回路２からのラインロックク
ロック３によって動作している点にある。

では、その動作について説明する。

まず、映像信号入力端子１に入力される映像信号が非
標準信号である時には、スイッチ8cが開き、バーストロ
ッククロック発生回路４からのバーストロッククロック
５は位相比較器７に入力されず、クロック位相制御は行
われない。

しかし、標準信号である時には、スイッチ8cが閉じ、
バーストロッククロック発生回路４からのバーストロッ
ククロック５はスイッチ8cを介して位相比較器７に入力
される。従って、位相比較器７は、バーストロッククロ
ック５とラインロッククロック発生回路２からのライン
ロッククロック３との位相比較を行い、その位相差に応
じた信号をラインロッククロック発生回路２に入力す
る。ラインロッククロック発生回路２は、位相比較器７
の出力信号に基づいて、バーストロッククロック５の位
相に、出力するラインロッククロック３の位相を合わせ
るように動作する。

以上説明したように、各実施例においては、映像信号
入力端子１より入力された映像信号が非標準信号である
時には、同期引き込み範囲が広く、ジッタ等に対して追
従性の良いラインロッククロック３を、同期信号発生回
路９及び信号処理回路10に与え、標準信号である時に
は、ラインロッククロック３をバーストロッククロック
５に同期させ高安定にして、同期信号発生回路９に与
え、また、信号処理回路10にはバーストロッククロック
５（第５の実施例では、ラインロッククロック３）を与
えている。

従って、同期信号発生回路９では、どの様な非標準信
号が入力された場合でも同期をとることができ、また、
標準信号が入力された場合には、非常に安定な同期信号
の発生を行うことができる。また、信号処理回路10で
は、標準信号が入力された場合でも、非標準信号が入力
された場合でも、高画質化を行うことができる。

また、上記したように、標準信号が入力された場合に
は、第５の実施例以外は、同期信号発生回路９と信号処
理回路10には異なるクロックを与える事になるが、しか
し、両者のクロックは同期しているので、ビートによる
妨害や画面揺れなどの問題は発生しない。

〔発明の効果〕

本発明では、ラインロッククロック（入力された映像
信号に含まれる水平同期信号に同期して発生されるクロ
ック）をバーストロッククロック（前記映像信号に含ま
れるカラーバースト信号に同期して発生されるクロッ
ク）に、前記映像信号が標準信号である時のみ同期させ
るようにした。

そして、信号処理回路に対しては、非標準信号が入力
された場合にはラインロッククロックを、標準信号が入
力された場合にはバーストロッククロックまたはそのバ
ーストロッククロックに同期したラインロッククロック
を、それぞれ与えているので、信号処理回路において
は、標準信号が入力された場合でも非標準信号が入力さ
れた場合でも、高画質化、即ち、画質の改善を行うこと
ができる。

また、同期信号発生回路に対しては、非標準信号が入
力された場合にはラインロッククロックを、標準信号が
入力された場合にはバーストロッククロックに同期した
ラインロッククロックを、それぞれ与えているので、同
期信号発生回路においては、どの様な非標準信号が入力
された場合でも、同期をとることができ、また、標準信
号が入力された場合には、非常に安定な同期信号の発生
を行うことができる。

また、標準信号が入力された時において、信号処理回
路にはバーストロッククロック、同期信号発生回路には
ラインロッククロック、と言う具合に異なるクロックを
与える場合があるが、しかし、標準信号が入力された時
には両者のクロックは同期しているので、ビートによる
妨害や画面揺れなどの問題は発生しない。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
本発明の第３の実施例を示すブロック図、第４図は本発
明の第４の実施例を示すブロック図、第５図は本発明の
第５の実施例を示すブロック図、第６図（ａ），（ｂ）
はそれぞれ従来のクロック発生装置を示すブロック図、
である。 符号の説明 １……映像信号入力端子、２……ラインロッククロック
発生回路、３……ラインロッククロック、４……バース
トロッククロック発生回路、５……バーストロッククロ
ック、６……標準／非標準信号検出回路、７……位相比
較器、8a,8b,8c……スイッチ、９……同期信号発生回
路、10……信号処理回路、17……可変遅延回路、18……
同期分離・位相比較回路、19……電圧制御発振器、20…
…加算器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中垣 宣文 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (56)参考文献 特開 昭63−276994（ＪＰ，Ａ) 特開 昭63−193783（ＪＰ，Ａ) 特開 昭61−184082（ＪＰ，Ａ) 特開 昭63−42297（ＪＰ，Ａ) 特開 平２−246491（ＪＰ，Ａ) 実開 昭60−177569（ＪＰ，Ｕ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】映像信号に含まれるカラーバースト信号に
   同期した第１のクロックを発生する第１のクロック発生
   手段と、前記映像信号に含まれる水平同期信号に同期し
   た第２のクロックを発生する第２のクロック発生手段
   と、前記映像信号が所定の規格に合った信号であるか否
   かを検出する検出手段と、該検出手段による検出の結
   果、前記映像信号が前記規格に合った信号であると検出
   されたときには、前記第２のクロックを前記第１のクロ
   ックに位相同期させる位相制御手段と、前記第１及び第
   ２のクロックを入力し、前記検出手段による検出の結果
   に応じて前記第１及び第２のクロックのいずれか一方を
   選択して出力する選択手段と、を具備し、前記第２のク
   ロックを同期信号発生手段に入力して、該同期信号発生
   手段において、前記第２のクロックをもとに同期信号を
   発生させると共に、前記選択手段から出力されるクロッ
   クを信号処理手段に入力して、該信号処理手段におい
   て、該クロックに基づいて前記映像信号に信号処理を施
   すようにしたことを特徴とするクロック発生装置。
2. 【請求項２】映像信号に含まれるカラーバースト信号に
   同期した第１のクロックを発生する第１のクロック発生
   手段と、前記映像信号に含まれる水平同期信号に同期し
   た第２のクロックを発生する第２のクロック発生手段
   と、前記映像信号が所定の規格に合った信号であるか否
   かを検出する検出手段と、該検出手段による検出の結
   果、前記映像信号が前記規格に合った信号であると検出
   されたときには、前記第２のクロックを前記第１のクロ
   ックに位相同期させる位相制御手段と、を具備し、前記
   第２のクロックを同期信号発生手段に入力して、該同期
   信号発生手段において、前記第２のクロックをもとに同
   期信号を発生させると共に、該第２のクロックを信号処
   理手段に入力して、該信号処理手段において、前記第２
   のクロックに基づいて前記映像信号に信号処理を施すよ
   うにしたことを特徴とするクロック発生装置。
3. 【請求項３】請求項１または２に記載のクロック発生装
   置において、前記位相制御手段は、前記検出手段による
   検出の結果に応じて前記第２のクロックを前記第１のク
   ロックに位相同期させるか否かを切り換える切換手段を
   有することを特徴とするクロック発生装置。
4. 【請求項４】請求項1,2または３に記載のクロック発生
   装置において、前記第２のクロック発生手段は、前記映
   像信号に含まれる水平同期信号に同期して発振し、その
   発振出力として前記第２のクロックを出力する発振手段
   を有し、前記位相制御手段は、前記第２のクロックを前
   記第１のクロックに位相同期させる際、前記発振手段を
   直接制御して前記第２のクロックを前記第１のクロック
   に位相同期させることを特徴とするクロック発生装置。
5. 【請求項５】請求項1,2または３に記載のクロック発生
   装置において、前記位相制御手段は、前記第２のクロッ
   クを前記第１のクロックに位相同期させる際、前記第２
   のクロック発生手段から出力された第２のクロックの位
   相を制御することにより、該第２のクロックを前記第１
   のクロックに位相同期させることを特徴とするクロック
   発生装置。