JPH0728775Y2 - テレビジョン受像機の同期引込回路 - Google Patents
テレビジョン受像機の同期引込回路Info
- Publication number
- JPH0728775Y2 JPH0728775Y2 JP13892788U JP13892788U JPH0728775Y2 JP H0728775 Y2 JPH0728775 Y2 JP H0728775Y2 JP 13892788 U JP13892788 U JP 13892788U JP 13892788 U JP13892788 U JP 13892788U JP H0728775 Y2 JPH0728775 Y2 JP H0728775Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- time constant
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案はテレビジョン受像機の同期引込回路の改良に関
する。
する。
（ロ）従来の技術 ビデオテープレコーダ等の映像再生装置より得られる再
生映像信号の同期が不安定であることを考慮して古いタ
イプのテレビジョン受像機の中には水平AFC回路の同期
引込範囲を選択的に拡大する構成を採用するものがあ
る。この同期引込範囲は拡大すると不安定となるため、
放送信号受信時には同期引込範囲を狭くする必要があ
り、同期引込範囲は切換可能に構成されている。
生映像信号の同期が不安定であることを考慮して古いタ
イプのテレビジョン受像機の中には水平AFC回路の同期
引込範囲を選択的に拡大する構成を採用するものがあ
る。この同期引込範囲は拡大すると不安定となるため、
放送信号受信時には同期引込範囲を狭くする必要があ
り、同期引込範囲は切換可能に構成されている。
また同期引込範囲を拡大することは、テレビジョン受像
機の偏向をジッタに追従せしめ得るばかりか、スキュー
否にも追従せしめ得ることになると云う利点もある。
機の偏向をジッタに追従せしめ得るばかりか、スキュー
否にも追従せしめ得ることになると云う利点もある。
（ハ）考案が解決しようとする課題 しかし、斯る従来技術は手動により引込範囲を切換える
ものであり、入力信号に応じて切換を為さねばならなか
った。そこで本発明は、水平同期信号が不連続となる部
分でのみPLL回路で構成される水平AFC回路のループフィ
ルタの時定数を切換えることを特徴とする。
ものであり、入力信号に応じて切換を為さねばならなか
った。そこで本発明は、水平同期信号が不連続となる部
分でのみPLL回路で構成される水平AFC回路のループフィ
ルタの時定数を切換えることを特徴とする。
（ニ）課題を解決するための手段 そこで、本発明は、遅延を伴う信号処理回路の前段と後
段にそれぞれ水平同期信号に同期する第１第2PLL回路を
設け、第1PLL回路の発振制御出力の急変に基づいて第2P
LL回路中のループフィルタの時定数を切換えることを特
徴とする。
段にそれぞれ水平同期信号に同期する第１第2PLL回路を
設け、第1PLL回路の発振制御出力の急変に基づいて第2P
LL回路中のループフィルタの時定数を切換えることを特
徴とする。
（ホ）作用 よって、本考案によれば、第1PLL回路に於て事前に水平
同期信号の不連続を検出して第2PLL回路のループフィル
タの時定数が切換えられることにより、第2PLL回路は同
期乱れを生ずるこくなく安定に発振する。
同期信号の不連続を検出して第2PLL回路のループフィル
タの時定数が切換えられることにより、第2PLL回路は同
期乱れを生ずるこくなく安定に発振する。
（ヘ）実施例 以下、本考案を図示せる実施例に従い説明する。
まず、本考案を採用するIDテレビジョン受像機の基本構
成に付いて第１図に従い説明する。コンポジット映像信
号は、YC分離処理回路に入力される。このYC分離回路
は、バーストゲート回路（１）にバースト信号を選択し
てバーストロックPLL回路（２）に入力しており、バー
スト信号周波数の逓倍周波数のサンプリングクロックを
形成導出している。コンポジット映像信号を入力する第
1AD変換回路（３）はサンプリングクロックに同期してA
D変換を為しており、AD変換出力はYC分離回路（４）に
入力される。このYC分離回路（４）は、演算によりＹデ
ータとＣデータを分離処理して遅延導出して第1DA変換
回路（５）に入力している。DA変換回路（５）はサンプ
リングロックに従って、DA変換を為しており、同期信号
を含む揮度信号と変調カラー信号を別個に導出形成して
いる。上述するYC分離回路は、フィールドメモリを擁し
ており二次元のYC分離の他に三次元のYC分離をも可能に
構成されている。しかし入力されるコンポジット映像信
号が不安定な再生信号の場合、三次元のYC分離は困難で
あり二次元のYC分離をする様に構成されている。更に、
DA変換出力はYC分離回路（６）に入力され、変調色信号
は復調されて色差信号に変換されて導出される。上述す
る構成が本発明の信号処理回路に対応する。
成に付いて第１図に従い説明する。コンポジット映像信
号は、YC分離処理回路に入力される。このYC分離回路
は、バーストゲート回路（１）にバースト信号を選択し
てバーストロックPLL回路（２）に入力しており、バー
スト信号周波数の逓倍周波数のサンプリングクロックを
形成導出している。コンポジット映像信号を入力する第
1AD変換回路（３）はサンプリングクロックに同期してA
D変換を為しており、AD変換出力はYC分離回路（４）に
入力される。このYC分離回路（４）は、演算によりＹデ
ータとＣデータを分離処理して遅延導出して第1DA変換
回路（５）に入力している。DA変換回路（５）はサンプ
リングロックに従って、DA変換を為しており、同期信号
を含む揮度信号と変調カラー信号を別個に導出形成して
いる。上述するYC分離回路は、フィールドメモリを擁し
ており二次元のYC分離の他に三次元のYC分離をも可能に
構成されている。しかし入力されるコンポジット映像信
号が不安定な再生信号の場合、三次元のYC分離は困難で
あり二次元のYC分離をする様に構成されている。更に、
DA変換出力はYC分離回路（６）に入力され、変調色信号
は復調されて色差信号に変換されて導出される。上述す
る構成が本発明の信号処理回路に対応する。
更に、YC分離処理回路の出力は走査変換回路を構成する
第２同期分離回路（12）と、第2AD変換回路（７）に入
力される。第２同期分離回路（12）は輝度信号に含まれ
る同期信号を検出して垂直同期信号と水平同期信号を第
2PLL回路（14）に入力している。第2PLL回路（14）はサ
ンプリングクロックと２倍の水平同期周波数を呈する逓
倍水平同期信号を検出導出する。一方第2AD変換回路
（７）はサンプリングクロックに同期してAD変換を為
し、変換出力を走査変換に出力している。走査変換回路
（３）はフィールドメモリとラインメモリとを擁してお
り、インターレース走査により伝送されないラインの情
報をフィールド前の情報と前後するラインの情報に基づ
いて演算しており、２倍の走査線情報を形成して逓倍水
平同期信号に同期して変調データを形成導出する。この
変調データは、サンプリングクロックに同期して第2DA
変換回路（９）でアナログ化される。アンログ化出力は
マトリクス回路（18）に入力され３原色色信号に変換さ
れてノンインターレースのカラーブラウン管（10）に入
力される。このカラーブラウン管（10）に装着される偏
向手段（図示省略）は垂直同期信号と逓倍水平同期信号
に同期する偏向出力発生回路（図示省略）の出力に従っ
てノンインターレースの偏向を可能にしている。
第２同期分離回路（12）と、第2AD変換回路（７）に入
力される。第２同期分離回路（12）は輝度信号に含まれ
る同期信号を検出して垂直同期信号と水平同期信号を第
2PLL回路（14）に入力している。第2PLL回路（14）はサ
ンプリングクロックと２倍の水平同期周波数を呈する逓
倍水平同期信号を検出導出する。一方第2AD変換回路
（７）はサンプリングクロックに同期してAD変換を為
し、変換出力を走査変換に出力している。走査変換回路
（３）はフィールドメモリとラインメモリとを擁してお
り、インターレース走査により伝送されないラインの情
報をフィールド前の情報と前後するラインの情報に基づ
いて演算しており、２倍の走査線情報を形成して逓倍水
平同期信号に同期して変調データを形成導出する。この
変調データは、サンプリングクロックに同期して第2DA
変換回路（９）でアナログ化される。アンログ化出力は
マトリクス回路（18）に入力され３原色色信号に変換さ
れてノンインターレースのカラーブラウン管（10）に入
力される。このカラーブラウン管（10）に装着される偏
向手段（図示省略）は垂直同期信号と逓倍水平同期信号
に同期する偏向出力発生回路（図示省略）の出力に従っ
てノンインターレースの偏向を可能にしている。
本実施例の特徴は第2PLL回路（14）中のループフィルタ
の時定数を切換えると共に回路を付加する点にある。ま
ず、信号処理回路の前段より得られるコンポジット映像
信号は第１同期分離回路（11）に入力されて水平同期信
号を分離される。この水平同期信号は、第1PLL回路（1
3）の基準入力とされる。第1PLL回路（13）より得られ
る発振制御信号は、変動検出回路（15）に入力される。
変動検出回路（15）は発振制御信号が急変したときに検
出出力を発する。即ち、第1PLL回路（13）の具体的構成
は、図２にあるように入力信号fHと第１発振（13c）の
第１分周（13d）の出力とを第１位相比較（13a）で比較
し、その出力を第１ループフィルタ（13b）で直流電圧
に変えて第１発振（13c）を制御している構成である。
これにより、第１ループフィルタ（13b）は、第1PLL回
路（13）が、ロックしていると、例えば、直流電圧は所
定の電圧となり、ロックからはずれると所定の電圧に対
して増加するか減少するかどちらかの電圧になるように
構成されている。（このようなPLL回路の構成は、例え
ば、日本放送協会編:NHKカラーテレビ教科書（上）：昭
和58年４月１日発行の206頁から210頁に示されているよ
うにごく一般的な構成である。）そして、発振制御信号
が急変するときは、この所定の電圧が変化するというこ
とであるから、変動検出（15）は、この変化を検出すれ
ばよい。この検出出力は遅延回路（16）に入力された後
ループフィルタ時定数切換回路（17）に入力される。こ
のループフィルタ時定数切換回路（17）は、遅延検出出
力の入力に連動して第2PLL回路（14）中のループフィル
タの時定数が大きくなる様に切換えている。
の時定数を切換えると共に回路を付加する点にある。ま
ず、信号処理回路の前段より得られるコンポジット映像
信号は第１同期分離回路（11）に入力されて水平同期信
号を分離される。この水平同期信号は、第1PLL回路（1
3）の基準入力とされる。第1PLL回路（13）より得られ
る発振制御信号は、変動検出回路（15）に入力される。
変動検出回路（15）は発振制御信号が急変したときに検
出出力を発する。即ち、第1PLL回路（13）の具体的構成
は、図２にあるように入力信号fHと第１発振（13c）の
第１分周（13d）の出力とを第１位相比較（13a）で比較
し、その出力を第１ループフィルタ（13b）で直流電圧
に変えて第１発振（13c）を制御している構成である。
これにより、第１ループフィルタ（13b）は、第1PLL回
路（13）が、ロックしていると、例えば、直流電圧は所
定の電圧となり、ロックからはずれると所定の電圧に対
して増加するか減少するかどちらかの電圧になるように
構成されている。（このようなPLL回路の構成は、例え
ば、日本放送協会編:NHKカラーテレビ教科書（上）：昭
和58年４月１日発行の206頁から210頁に示されているよ
うにごく一般的な構成である。）そして、発振制御信号
が急変するときは、この所定の電圧が変化するというこ
とであるから、変動検出（15）は、この変化を検出すれ
ばよい。この検出出力は遅延回路（16）に入力された後
ループフィルタ時定数切換回路（17）に入力される。こ
のループフィルタ時定数切換回路（17）は、遅延検出出
力の入力に連動して第2PLL回路（14）中のループフィル
タの時定数が大きくなる様に切換えている。
以下、第２図に従い、本実施例の回路動作に付いて具体
的に説明する、図示する様に、第1PLL回路（13）及び第
2PLL回路（14）は何れも、入力される水平同期信号と分
周により得られる水平同期周期のフィードバックパルス
とを第１、第２位相比較回路（13a）（14a）で位相比較
しており、比較出力を第１・第２ループフィルタ（13
b）（14b）に入力している。これらの第１・第２ループ
フィルタ（13b）（14b）は時定数回路を含んでおり、フ
ィルタ出力を発振制御出力としてそれぞれ第１・第２発
振回路（13c）（14c）に入力している。両発振回路（13
c）（14c）は、何れも中心周波数をカラーサブキャリァ
周波数の４倍（＝910fH）に選定しており、発振出力を
第１、第２分周回路（13d）（14d）に入力している。前
述する基本構成は、両PLL回路（13）（14）とも共通で
あるが、第2PLL回路（14）は更に、ゲート信号発生回路
（14e）と第３分周回路（14f）とを配している。ゲート
信号発生回路（14e）は垂直同期信号を入力してヘッド
出力切換タイミングに同期するゲートパルスを形成して
前記第２ループフィルタ（14b）内の時定数回路を一時
的に短かく切換えており、ヘッド出力切換時点で生じ易
い水平同期周期の不連続に伴う第2PLL回路（14）の同期
外れを防止している。また、第３分周回路（14f）は発
振出力を1/455分周して逓倍水平同期信号（2fH）を形成
導出している。
的に説明する、図示する様に、第1PLL回路（13）及び第
2PLL回路（14）は何れも、入力される水平同期信号と分
周により得られる水平同期周期のフィードバックパルス
とを第１、第２位相比較回路（13a）（14a）で位相比較
しており、比較出力を第１・第２ループフィルタ（13
b）（14b）に入力している。これらの第１・第２ループ
フィルタ（13b）（14b）は時定数回路を含んでおり、フ
ィルタ出力を発振制御出力としてそれぞれ第１・第２発
振回路（13c）（14c）に入力している。両発振回路（13
c）（14c）は、何れも中心周波数をカラーサブキャリァ
周波数の４倍（＝910fH）に選定しており、発振出力を
第１、第２分周回路（13d）（14d）に入力している。前
述する基本構成は、両PLL回路（13）（14）とも共通で
あるが、第2PLL回路（14）は更に、ゲート信号発生回路
（14e）と第３分周回路（14f）とを配している。ゲート
信号発生回路（14e）は垂直同期信号を入力してヘッド
出力切換タイミングに同期するゲートパルスを形成して
前記第２ループフィルタ（14b）内の時定数回路を一時
的に短かく切換えており、ヘッド出力切換時点で生じ易
い水平同期周期の不連続に伴う第2PLL回路（14）の同期
外れを防止している。また、第３分周回路（14f）は発
振出力を1/455分周して逓倍水平同期信号（2fH）を形成
導出している。
本実施例では、まず第1PLL回路（13）の第１ループフィ
ルタ（13b）の出力を発振制御信号として変動検出回路
（15）に入力し、得られる検出出力を遅延してループフ
ィルタ時定数切換回路（17）の切換出力発生回路（17
a）の一入力としている。一方本実施例は、第2PLL回路
（14）の第２ループフィルタ（14b）の出力を発振制御
信号として収束検出回路（17b）に入力している。この
収束検出回路（17b）は発振制御信号が所定の範囲に収
束したことを検出して切換出力発生回路（17a）の他入
力とされる。この収束検出回路（17b）は、第2PLL回路
（14）の第２ループフィルタ（14b）の出力は、先ほど
第1PLL回路（13）で説明したようにPLLがロックしてい
る時には、例えば、所定の電圧になるので、収束を検出
するにはその所定の電圧を検出すればよい。従って、切
換出力発生回路（17a）は、遅延検出力の入力後に切換
出力を発し、収束検出出力入力後に切換出力を消勢して
いる。第２ループフィルタ（14b）はこの切換出力発生
時にのみ時定数回路の時定数を大きく設定しており、水
平同期周期が変動する期間に於ける応答を安定にしてい
る。尚、本発明の時定数制御回路は本実施例の変動検出
回路（15）からループフィルタ時定数切換回路（17）迄
を含む。
ルタ（13b）の出力を発振制御信号として変動検出回路
（15）に入力し、得られる検出出力を遅延してループフ
ィルタ時定数切換回路（17）の切換出力発生回路（17
a）の一入力としている。一方本実施例は、第2PLL回路
（14）の第２ループフィルタ（14b）の出力を発振制御
信号として収束検出回路（17b）に入力している。この
収束検出回路（17b）は発振制御信号が所定の範囲に収
束したことを検出して切換出力発生回路（17a）の他入
力とされる。この収束検出回路（17b）は、第2PLL回路
（14）の第２ループフィルタ（14b）の出力は、先ほど
第1PLL回路（13）で説明したようにPLLがロックしてい
る時には、例えば、所定の電圧になるので、収束を検出
するにはその所定の電圧を検出すればよい。従って、切
換出力発生回路（17a）は、遅延検出力の入力後に切換
出力を発し、収束検出出力入力後に切換出力を消勢して
いる。第２ループフィルタ（14b）はこの切換出力発生
時にのみ時定数回路の時定数を大きく設定しており、水
平同期周期が変動する期間に於ける応答を安定にしてい
る。尚、本発明の時定数制御回路は本実施例の変動検出
回路（15）からループフィルタ時定数切換回路（17）迄
を含む。
（ト）効果 よって、本考案によれば、第2PLL回路は同期乱れを生ず
ることなく安定に作動し、同期が乱れることもなく、そ
の効果は大である。
ることなく安定に作動し、同期が乱れることもなく、そ
の効果は大である。
図は本考案の一実施例を示し、第１図は全体のブロック
図、第２図は要部回路ブロック図をそれぞれ示す。 （13）……第1PLL回路、（14）……第2PLL回路、（17）
……ループフィルタ時定数切換回路。
図、第２図は要部回路ブロック図をそれぞれ示す。 （13）……第1PLL回路、（14）……第2PLL回路、（17）
……ループフィルタ時定数切換回路。
Claims (1)
- 【請求項１】再生コンポジットビデオ信号を入力し遅延
を伴う処理信号を形成導出する信号処理回路と、 前記再生コンポジット信号の水平同期信号に同期する第
1PLL回路と、 前記処理信号の水平同期信号に同期する水平偏向用の第
2PLL回路と、 前記第1PLL回路中の発振制御信号の変動を検出して前記
第2PLL回路中のループフィルタの時定数を切換える時定
数制御回路とを、 それぞれ配して成るテレビジョン受像機の同期引込回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13892788U JPH0728775Y2 (ja) | 1988-10-25 | 1988-10-25 | テレビジョン受像機の同期引込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13892788U JPH0728775Y2 (ja) | 1988-10-25 | 1988-10-25 | テレビジョン受像機の同期引込回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0260371U JPH0260371U (ja) | 1990-05-02 |
| JPH0728775Y2 true JPH0728775Y2 (ja) | 1995-06-28 |
Family
ID=31401714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13892788U Expired - Lifetime JPH0728775Y2 (ja) | 1988-10-25 | 1988-10-25 | テレビジョン受像機の同期引込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728775Y2 (ja) |
-
1988
- 1988-10-25 JP JP13892788U patent/JPH0728775Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0260371U (ja) | 1990-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025310A (en) | Clock pulse generator capable of being switched to process both standard and non-standard television signals | |
| US5181116A (en) | Television receiver with control of writing and reading of video memory | |
| JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| JP3710893B2 (ja) | クロック発生回路 | |
| JPH0523018Y2 (ja) | ||
| JP3070505B2 (ja) | 映像信号処理装置及びテレビジョン受信機 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP3085505B2 (ja) | スキュー対応ｐｌｌ回路 | |
| JP3049747B2 (ja) | 水平トリガー・パルス切替回路 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JPH04345375A (ja) | 雑音除去回路 | |
| JPH0149075B2 (ja) | ||
| JPH08251445A (ja) | 弱電界検出回路 | |
| JPH047985A (ja) | ビデオカメラの信号処理回路 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JPH05219522A (ja) | Ｙｃ分離回路 | |
| JPH06217221A (ja) | 文字放送受信機 | |
| JPH04322563A (ja) | ハイビジョン受信機 | |
| JPH0856368A (ja) | ディジタルテレビジョン信号処理装置 |