JPH04322563A - ハイビジョン受信機 - Google Patents
ハイビジョン受信機Info
- Publication number
- JPH04322563A JPH04322563A JP3090611A JP9061191A JPH04322563A JP H04322563 A JPH04322563 A JP H04322563A JP 3090611 A JP3090611 A JP 3090611A JP 9061191 A JP9061191 A JP 9061191A JP H04322563 A JPH04322563 A JP H04322563A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- phase error
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 48
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000008929 regeneration Effects 0.000 abstract 1
- 238000011069 regeneration method Methods 0.000 abstract 1
- 229940028444 muse Drugs 0.000 description 12
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、ディジタルMUSE
信号入力時の同期方式に適したハイビジョン受信機に関
する。
信号入力時の同期方式に適したハイビジョン受信機に関
する。
【0002】
【従来の技術】ハイビジョンの実験放送が始まり、放送
の実用化が間近になっている。このハイビジョンを伝送
する方式は、MUSE方式(特開昭61−264889
,日経エレクトロニクス 1987 年11月 2日号
, pp189−212 )として各方面で審議され、
ハイビジョンの伝送規格として正式採用される状況にあ
る。
の実用化が間近になっている。このハイビジョンを伝送
する方式は、MUSE方式(特開昭61−264889
,日経エレクトロニクス 1987 年11月 2日号
, pp189−212 )として各方面で審議され、
ハイビジョンの伝送規格として正式採用される状況にあ
る。
【0003】MUSE方式ではサンプリングクロックは
伝送されず、代わりに図2に示す同期信号が伝送される
。この同期信号はフレームパルス(以下FPと記す)信
号及び水平同期(以下HDと記す)信号で構成され、図
3のフレームフォーマットに示す様に、FP信号が11
25本の走査線のうち第1ライン及び2ラインに多重さ
れ、各ラインの最初の11サンプルがHD信号に割り当
てられている。
伝送されず、代わりに図2に示す同期信号が伝送される
。この同期信号はフレームパルス(以下FPと記す)信
号及び水平同期(以下HDと記す)信号で構成され、図
3のフレームフォーマットに示す様に、FP信号が11
25本の走査線のうち第1ライン及び2ラインに多重さ
れ、各ラインの最初の11サンプルがHD信号に割り当
てられている。
【0004】図4はこの同期信号を再生する回路の構成
を示している。入力端子1には同期信号(FP信号、H
P信号)を含むMUSEベースバンド信号が入力され、
アナログ/ディジタル(以下A/Dと記す)変換回路2
でディジタル信号に変換された後、位相誤差検出回路3
に入力される。位相誤差検出回路3は、図2のHD点(
6番目のサンプル)とその前後のサンプル点を用いて位
置ずれに相当する電圧を出力する。位相誤差検出回路3
の出力は、ループフィルタ4を介してディジタル/アナ
ログ(以下D/Aと記す)変換回路5aでアナログ信号
に変換された後、電圧制御水晶発振器(以下VCXOと
記す)6に入力される。VCXO6の出力は、水平カウ
ンタ11及び垂直カウンタ10で分周され、内部FP信
号が窓枠設定回路9を介して同期はずれ検出回路8の一
方端に入力される。また、A/D変換回路2の出力はフ
レームパルス検出回路7に入力され、パターンマッチン
グにより検出されたフレームパルス(以下検出FPと記
す)信号が同期はずれ検出回路8の他方端に入力される
。同期はずれ検出回路8は、検出FP信号と内部FP信
号との位相比較を行い、両信号の位相が一致しない状態
がある一定時間連続して生じた時は、同期はずれ状態と
してループフィルタ4、垂直カウンタ10及び水平カウ
ンタ11にリセット信号を出力してリセットし、強制的
に初期引き込み動作を行う。検出FP信号と内部FP信
号との位相が一致している時は、同期状態としてHD信
号の位相誤差電圧で制御される位相同期ループが形成さ
れ、正確に送信側のクロックに同期させることができる
。通常、同期はずれの検出は、外乱に対して余裕を持た
せる為、検出FP信号の伝送クロックの一周期幅に対し
て内部FP信号の一周期幅を広く設定している(FPの
窓枠設定)。
を示している。入力端子1には同期信号(FP信号、H
P信号)を含むMUSEベースバンド信号が入力され、
アナログ/ディジタル(以下A/Dと記す)変換回路2
でディジタル信号に変換された後、位相誤差検出回路3
に入力される。位相誤差検出回路3は、図2のHD点(
6番目のサンプル)とその前後のサンプル点を用いて位
置ずれに相当する電圧を出力する。位相誤差検出回路3
の出力は、ループフィルタ4を介してディジタル/アナ
ログ(以下D/Aと記す)変換回路5aでアナログ信号
に変換された後、電圧制御水晶発振器(以下VCXOと
記す)6に入力される。VCXO6の出力は、水平カウ
ンタ11及び垂直カウンタ10で分周され、内部FP信
号が窓枠設定回路9を介して同期はずれ検出回路8の一
方端に入力される。また、A/D変換回路2の出力はフ
レームパルス検出回路7に入力され、パターンマッチン
グにより検出されたフレームパルス(以下検出FPと記
す)信号が同期はずれ検出回路8の他方端に入力される
。同期はずれ検出回路8は、検出FP信号と内部FP信
号との位相比較を行い、両信号の位相が一致しない状態
がある一定時間連続して生じた時は、同期はずれ状態と
してループフィルタ4、垂直カウンタ10及び水平カウ
ンタ11にリセット信号を出力してリセットし、強制的
に初期引き込み動作を行う。検出FP信号と内部FP信
号との位相が一致している時は、同期状態としてHD信
号の位相誤差電圧で制御される位相同期ループが形成さ
れ、正確に送信側のクロックに同期させることができる
。通常、同期はずれの検出は、外乱に対して余裕を持た
せる為、検出FP信号の伝送クロックの一周期幅に対し
て内部FP信号の一周期幅を広く設定している(FPの
窓枠設定)。
【0005】最近はシステムのディジタル化が進み、ハ
イビジョン受信機も例外ではない。図5はディジタル入
力部を持つハイビジョン受信機の同期再生部を示してる
。図4に示した回路と異なる点は、D/A変換回路5b
、ディジタル信号入力時の位相誤差検出回路12、切り
替え回路14,15、ディジタル入力部16及びアナロ
グ入力信号とディジタル入力信号とを切り替える入力切
り替え信号17が追加され点にあり、同一部には同一符
号を付してその説明を省略する。ディジタル入力部16
のデータ端子に供給された入力信号は、切り替え回路1
5のディジタル入力端に入力され、ディジタル入力部1
6のクロック端子に供給されたクロックは、位相誤差検
出回路12、ループフィルタ13及びD/A変換回路5
bを直列に介して切り替え回路14のディジタル信号入
力端に入力される。また、入力端子1に入力されたアナ
ログ信号は、切り替え回路15のアナログ入力端に入力
される。切り替え回路14,15の制御端には入力切り
替え信号17が入力され、ディジタル信号入力時には切
り替え回路14,15が切り替わり、受信機がディジタ
ル入力信号に同期するものである。図に示すように、検
出FP信号は、アナログ信号入力時もディジタル信号入
力時もフレームパルス検出回路7で検出されるが、VC
XO6の制御電圧は、それぞれ位相誤差検出回路3,1
2を用いて別々に得られる。
イビジョン受信機も例外ではない。図5はディジタル入
力部を持つハイビジョン受信機の同期再生部を示してる
。図4に示した回路と異なる点は、D/A変換回路5b
、ディジタル信号入力時の位相誤差検出回路12、切り
替え回路14,15、ディジタル入力部16及びアナロ
グ入力信号とディジタル入力信号とを切り替える入力切
り替え信号17が追加され点にあり、同一部には同一符
号を付してその説明を省略する。ディジタル入力部16
のデータ端子に供給された入力信号は、切り替え回路1
5のディジタル入力端に入力され、ディジタル入力部1
6のクロック端子に供給されたクロックは、位相誤差検
出回路12、ループフィルタ13及びD/A変換回路5
bを直列に介して切り替え回路14のディジタル信号入
力端に入力される。また、入力端子1に入力されたアナ
ログ信号は、切り替え回路15のアナログ入力端に入力
される。切り替え回路14,15の制御端には入力切り
替え信号17が入力され、ディジタル信号入力時には切
り替え回路14,15が切り替わり、受信機がディジタ
ル入力信号に同期するものである。図に示すように、検
出FP信号は、アナログ信号入力時もディジタル信号入
力時もフレームパルス検出回路7で検出されるが、VC
XO6の制御電圧は、それぞれ位相誤差検出回路3,1
2を用いて別々に得られる。
【0006】この様にディジタル信号入力時にアナログ
入力側の位相同期ループを用いていないのは、入力信号
がサンプリングクロック幅のディジタル信号であるため
に、サンプリングクロック以下のジッタに対応できない
為である。
入力側の位相同期ループを用いていないのは、入力信号
がサンプリングクロック幅のディジタル信号であるため
に、サンプリングクロック以下のジッタに対応できない
為である。
【0007】そこで、ディジタル信号入力時の同期信号
としてHD信号若しくはクロックを用いた方式が考えら
れるが、これら2つの方式を比較した場合、クロックを
用いた方が初期引き込み動作が早く入力信号のジッタに
強いという利点がある。しかし、この方式の場合、同期
状態でクロックが一瞬なくなったり、VCXO6の制御
電圧にノイズが飛び込んだりしてクロック同期が一瞬外
れ、内部FP信号(受信機が再生したHD信号)の位相
と検出FP信号の位相とがずれるという重大な欠点があ
る。即ち、従来の構成では、伝送サンプリングクロック
で位相同期ループを制御しているため、クロック同期が
1クロック単位でずれた場合、ロック状態での同期であ
ると誤判定する。先に述べたように、内部FP信号の一
周期幅は、検出FP信号のそれに対して広くしてあるた
め、例えば内部FP信号の一周期幅を3クロックに設定
した場合、検出FP信号が±1クロックずれても同期は
ずれ状態とならず、このままの状態が続く。この場合、
受信機出力において、色信号位相と輝度信号位相とがず
れる等の重大な誤動作が生じる。
としてHD信号若しくはクロックを用いた方式が考えら
れるが、これら2つの方式を比較した場合、クロックを
用いた方が初期引き込み動作が早く入力信号のジッタに
強いという利点がある。しかし、この方式の場合、同期
状態でクロックが一瞬なくなったり、VCXO6の制御
電圧にノイズが飛び込んだりしてクロック同期が一瞬外
れ、内部FP信号(受信機が再生したHD信号)の位相
と検出FP信号の位相とがずれるという重大な欠点があ
る。即ち、従来の構成では、伝送サンプリングクロック
で位相同期ループを制御しているため、クロック同期が
1クロック単位でずれた場合、ロック状態での同期であ
ると誤判定する。先に述べたように、内部FP信号の一
周期幅は、検出FP信号のそれに対して広くしてあるた
め、例えば内部FP信号の一周期幅を3クロックに設定
した場合、検出FP信号が±1クロックずれても同期は
ずれ状態とならず、このままの状態が続く。この場合、
受信機出力において、色信号位相と輝度信号位相とがず
れる等の重大な誤動作が生じる。
【0008】
【発明が解決しようとする課題】この発明は上記問題点
を解決する為になされたもので、外乱の影響を受けずに
同期再生を行うことができるハイビジョン受信機を提供
することを目的とする。
を解決する為になされたもので、外乱の影響を受けずに
同期再生を行うことができるハイビジョン受信機を提供
することを目的とする。
【0009】
【課題を解決するための手段】この発明は、電圧制御発
振手段と、ディジタル経路のテレビジョン信号と、この
信号のクロックを導入する第1の入力手段と、アナログ
経路のテレビジョン信号又は前記第1の入力手段からの
ディジタルテレビジョン信号を選択的に導出する第2の
入力手段と、前記第2の入力手段から出力された信号に
含まれる水平同期信号の位相誤差を検出する水平同期位
相誤差検出手段と、前記第2の入力手段が前記ディジタ
ルテレビジョン信号を導出している時は、前記第1の入
力手段からの前記クロックが導入され、このクロックの
位相誤差を前記電圧制御発振手段の出力を用いて検出す
るクロック位相誤差検出手段と、前記クロック位相誤差
検出手段の出力と水平同期誤差検出手段の出力とを合成
して前記電圧制御発振手段の制御信号として出力する加
算手段とを具備したものである。
振手段と、ディジタル経路のテレビジョン信号と、この
信号のクロックを導入する第1の入力手段と、アナログ
経路のテレビジョン信号又は前記第1の入力手段からの
ディジタルテレビジョン信号を選択的に導出する第2の
入力手段と、前記第2の入力手段から出力された信号に
含まれる水平同期信号の位相誤差を検出する水平同期位
相誤差検出手段と、前記第2の入力手段が前記ディジタ
ルテレビジョン信号を導出している時は、前記第1の入
力手段からの前記クロックが導入され、このクロックの
位相誤差を前記電圧制御発振手段の出力を用いて検出す
るクロック位相誤差検出手段と、前記クロック位相誤差
検出手段の出力と水平同期誤差検出手段の出力とを合成
して前記電圧制御発振手段の制御信号として出力する加
算手段とを具備したものである。
【0010】
【作用】上記手段によれば、サンプリングクロック単位
の位相情報がHD信号比較側から得られ、サンプリング
クロック以下の位相情報がクロック比較側から得られる
ので、安定な同期状態が得られる。
の位相情報がHD信号比較側から得られ、サンプリング
クロック以下の位相情報がクロック比較側から得られる
ので、安定な同期状態が得られる。
【0011】
【実施例】以下この発明の実施例を図面を参照して説明
する。
する。
【0012】図1はこの発明に係わるハイビジョン受信
機の一実施例を示している。図5に示した回路と異なる
点は、アナログ信号入力側の位相誤差検出回路3の出力
とディジタル信号入力側の位相誤差検出回路12の出力
とを切り替える切り替え回路14の代わりに加算器18
を用いて位相誤差検出回路3,12の出力を加算してV
CXO6に入力するようにした点であり、同一部には同
一符号を付して説明する。入力端子1には図2に示した
同期信号(FP信号、HP信号)を含むアナログMUS
E信号が入力され、切り替え回路15のアナログ信号入
力端に入力される。またディジタル入力部16のデータ
端子、クロック端子にはディジタルMUSE信号及びこ
れに同期したサンプリングクロックが入力され、それぞ
れ切り替え回路15,14のディジタル信号入力端に入
力される。
機の一実施例を示している。図5に示した回路と異なる
点は、アナログ信号入力側の位相誤差検出回路3の出力
とディジタル信号入力側の位相誤差検出回路12の出力
とを切り替える切り替え回路14の代わりに加算器18
を用いて位相誤差検出回路3,12の出力を加算してV
CXO6に入力するようにした点であり、同一部には同
一符号を付して説明する。入力端子1には図2に示した
同期信号(FP信号、HP信号)を含むアナログMUS
E信号が入力され、切り替え回路15のアナログ信号入
力端に入力される。またディジタル入力部16のデータ
端子、クロック端子にはディジタルMUSE信号及びこ
れに同期したサンプリングクロックが入力され、それぞ
れ切り替え回路15,14のディジタル信号入力端に入
力される。
【0013】今、切り替え回路14,15の制御端に入
力される入力切り替え信号17がディジタル信号入力状
態を示しているとすると、切り替え回路14,15はデ
ィジタル入力端側に切り替わりディジタル信号入力状態
になる。ディジタル入力部16に入力されたクロックは
、位相誤差検出回路12の一方端に入力され、他方端に
入力されるVCXO6の出力であるデコーダ再生クロッ
クと位相比較される。位相誤差検出回路12の出力は、
ループフィルタ13及びD/A変換回路5bを直列に介
して加算器18に入力される。一方、ディジタル入力部
16に入力されたディジタルMUSE信号は、位相誤差
検出回路3及びフレームパルス検出回路7に入力される
。
力される入力切り替え信号17がディジタル信号入力状
態を示しているとすると、切り替え回路14,15はデ
ィジタル入力端側に切り替わりディジタル信号入力状態
になる。ディジタル入力部16に入力されたクロックは
、位相誤差検出回路12の一方端に入力され、他方端に
入力されるVCXO6の出力であるデコーダ再生クロッ
クと位相比較される。位相誤差検出回路12の出力は、
ループフィルタ13及びD/A変換回路5bを直列に介
して加算器18に入力される。一方、ディジタル入力部
16に入力されたディジタルMUSE信号は、位相誤差
検出回路3及びフレームパルス検出回路7に入力される
。
【0014】フレームパルス検出回路7は、FP信号が
図2に示すように特定の形状であることを利用し、ディ
ジタルデータ中にその特定パターンが出現するとFP信
号と判断して検出FP信号を得、同期はずれ検出回路8
の一方端に出力するものである。また同期はずれ検出回
路8の他方端には、VCXO6の出力を水平カウンタ1
1(480カウント)及び垂直カウンタ10(1125
カウント)で分周して生成される内部FP信号が入力さ
れる。同期はずれ検出回路8は、内部FP信号と検出F
P信号との位相が同じであれば同期状態とし、両信号の
位相が異なった状態が一定時間以上続けばリセットパル
スを出力し、ループフィルタ4、垂直カウンタ10及び
水平カウンタ11が検出FP信号のタイミングでリセッ
トされる。
図2に示すように特定の形状であることを利用し、ディ
ジタルデータ中にその特定パターンが出現するとFP信
号と判断して検出FP信号を得、同期はずれ検出回路8
の一方端に出力するものである。また同期はずれ検出回
路8の他方端には、VCXO6の出力を水平カウンタ1
1(480カウント)及び垂直カウンタ10(1125
カウント)で分周して生成される内部FP信号が入力さ
れる。同期はずれ検出回路8は、内部FP信号と検出F
P信号との位相が同じであれば同期状態とし、両信号の
位相が異なった状態が一定時間以上続けばリセットパル
スを出力し、ループフィルタ4、垂直カウンタ10及び
水平カウンタ11が検出FP信号のタイミングでリセッ
トされる。
【0015】位相誤差検出回路3は、HD点とその前後
のサンプル点との差を求め、HD信号の位相誤差電圧信
号を出力する。位相誤差検出回路3の出力は、ループフ
ィルタ4を介してD/A変換回路5aでアナログ信号に
変換され、加算器18に入力される。加算器18は、D
/A変換回路5aの出力と先のループフィルタ13の出
力とを加算し、制御信号をVCXO6に出力する。
のサンプル点との差を求め、HD信号の位相誤差電圧信
号を出力する。位相誤差検出回路3の出力は、ループフ
ィルタ4を介してD/A変換回路5aでアナログ信号に
変換され、加算器18に入力される。加算器18は、D
/A変換回路5aの出力と先のループフィルタ13の出
力とを加算し、制御信号をVCXO6に出力する。
【0016】以上の構成によりVCXO6は、位相誤差
検出回路3の出力を用いてサンプリングクロック単位の
精度で制御が行われ、位相誤差検出回路12の出力を用
いてサンプリングクロック単位以下の精度で制御が行わ
れることになり、MUSEデコーダを安定に動作させる
ことができる。
検出回路3の出力を用いてサンプリングクロック単位の
精度で制御が行われ、位相誤差検出回路12の出力を用
いてサンプリングクロック単位以下の精度で制御が行わ
れることになり、MUSEデコーダを安定に動作させる
ことができる。
【0017】一方、入力切り替え信号17がアナログ信
号入力状態を示し、切り替え回路14,15がアナログ
信号入力状態になっている場合は、位相誤差検出回路1
2の入力信号は共に再生クロックであるため、この出力
は常に一定の直流値となる。従って、VCXO6の制御
は位相誤差検出回路3の出力だけで行われ、デコーダの
同期再生は図5に示した回路と同様の構成となる。
号入力状態を示し、切り替え回路14,15がアナログ
信号入力状態になっている場合は、位相誤差検出回路1
2の入力信号は共に再生クロックであるため、この出力
は常に一定の直流値となる。従って、VCXO6の制御
は位相誤差検出回路3の出力だけで行われ、デコーダの
同期再生は図5に示した回路と同様の構成となる。
【0018】尚、この発明は、MUSE信号と同じ同期
信号波形を持つMUSE−T方式(昭和63年 信学
会春期全国大会D−2 2−166)の受信機にも適
用できることはいうまでもない。
信号波形を持つMUSE−T方式(昭和63年 信学
会春期全国大会D−2 2−166)の受信機にも適
用できることはいうまでもない。
【0019】
【発明の効果】以上説明したようにこの発明に係わるハ
イビジョン受信機によれば、MUSEデコーダが本来持
っているHD信号の位相誤差検出出力と伝送されたサン
プリングクロックを用いた位相誤差検出出力とを併用し
て同期再生を行うことができるため、外乱の影響を受け
ず常に良好な画像を提供することができる。
イビジョン受信機によれば、MUSEデコーダが本来持
っているHD信号の位相誤差検出出力と伝送されたサン
プリングクロックを用いた位相誤差検出出力とを併用し
て同期再生を行うことができるため、外乱の影響を受け
ず常に良好な画像を提供することができる。
【図1】 この発明に係わるハイビジョン受信機を示
す構成図。
す構成図。
【図2】 MUSE信号に挿入されるフレームパルス
及び水平同期信号を示す波形図。
及び水平同期信号を示す波形図。
【図3】 MUSE信号の伝送信号形式を示す模式図
。
。
【図4】 MUSE信号に挿入された同期信号を再生
する回路の構成図。
する回路の構成図。
【図5】 ハイビジョン受信機の同期再生部の回路を
示す構成図。
示す構成図。
1…入力端子、2…A/D変換回路、3,12…位相誤
差検出回路、4,13…ループフィルタ、5…D/A変
換回路、6…VCXO、7…フレームパルス検出回路、
8…同期はずれ検出回路、9…窓枠設定回路、10…垂
直カウンタ、11…水平カウンタ、14,15…切り替
え回路、16…ディジタル入力部、17…入力切り替え
信号、18…加算器。
差検出回路、4,13…ループフィルタ、5…D/A変
換回路、6…VCXO、7…フレームパルス検出回路、
8…同期はずれ検出回路、9…窓枠設定回路、10…垂
直カウンタ、11…水平カウンタ、14,15…切り替
え回路、16…ディジタル入力部、17…入力切り替え
信号、18…加算器。
Claims (2)
- 【請求項1】 電圧制御発振手段と、ディジタル経路
のテレビジョン信号と、この信号のクロックを導入する
第1の入力手段と、アナログ経路のテレビジョン信号又
は前記第1の入力手段からのディジタルテレビジョン信
号を選択的に導出する第2の入力手段と、前記第2の入
力手段から出力された信号に含まれる水平同期信号の位
相誤差を検出する水平同期位相誤差検出手段と、前記第
2の入力手段が前記ディジタルテレビジョン信号を導出
している時は、前記第1の入力手段からの前記クロック
が導入され、このクロックの位相誤差を前記電圧制御発
振手段の出力を用いて検出するクロック位相誤差検出手
段と、前記クロック位相誤差検出手段の出力と水平同期
誤差検出手段の出力とを合成して前記電圧制御発振手段
の制御信号として出力する加算手段とを具備したことを
特徴とするハイビジョン受信機。 - 【請求項2】 前記クロック位相誤差検出手段は、前
記第2の入力手段が前記アナログテレビジョン信号を導
出している時は、位相比較に必要な2つのクロックとし
て前記電圧制御発振手段の出力を共通に導入するスイッ
チ手段を更に有したことを特徴とするハイビジョン受信
機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3090611A JPH04322563A (ja) | 1991-04-22 | 1991-04-22 | ハイビジョン受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3090611A JPH04322563A (ja) | 1991-04-22 | 1991-04-22 | ハイビジョン受信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04322563A true JPH04322563A (ja) | 1992-11-12 |
Family
ID=14003279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3090611A Pending JPH04322563A (ja) | 1991-04-22 | 1991-04-22 | ハイビジョン受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04322563A (ja) |
-
1991
- 1991-04-22 JP JP3090611A patent/JPH04322563A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4688082A (en) | Multi-system television receiver | |
KR100546541B1 (ko) | Pll회로및영상재생장치 | |
JP2579998B2 (ja) | 同期信号再生回路 | |
KR100358615B1 (ko) | 위상동기루프회로 | |
JPH04322563A (ja) | ハイビジョン受信機 | |
JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
US5917550A (en) | Clock signal generator for composite video signal | |
JPH04322564A (ja) | ハイビジョン受信機 | |
JPS6269778A (ja) | テレビジヨン信号クランプ装置 | |
JP3353372B2 (ja) | 液晶表示装置 | |
JP2975807B2 (ja) | Vtrの映像信号処理回路 | |
JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 | |
JPH0523018Y2 (ja) | ||
JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
JPH05207413A (ja) | 映像信号の処理装置 | |
JP3050896B2 (ja) | ハイビジョン受信機 | |
JP3066037B2 (ja) | フェイズロックドループ回路 | |
JP2638948B2 (ja) | 動き検出回路 | |
KR100207633B1 (ko) | 위상동기루프회로 | |
JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
JP2570383B2 (ja) | デジタル信号挿入装置 | |
JPH09191415A (ja) | 水平同期安定化装置及びテレビジョン受信機 | |
JPS61234138A (ja) | 位相同期回路 | |
JPH04273771A (ja) | 同期信号処理回路 | |
JPH01115284A (ja) | 文字放送信号処理回路 |