JPH04273771A - 同期信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】この発明は、液晶テレビを含むテ
レビジョン受像機の同期信号処理回路に関し、汎用性お
よび映像品質を向上したものである。

【０００３】

【従来の技術】近年、液晶テレビジョン受像機は液晶パ
ネルとタイミングコントローラおよびドライバを一体に
形成した液晶モジュールの考え方が２つに分かれてきた
。１つは液晶モジュールを映像信号処理回路の１つとみ
なし、高精度のタイミング信号を供給することにより、
映像の水平および垂直書き出し位置を決めるものである
。もう１つは液晶モジュールを単なる部品とみなし、使
い勝手が良いように映像信号に重畳しておくられてくる
複合同期信号を分離供給することにより、モジュール側
がこの信号から水平および垂直の書き出し位置を抜き出
し、決めるものである。こういった状況のもとで、これ
ら信号を供給する同期装置では、どちらの液晶モジュー
ルにも対応できるよう考慮している。

【０００４】図５は、従来のテレビジョン受像機の同期
処理部を示すものである。図示しないチューナー回路で
検波した複合映像信号を入力ＩＮに供給し、入力容量Ｃ
１を介して同期分離回路１に入力する。同期分離回路１
では、入力した複合映像信号から、水平（Ｈ）および垂
直（Ｖ）の同期信号からなる複合同期信号ＣＳを分離し
、Ｖ分離回路２およびＡＦＣ４に供給するとともにピン
を介して外部に出力する。ＡＦＣ４では、この複合同期
信号ＣＳと、３２ｆＨ（ｆＨ＝水平周波数）の周波数で
発振するＶＣＯ５の信号をＨカウントダウン回路６で分
周した信号とを位相比較し、ＶＣＯ５の発振周波数を制
御する。このＡＦＣ４→ＶＣＯ５→Ｈカウントダウン回
路６はＰＬＬループを構成し、結果ＶＣＯの発振周波数
は３２ｆＨに正確にロックする。

【０００５】また、複合同期信号をＶ分離回路２に入力
し、垂直同期信号のみを分離する。分離したＶ同期信号
をＶカウントダウン回路３に入力し、デジタルＰＬＬ技
術を用いて、垂直同期を再現する。このようなＶカウン
トダウン回路３としては特公昭５２−１８４７　号の回
路をはじめ多数が提案されている。

【０００６】複合映像信号の複合同期信号を供給するタ
イプの液晶モジュールに対しては、同期分離回路１の出
力である複合同期信号ＣＳを出力・供給する。Ｈおよび
Ｖの高精度信号を供給するタイプの液晶モジュール８に
対しては、ＶおよびＨのカウントダウン回路３，６で生
成した。

【０００７】

【発明が解決しようとする課題】上記した従来の同期信
号処理回路は弱電界時にノイズを同期信号として出力し
たり、同期信号のジッタを補償していないので、画面の
揺らぎ，流れ，画面上部の引っ張れ等の現象による画質
の劣化を生じていた。

【０００８】この発明は、汎用性を保ちつつ、画質劣化
の起こりにくい同期装置を提供することにある。

【０００９】［発明の構成］

【００１０】

【課題を解決するための手段】この発明の同期装置は疑
似ＨおよびＶ同期信号をＨおよびＶカウントダウン回路
からそれぞれ作成し、これを合成して、疑似複合同期信
号を作成し、出力するようにしたものである。

【００１１】

【作用】Ｈカウントダウン回路は、ＰＬＬループを構成
しているため入力のノイズやジッタによる急激な変化を
受けにくい。従って、このＨカウントダウン回路の疑似
Ｈ同期出力は安定しており、弱電界の影響を受けにくい
。また、Ｖカウントダウン回路においても、ジッタの影
響を防ぐ手段やＶ分離回路の信号出力の欠落時の補償手
段がデジタル信号処理で簡単に行え、疑似Ｖ同期信号出
力の弱電界性能を上げる配慮が可能である。

【００１２】このような信号を新たに発生し、両者疑似
同期信号を合成すれば、弱電界等Ｓ／Ｎの悪い環境でも
、安定した同期性能を得ることができる。

【００１３】

【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。

【００１４】第１図はこの発明の一実施例を示すもので
ある。複合映像信号を入力ＩＮに供給し、入力容量Ｃ１
を介して同期分離回路に入力する。同期分離回路１では
従来同様同期信号のみを分離する。分離した複合同期信
号ＣＳ４をＡＦＣ回路４とＶ分離回路２に出力するとと
もにピンを介して外部に出力する。ＡＦＣ回路４では、
この複合同期信号ＣＳ４と、３２倍のｆＨの周波数で発
振するＶＣＯ５の発振信号をＨカウントダウン回路１０
で分周したｆＨ周波数信号とを位相比較する。位相比較
した結果をＡＦＣ回路４に帰還し、全体でＰＬＬループ
を構成する。

【００１５】Ｖ分離回路２では入力した複合同期信号を
積分し、Ｖ同期信号のみを分離する。Ｖカウントダウン
回路９ではこのＶ同期信号をＨカウントダウン１０から
のクロック信号ＣＫからデジタルＰＬＬ技術を用いてＶ
同期信号を再生する。

【００１６】Ｈカウントダウン回路１０からモジュール
Ｂ用のＨドライブ信号ＨＤ１と疑似Ｈシンク信号ＨＤ２
を出力する。Ｖカウントダウン回路９からはモジュール
Ｂ用のＶドライブ信号ＶＤ１と疑似Ｖシンク信号ＶＤ２
を出力する。同期信号合成回路１１では、疑似同期信号
ＨＤ２と疑似Ｖ同期信号ＶＤ２を入力し、疑似複合同期
信号を合成し、複合同期信号ＣＳ２を出力する。

【００１７】液晶モジュールＡに対しては複合同期信号
ＣＳ２を用い、液晶モジュールＢに対してはＨおよびＶ
ドライブ信号ＨＤ１，ＶＤ１を用いることにより、Ａ，
Ｂどちらのタイプの液晶モジュールであっても駆動が可
能である。

【００１８】特に液晶モジュールＡにおいては改善効果
が絶大である。ＰＬＬループが閉じているので、入力の
ノイズに対してはＡＦＣ回路４のループフィルタが積分
し、急激な変化には追従しない。つまり、ノイズが混入
して１Ｈに数回のノイズをシンクセパ回路が出力したと
しても、ＡＦＣ回路４ではこれを積分してＶＣＯ５の発
振周波数を制御しているので、ＶＣＯ５に与える影響は
ごく僅かである。従来では１Ｈに数回のノイズがあると
、これもシンクであると誤判断して出力してしまうが、
ＰＬＬではＶＣＯ５の周波数が数倍になることはなく、
多少ジッタする程度で済む。従って、Ｈカウントダウン
回路１０で作成した疑似同期信号は極めて安定である。

【００１９】Ｖカウントダウン回路９では近年欠落に対
する補償も行われており、たとえＶ分離回路２の出力が
１Ｖ期間抜けたとしても、内部で作成したＶ同期信号を
差し替え出力できる。デジタルＰＬＬの位相比較回路は
、あるウィンドゥ期間の中に入力Ｖ同期が入っているか
を検出しており、弱電界等でＶセパ出力のＶ同期信号が
ジッタしたとしても、ジッタすることなしに正規のサイ
クルでＶドライブ信号ＶＤを出力することが可能である
。

【００２０】従って、これら回路から疑似同期信号を作
成すれば、その弱電界性能は非常に安定しており、弱電
界においても画面の揺らぎ・流れ，画面上部の引っ張れ
といった同期性能特有の画質劣化を起こすことがない。

【００２１】ここで、複合同期信号ＣＳ２の波形につい
て図２および図３を用いて説明する。複合映像信号のＨ
同期信号付近の波形が図２（ａ）のようになっていたと
すると、複合同期信号ＣＳ２のＨ同期波形の１例は（ｂ
）のようになる。図１のシステムで、ＶＣＯ５の発振周
波数は３２ｆＨ（約５００ＫＨｚ）であるので、とり得
るパルスの分解能は、１　μＳ（半サイクル）単位とな
る。１例として複合映像信号のＨ同期シンクの中心から
、前へ２　μｓ　後ろへ３　μｓ　の波形を揚げたが、
１　μｓ　間隔で前後の短縮・延長は可能であり、適宜
どういったパルスを作成するかは選択すれば良い。ＨＤ
１としては、従来と同様（ｃ）の波形を掲載した。

【００２２】また、複合映像信号のＶ同期信号付近の波
形が図（ａ）のようになっていたとすると、複合同期信
号ＣＳ２の出力の１例は（ｂ）図のようになる。Ｖ同期
期間（ｂ）の波形は０．５Ｈ遅延しているが、これはＶ
分離回路２での積分ディレイによるものである。Ｖカウ
ントダウン回路９のカウントロックは通常２ｆＨ周波数
にとっており、疑似Ｖ同期信号ＶＤ２のＶ同期の分解能
は１Ｈ単位となる。１例としてＶＤ２の長さを入力に揃
え３Ｈ期間としたが１Ｈ間隔での増減は適宜可能である
。

【００２３】図３（ｂ）の波形では最も簡単な例のため
等化パルスを省略した場合を示したがＶカウントダウン
回路９のパルスとＨカウントダウン回路１０のパルスに
より等化パルスおよび垂直同期期間に２ｆＨのパルスを
重畳させることもできる。

【００２４】ＨおよびＶの疑似同期信号の分解能はそれ
ぞれのクロック周波数を上げれば小さくすることができ
、さらに実際に近い疑似同期パルスの発生が可能である
。

【００２５】また同時に２つの液晶モジュールＡ，Ｂを
駆動することが無ければ、これら信号は切換え制御して
出力することが可能である。この場合出力ピン数を削減
することができる。図４にその回路を示し、説明する。 複合同期信号ＣＳ１と疑似Ｈ同期信号ＨＤ１をスイッチ
回路１２に入力し、複合同期信号ＣＳ２と疑似Ｖ同期信
号ＶＤ１をスイッチ回路１３に入力する。専用ピンある
いは他の制御ピンに重畳するかＢＵＳを介して制御情報
を入力し、どちらの信号を出力するか、スイッチ回路１
２，１３で選択し出力ピンＯ１，Ｏ２に出力する。この
ようにすれば異なる液晶モジュールに対する使い分けが
でき、ピン数も負担にならない。スイッチ回路１２，１
３で切り換える信号の組み合わせは自在であり、使用す
る条件によって変更すれば良い。

【００２６】図１と図４において、複合同期信号ＣＳ１
をピンに出力させているが、複合同期信号ＣＳ１を使う
用途が全く無い場合にはこれを削除すれば良い。

【００２７】液晶テレビジョンだけでなく、通常のＣＲ
Ｔテレビジョンとの汎用性をもたせる場合には別途Ｈお
よびＶドライブ信号をそれぞれのカウントダウン回路か
ら追加出力すれば良い。

【００２８】

【発明の効果】以上説明したように、この発明の同期装
置によれば、汎用性に優れ同期性能が安定で、画質劣化
の極めて少ないテレビジョン受像機を提供することがで
きる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すシステム図である。

【図２】図１の動作を説明するための波形図である。

【図３】図１の動作を説明するための波形図である。

【図４】図１の具体例を示すシステム図である。

【図５】従来のシステム図である。

【図６】図５の動作を説明するための波形図である。

【図７】図５の動作を説明するための波形図である。

【符号の説明】

４………ＡＦＣ回路 ５………ＶＣＯ １０………Ｈカウントダウン回路 ９………Ｖカウントダウン回路 １１………同期信号合成回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　複合映像信号中の水平同期信号の正の
   正数倍の周波数の基準信号を発生させ、この基準信号か
   ら疑似水平同期信号を生成する手段と、前記基準信号を
   用い疑似垂直同期信号を発生するカウントダウン回路と
   、前記疑似水平同期信号と疑似垂直同期信号から疑似複
   合同期信号を生成する手段とを備えたことを特徴とする
   同期信号処理回路。
2. 【請求項２】　　複合映像信号の複合同期信号を分離す
   る同期分離回路を備え、前記疑似同期信号と分離した複
   合同期信号の少なくとも一方をあるいは選択して出力し
   たことを特徴とする請求項１記載の同期信号処理回路。
3. 【請求項３】　　前記基準信号から水平ドライブ信号を
   生成する手段と、前記カウントダウン回路から垂直ドラ
   イブ信号を発生する手段と、前記水平および垂直の疑似
   同期信号と前記ドライブ信号および前記複合同期信号を
   切換えて出力する手段とを備えたことを特徴とする請求
   項１記載の同期信号処理回路。