JPH01115284A - 文字放送信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＶＴＲ再生信号等のようにジッターを含む映
像信号中の文字放送信号を処理する文字放送信号処理回
路に関し、より詳しくは、上記映像信号から文字放送信
号の抜取りを行うデコーダがその抜取りを適正に行うこ
とができるように上記映像信号中の文字放送信号を処理
する文字放送信号処理回路に関する。

（従来の技術） 文字多重放送は、映像信号（ビデオ信号）の垂直帰線消
去期間の一部の映像信号が重畳されることのない水平走
査期間、例えば奇数フィールドにおける１４Ｈ〜１６Ｈ
及び２１Ｈ１並びに偶数フィールドにおける２７７Ｈ〜
２７９Ｈ及び２８４Ｈ等の水平走査期間に文字放送信号
を重畳するようにしたものである。１水平走査期間上の
文字信号は、通常、クロックランインＣＲ及びフレーミ
ングコードＦＣよりなる同期部と：ブリフィックス、２
２バイトのデータブロック、チエツク符号よりなるデー
タパケット部ＤＰと；から構成されている。

第５図は、従来用いられている文字放送信号再生装置の
うち、文字信号データの抜取りを行う再生装置（デコー
ダ）の構成を示すブロック図である。

文字信号データの抜取りのためのサンプリングクロック
の周波数は例えば５．７２７２７　（以下、５．７２Ｍ
Ｈｚと略記する。）ＭＨｚに定められている。このクロ
ック周波数はビデオ信号中のカラーバーストＣＢに基づ
いて、上記第５図の第１及び第２の２つのＰＬＬ　（フ
ェイズ・ロックド争ループ）回路２０．３０によって作
成される。すなわち、入力されたビデオ信号を３．５８
ＭＨｚのバンドパスフィルタ１とパーストゲート２を通
すことによりカラーバースト信号ＣＢを取出す。

このカラーバースト信号ＣＢを第１のＰＬＬ１ｌｉｆｆ
ｌ路２０に加える。第１のＰＬＬ回路２０では、３．５
８ＭＨｚの水晶発振子２１を用いたＶＸＯ２２と、位相
検出器（Ｐ／Ｄ）２３と、によってカラーバースト信号
の位相に同期した３、５８ＭＨｚの信号を作成し、第２
のＰＬＬ回路３０へと送出する。その第２のＰＬＬ回路
３０は、以下の関係、すなわち、クロック周波数５．７
２ＭＨｚは色副搬送波の周波数３．５７９ＭＨｚの８１
５倍であり且つ水平走査周波数ｆ１１の３６４倍である
という関係を利用して、５．７２ＭＨｚの水晶発振子３
１を用いたＶＸＯ３２と、１／８カウンタ３３と、位相
検出器ＣＰ／Ｄ）３４と、第１のＰＬＬ回路の出力を分
周する１１５カウンタ３５とにより、５．７２ＭＨｚの
周波数を持つサンプリングクロックを形成している。

このサンプリングクロックは、サブＣＰＵ１２により制
御されるデイレイライン１３を介してフレーミングコー
ド検出回路としてのフレームパルスフライホイール回路
９に入力されている。

一方、上記ビデオ信号は、同期信号分離回路ミに入力さ
れ、そこで同期信号が分離される。この同期信号は、パ
ルスデイレイ回路（図示せず）を介して前述したパース
トゲート２の制御端に入力され、且つシフトレジスタ７
に入力され、さらに垂直同期信号分離回路４に入力され
る。その垂直同期信号分離回路４においては、垂直同期
信号のみが取出されて、単安定マルチバイブレークを含
むパルス発生器５に入力される。このパルス発生器５は
、同期信号分離回路３からの同期信号の立下がりまたは
垂直同期信号分離回路４からの垂直同期信号の立上がり
から文字放送信号が重畳されているラインを含む期間の
パルスを発生させる。

そのパルスは後述するヒユーズ溶断型のＲＯＭ８に入力
されている。このパルスは、その発生期間中のみ水平同
期信号からフレーミングコードを含む期間のパルスを発
生させるものである。

これとは別に、上記ビデオ信号からはＡ（１，Ｃ／デー
タスライス回路６により文字データが抜取られる。その
文字データはシフトレジスタ７に、前述のデイレイライ
ン１３を介して加えられるサンプリングクロックにした
がって格納される。そしてヒユーズ溶断型ＲＯＭ８はシ
フトレジスタ７の出力で指定されたアドレスに従って格
納データがパルス発生器５からの出力に応じて読出され
る。

すなわち、ＲＯＭ８にはフレーミングコードのパターン
と一致したアドレス値にのみ“１”が予め記憶されてい
る。そして、シフトレジスタ７の出力で指定されるアド
レスがＲＯＭ５内のフレーミングコードに一致したとき
のみパルスを出力する。

そのＲＯＭ８からフレーミングコード検出パルスがフレ
ームパルスフライホイール回路９へ出力される。フレー
ムパルスフライホイール回路９ではフレーム同期の有無
に応じて正しいフレーミングパルスを出力する。

また、ＡＧＣ／データスライス回路６によって抜取られ
た文字データの誤りを訂正するため、シフトレジスタ７
の次段にエラー訂正回路１ｏが設けられている。このエ
ラー訂正回路１０には、工ラー訂正を行うため、同期信
号分離回路３からの同期信号と、垂直同期信号分離回路
４からの垂直同期信号と、デイレイライン１３からのサ
ンプリングクロックが入力されている。そして、エラー
が最も少なくなるようにデイレイライン１３の遅延量を
サブＣＰＵで変えて、最少のエラー量を実現している。

このように、第５図に示す従来のデコーダにおいては、
映像（ビデオ）信号から抜取ったカラーバーストＣＢに
ロックするようにＰＬＬ回路２０の３．５８ＭＨｚのＶ
ＸＯ２２を動かし、さらにこの３．５８ＭＨｚとロック
するようにサンプリングクロックＣＫの元になる５、７
２ＭＨｚをＶＸＯ３２で作っている。上記クロックＣＫ
の位相は、デイレイライン１３の遅延量を、最もデータ
が良く抜けるように動かすことにより調整される。

即ち、より詳しくは、エラー訂正回路１０において最も
エラーが小さくなるように、デイレイラインの遅延量を
サブＣＰＵ　（マイクロコンピュータ）１２によって動
かすことにより行われる。

（発明が解決しようとする問題点） 上記したようなデコーダには、次のような理由によって
、ＶＴＲ再生によって得た文字信号をデコードするのは
難しいという問題がある。即ち、カラーバーストＣＢと
輝度信号（及び文字情報信号）との関係について見ると
、カラーアンダ一方式では、カラーバーストＣＢはジッ
ターが補償された３、５８ＭＨｚになるように周波数変
換されるのに対し、輝度信号系を通ってきた信号はジッ
ターを持ったままで、カラーバーストＣＢとはロックし
ていない。

従って、上記デコーダによる信号処理方式においては、
上述したように、５．７２ＭＨｚのサンプリングクロッ
クＣＫはカラーバーストＣＢにロックするものとして作
られるのに対し、文字情報はジッターに追従して動いて
いる。そのため、その文字情報においては、各フィール
ド毎に最適なりロックの位相が全く異なっている。しか
して、その位相の調整はデイレイライン１３により行な
われるが、そのデイレイライン１３による位相の調整は
、各データパケット部ＤＰのクロックランインの範囲で
合わせ込めるような速い応答性は持っていない。そのた
め、各フィールド毎に最適クロック位相が異なる場合に
は、文字放送ではないとみなしてしまう。このようなこ
とから、上記したように、第５図の従来のデコーダでは
、ＶＴＲ再生によって得た映像信号から文字放送信号を
デコードするのは難しい。

本発明は、このような点に鑑みてなされたもので、その
目的は、ＶＴＲ再生信号のようなジッターのある映像信
号に載った文字放送信号からジ・ツタ−を除去し、それ
により従来の文字放送信号デコーダによって文字放送信
号の抜取りを適正に行うことができる映像信号を得るた
めの文字放送信号処理回路を提供することにある。

（問題点を解決するための手段） 本発明の文字放送信号処理回路は、映像信号を処理する
ことにより、映像信号から文字放送信号を抜取る文字放
送信号デコーダに加える新たな映像信号を作成する文字
放送信号処理回路において、映像信号のジッターに追従
した第１のクロック信号を作成する第１のクロック信号
作成回路と、その第１のクロック信号を用いて上記映像
信号に含まれた文字放送信号を書込むメモリと、そのメ
モリから上記文字放送信号を読出すために周波数がほぼ
一定の第２のクロック信号を作成する第２のタロツク信
号作成回路と、上記映像信号の同期信号の周波数を平均
化して得られる周波数のパルスを基準にして新たなカラ
ーバースト信号及び新たな同期信号を作成する同期信号
作成回路と、上記メモリから読出した文字放送信号と上
記新たな同期信号とを重畳して上記新たな映像信号とし
て上記文字放送信号デコーダに出力する重畳回路とを備
えるものとして構成される。

（作　用） 第１のクロック信号作成回路において映像信号のジッタ
ーに追従した第１のクロック信号が作成される。その第
１のクロック信号によって映像信号中の文字放送信号が
メモリに書込まれる。このメモリからそれに書込まれた
文字放送信号を読出すため、周波数がほぼ一定の第２の
クロック信号が第２のクロック信号で作成される。一方
、同期信号作成回路において、映像信号の同期信号の周
波数を平均化して得られる周波数のパルスを基準にして
新たな同期信号が作成される。この新たな同期信号は、
上記第２のクロック信号によってメモリから読出された
文字放送信号と重畳回路において重畳される。その重畳
によりジッターの除去された新たな映１象信号が作成さ
れ、文字放送信号デコーダに加えられる。

（実施例） 第１図は、本発明の一実施例の文字放送信号処理回路を
示す。この回路は、第５図に示したデコーダの前段に接
続されるものである。即ち、ＶＴＲ再生信号等の映像（
ビデオ）信号が第１図の入力端４０に人力され、第１図
の回路で信号処理された後、出力端４１から出力され、
その出力（信号は第５図の入力端３８に人力される。

上記入力端４０には４つのＩＨメモリ４３〜４６が並列
に接続されている。これらのＩＨメモリ４３〜４６は、
第１４．１５．１６．２１Ｈの文字放送情報を書込み、
読出すためのものである。

その書込み、読出しのため、各ＩＨメモリ４３〜４６に
は、書込みスイッチ４３Ｗ〜４６Ｗ及び読出しスイッチ
４３Ｒ〜４６Ｒを介して、書込みクロック発生回路４８
及び読出しクロック発生回路４つからの書込みクロック
及び読出しクロックが加えられる。書込みクロック及び
読出しクロックの印加に当っては、各スイッチ４３Ｗ〜
４６Ｗ、４３Ｒ〜４６Ｒに切換パルス発生回路５１から
の切換パルスが加えられる。

上記書込みクロック及び読出しクロックは以下のように
して作成される。

先ず、書込みクロックについて説明する。入力端４０に
入力されたビデオ信号は、同期信号分離回路５２によっ
て同期信号が分離され、次いでハーフ上パルスキラー回
路５３によってＨ同期信号が取出される。このＨ同期信
号は上記書込みクロック発生回路４８に加えられる。こ
の回路４８は、Ｐ／Ｄ　（位相比較器）４８ａ、ＬＰＦ
４８ｂ、ＶＣＰ４８ｃ及びカウンタ４８ｄを備える。こ
の回路４８においては、Ｈ同期信号が逓倍されて書込み
クロックが作成される。

次に、読出しクロックの作成について説明する。

上記ハーフ上パルスキラー回路５３からのＨ同期信号は
Ｈ−ＡＦＣ回路５４に加えられる。このＨ−ＡＦＣ回路
５４は、Ｐ／Ｄ５４ａ％ＬＰＦ５４ｂ及びＶＣＯ５４ｃ
を備える。このＨ−ＡＦＣ回路５４によって平均的な水
平周波数のパルスＨＤが作成される。このパルスＨＤは
上記読出しクロック発生回路４９に加えられる。この読
出しクロック発生回路４９は、書込みクロック発生回路
４８と同様に、Ｐ／Ｄ４９ａ、ＬＰＦ４９ｂ、ＶＣＯ４
９ｃ及びカウンタ４９ｄを備える。この回路４つにおい
ては、上記パルスＨＤが逓倍されて周波数がほぼ一定の
読出しクロックが作成される。

上記切換パルス発生回路５１には４つの信号が加えられ
る。それらの４つの信号は、上記ハーフ上パルスキラー
回路５３からのＨ同期信号と、上記Ｈ−ＡＦＣ５４から
のパルスＨＤと、■同期分離回路５６からのＶ同期信号
と、Ｖ−ＡＦＣ５７からのパルスＶＤとである。そのパ
ルスＶＤは、平均的な垂直周波数のパルスである。その
パルスＶＤを作成するＶ−ＡＦＣ５７（ｉ、上記Ｈ−Ａ
ＦＣ５４と同様に、Ｐ／Ｄ、ＬＰＦ及び■ＣＯを備える
。そして、Ｖ−ＡＦＣ５７から出力されるパルスＶＤは
、人力されるビデオ信号のＶ同期信号に対して若干（但
し、１水平期間以上）ずれたものとして得られる。これ
により、後述するように、書込み後に行われる読出しを
、入力信号と同じ第１４．１５．１６．２１ラインに文
字放送情報の読出しが可能とされる。

そして、４つのＩＨメモリ４３〜４６への第１４．１５
．１６．２１Ｈの文字放送情報の書き込みに当っては、
切換パルス発生回路５１が第２図（Ｃ）〜（ｆ）のパル
スを作成して、各ＩＨメモリ４３〜４６の書込みスイッ
チ４３Ｗ〜４６Ｗへ加え、各スイッチ４３Ｗ〜４６Ｗを
オン状態として、書込みクロック発生回路４８からの書
込みクロックを各１Ｈメモリ４３〜４６に加え、書込み
を行わせる。それにより、ＩＨメモリ４３〜４６のそれ
ぞれに第１４．１５．１６．２１Ｈの文字放送情報が書
き込まれる。

このようにして、ＩＨメモリ４３〜４６のそれぞれに書
込まれた文字放送情報は次のようにして読出される。即
ち、ＩＨメモリ４３〜４６のそれぞれに書込まれた文字
情報は、読出しクロック発生回路４９からの読出しクロ
ックにより読出される。その読出しのタイミングは、切
換パルス発生回路５１から読出しスイッチ４３Ｒ〜４６
Ｒへ加えるパルスによって、上記パルスＨＤを水平同期
パルスとしたときの文字信号の位置が、第３図の如くな
るようなタイミングによって行われる。この読出しは、
書込みを行うとき以外の時間において行われる。

このようにして読出された文字放送情報は、ＩＨメモリ
４３〜４６の次段に設けた可変デイレイライン６１〜６
４によって、クロックランインが後述するＳＳＧ　（シ
ンク・シグナル會ジェネレータ）によって作成したカラ
ーバースト（カラーサブキャリア）と一定の位相関係と
なるように位相制御される。図示の実施例においては、
便宜上１つの１Ｈメモリ４６の出力についてカラーバー
ストとの位相差を検出し、その位相差が一定となるよう
に可変デイレイライン６４を制御し、他の１Ｈメモリ４
３〜４５の可変デイレイライン６１〜６３についても上
記デイレイライン６４と同様に制御している。しかしな
がら、各ＩＨメモリ４３〜４６の出力について互いに独
立にカラーバーストとの位相差が一定になるように各可
変デイレイライン６１〜６４を制御することもできる。

上記ｎＪ変デイレイライン６１〜６４を制御する信号は
、具体的には以下のようにして作成される。

即ち、上記Ｈ−ＡＦＣ５４及びＶ−ＡＦＣ５７の次段に
５ＳＧ６６を接続する。このＳＳＧはそれらのＨ−ＡＦ
Ｃ５４及びＶ−ＡＦＣ５７１，：よッテ外部から加えら
れるパルスＨＤＳＶＤにロックしたコンポジット同期信
号及びカラーバースト（カラーサブキャリア）を出力す
るものである。（この５ＳＧ６６としては、例えば、日
立製作所型ＨＤ４４００７等のＩＣを用いることができ
る。）この５ＳＧ６６からのカラーサブキャリアを１１
５倍回路６７で１１５倍した後Ｐ／Ｄ６８に加える。こ
のＰ／Ｄ６８の他の入力端にはスイッチ６９を介して可
変デイレイライン６４からの出力が加えられている。こ
のスイッチ６９を、前記パルスＨＤ、ＶＤが加えられて
いる出力及びクロックランインゲートパルス発生回路７
６からの出力によってオン、オフ制御してＰ／Ｄ６８に
おいて２つの入力信号の位相差を検出し、その検出した
信号をＬＰＦ７０を介して可変デイレイライン６４（６
１〜６３）に加えて制御し、可変デイレイライン６４か
らの出力とカラーバーストとの位相差が一定となるよう
にしている。そして上記各可変デイレイライン６１〜６
４の後段に接続されたスイッチ７１〜７４が、上記出力
及びクロックランインゲートパルス発生回路７６からの
出力により制御され、所定のラインのみの文字放送情報
が混合器７７に至り、そこで上記文字放送情報が５ＳＧ
６６からのコンポジット同期信号（バースト付）と混合
されて前記出力端４１に出力される。

このようにして得られた出力信号は、ジッターが除去さ
れた状態にある。そのため、この出力信号は第５図の従
来のデコーダによって処理可能であり、その処理によっ
て文字情報を適正にデコードすることができる。

第４図は、第１図の本発明の実施例を用いてスーパーイ
ンポーズを可能とした回路例を示すものである。即ち、
第１図の実施例の回路によれば、文字情報のデコードを
第５図の従来の受信機（デコーダ）で行わせることので
きる信号を得ることができる。しかしながら、その信号
には絵柄が載っていない。そのため、その信号を用いた
場合にはスーパーインポーズができない。そこで、この
点に着目し、第１図の回路を文字放送受信機の中の１回
路として組込んでスーパーインポーズも可能とした回路
が第４図に示す回路である。

この第４図１ミおいて、映１ｓ（：号入力端８１には第
１図に示した文字放送信号処理回路８２、第５図に示し
た文字信号デコーダ８３及び表示メモリ８４を介して映
像信号切換／重畳回路８５が接続されている。上記文字
放送信号処理回路８２の出力端はスーパーインポーズ切
換用のスイッチ８７の入力端８７ａに接続され、他の入
力端８７ｂには上記映像信号入力端８］が接続されてい
る。上記スイッチ８７の出力端は表示クロック作成回路
８８を介して上記表示メモリに接続されている。

上記スイッチ８７にはスーパーインポーズ切換用の信号
が入力される。スーパーインポーズを行わない場合には
スイッチ８７の可動接点が図示の如く入力端８７ａ側に
切換えられ、スーパーインポーズを行う場合には入力端
８７ｂ側に切換えられる。

さらに、映像信号入力端８１はＮＴＳＣデコーダ８９を
介して上記映像信号切換／重畳回路８５に接続されてい
る。この映像信号切換／重畳回路８５からは、直接的に
５ＹＮＣ，Ｒ％Ｇ１及びＢの信号が出力されると共に、
ＮＴＳＣエンコーダ９０を介してＮＴＳＣ信号が出力さ
れる。さらに、上記映像信号切換／重畳回路８５には、
上記スーパーインポーズ切換信号のほか、テレビ／文字
切換信号が入力される。

上記構成の回路においては、スーパーインポーズを行わ
ないときは、スーパーインポーズ切換信号によりスイッ
チ８７が入力端８７ａ側に切換えられる。これに対し、
スーパーインポーズを行うときにはスイッチ８７が入力
端８７ｂ側に切換えられる。これにより、ジッターに追
従して文字情報が表示される。そして、絵柄はジッター
と共に動いているため、このようにすることにより、ス
ーパーインポーズ時において文字と絵柄を相対的に殆ん
ど動かないようにすることができる。

〔発明の効果〕

本発明によれば、ＶＴＲ再生信号のようなジッターを含
んだ映像信号に載った文字放送信号からジッターを除去
することができ、よって本発明の回路によって処理した
映像信号からは従来の文字放送受信機をそのまま用いて
文字放送信号のデコードができる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体回路図、第２図は映像
信号と書き込みクロック信号等との関係を示すタイミン
グチャート、第３図は読出しのタイミングを示すタイミ
ングチャート、第４図は上記実施例の回路を組込んだス
ーパーインポーズ切換機能付の受信機の回路図、第５図
は従来の文字放送信号デコーダの回路図である。 ４３〜４６・・・ＩＨメモリ、４８・・・書込クロック
発注回路、４９・・・読出しクロック発注回路、６６・
・・ＳＳＧ、７７・・・混合器。 出願人代理人　　佐　　藤　　−雄

Claims (1)

【特許請求の範囲】
1. 映像信号を処理することにより、映像信号から文字放送
   信号を抜取る文字放送信号デコーダに加える新たな映像
   信号を作成する文字放送信号処理回路において、映像信
   号のジッターに追従した第１のクロック信号を作成する
   第１のクロック信号作成回路と、その第１のクロック信
   号を用いて上記映像信号に含まれた文字放送信号を書込
   むメモリと、そのメモリから上記文字放送信号を読出す
   ために周波数が略一定の第２のクロック信号を作成する
   第２のクロック信号作成回路と、上記映像信号の同期信
   号の周波数を平均化して得られる周波数のパルスを基準
   にして新たなカラーバースト信号及び新たな同期信号を
   作成する同期信号作成回路と、上記メモリから読出した
   文字放送信号と上記新たな同期信号とを重畳して上記新
   たな映像信号として上記文字放送信号デコーダに出力す
   る重畳回路とを備えることを特徴とする文字放送信号処
   理回路。