JP2511843B2 - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JP2511843B2 JP2511843B2 JP58242454A JP24245483A JP2511843B2 JP 2511843 B2 JP2511843 B2 JP 2511843B2 JP 58242454 A JP58242454 A JP 58242454A JP 24245483 A JP24245483 A JP 24245483A JP 2511843 B2 JP2511843 B2 JP 2511843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- input
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Description
【発明の詳細な説明】 産業上の利用分野 本発明は，タイミング信号発生回路に関するものであ
る。
る。
従来の構成とその問題点 従来のPLL回路は，位相比較回路と電圧制御発振回路
とでループを構成され，位相比較回路に入力した同期信
号に基づきｍ倍の周波数を，電圧制御発振回路で発振さ
せ，その発振出力は（1/m）分周回路で（1/m）に分周さ
れた出力同期信号となり入力同期信号が欠落及び不連続
となると，位相比較回路において（1/m）分周回路の位
相がずれたと判断され，電圧制御発振回路の位相をずら
す方向に誤差信号を出力する。これにより正しくロック
していた電圧制御発振回路の周波数がずれてしまい,PLL
回路の同期が大きく乱れるという欠点があった。したが
ってそれに伴う信号処理系回路の動作が正常に動作され
ないことは言うまでもない。
とでループを構成され，位相比較回路に入力した同期信
号に基づきｍ倍の周波数を，電圧制御発振回路で発振さ
せ，その発振出力は（1/m）分周回路で（1/m）に分周さ
れた出力同期信号となり入力同期信号が欠落及び不連続
となると，位相比較回路において（1/m）分周回路の位
相がずれたと判断され，電圧制御発振回路の位相をずら
す方向に誤差信号を出力する。これにより正しくロック
していた電圧制御発振回路の周波数がずれてしまい,PLL
回路の同期が大きく乱れるという欠点があった。したが
ってそれに伴う信号処理系回路の動作が正常に動作され
ないことは言うまでもない。
具体的に,PLL回路を使用し，水平同期信号を基準とし
て各種タイミング信号を得るように構成した従来のテレ
ビジョン受像機においては,PLL回路を構成する位相比較
器としてアナログ位相比較器あるいはデジタル位相比較
器を用いた時，入力信号のノイズに対して安定性がな
く，特に弱電界の場所でノイズが多く不安定な水平同期
信号の場合には，タイミング信号を安定して発生できな
くなるという問題があった。
て各種タイミング信号を得るように構成した従来のテレ
ビジョン受像機においては,PLL回路を構成する位相比較
器としてアナログ位相比較器あるいはデジタル位相比較
器を用いた時，入力信号のノイズに対して安定性がな
く，特に弱電界の場所でノイズが多く不安定な水平同期
信号の場合には，タイミング信号を安定して発生できな
くなるという問題があった。
発明の目的 本発明は，入力同期信号が欠落及び不連続となって
も，正常にPLL（位相同期ループ）を構成する同期信号
回路であり，上記の不都合を除去しようとするものであ
る。
も，正常にPLL（位相同期ループ）を構成する同期信号
回路であり，上記の不都合を除去しようとするものであ
る。
発明の構成 本発明はアナログ位相比較器を用いて構成され，映像
信号から分離した水平同期信号が入力される第１のPLL
回路と，デジタル位相比較器を用いて構成され，上記第
１のPLL回路の出力信号が入力される第２のPLL回路と，
上記第１のPLL回路で自動周波数制御を行ない，上記第
２のPLL回路で周波数逓倍を行なわせる手段とを具備し
たものである。
信号から分離した水平同期信号が入力される第１のPLL
回路と，デジタル位相比較器を用いて構成され，上記第
１のPLL回路の出力信号が入力される第２のPLL回路と，
上記第１のPLL回路で自動周波数制御を行ない，上記第
２のPLL回路で周波数逓倍を行なわせる手段とを具備し
たものである。
実施例の説明 第１図は本発明の一実施例における同期信号回路のブ
ロック図であり，第２図は第１図の動作を説明するため
の波形図である。入力端子１には第２図ａに示すよう
に，不連続及び欠落した同期信号が供給される。この不
連続及び欠落した同期信号はAFC（自動周波数制御）回
路２に供給され，前記入力同期信号の周波数及び位相に
正しく同期させる。なおこのAFC回路２は第１のPLL回路
を構成している。AFC回路２は各種の雑音又は同期信号
の不連続及び欠落による劣化を防ぐため，低減フィルタ
ーを有することにより，フライホイール効果を有してい
る。第２図ｂに示すように，入力同期信号が不連続及び
欠落があっても安定な同期信号が出力される。すなわ
ち，入力同期信号の不連続及び欠落をAFC回路２により
安定化したのち，第２のPLL回路３に供給されるため，
第２のPLL回路３に含まれる位相比較回路での位相差を
なくしている。したがって，第２のPLL回路３からの発
振周波数は正しくロックされ,PLL回路３の同期が乱れる
ことがない。
ロック図であり，第２図は第１図の動作を説明するため
の波形図である。入力端子１には第２図ａに示すよう
に，不連続及び欠落した同期信号が供給される。この不
連続及び欠落した同期信号はAFC（自動周波数制御）回
路２に供給され，前記入力同期信号の周波数及び位相に
正しく同期させる。なおこのAFC回路２は第１のPLL回路
を構成している。AFC回路２は各種の雑音又は同期信号
の不連続及び欠落による劣化を防ぐため，低減フィルタ
ーを有することにより，フライホイール効果を有してい
る。第２図ｂに示すように，入力同期信号が不連続及び
欠落があっても安定な同期信号が出力される。すなわ
ち，入力同期信号の不連続及び欠落をAFC回路２により
安定化したのち，第２のPLL回路３に供給されるため，
第２のPLL回路３に含まれる位相比較回路での位相差を
なくしている。したがって，第２のPLL回路３からの発
振周波数は正しくロックされ,PLL回路３の同期が乱れる
ことがない。
第３図は本発明の一実施例における同期信号回路のブ
ロック図であり，第４図は第３図の動作を説明するため
の波形図である。第１図と同様の動作をするものは同じ
番号で示し説明は省略する。
ロック図であり，第４図は第３図の動作を説明するため
の波形図である。第１図と同様の動作をするものは同じ
番号で示し説明は省略する。
AFC回路２は，入力同期信号と電圧制御発振回路７か
らの出力との位相比較を行なう位相弁別回路５と，位相
差に比例した制御電圧を平滑化するLPF（低減通過フィ
ルタ）６と，制御電圧により発振する電圧制御発振回路
７と，この電圧制御発振回路７からの信号から比較のこ
ぎり波を作成するための積分回路８から構成される。す
なわち，積分回路８と位相弁別回路５によりアナログ位
相比較回路を実現している。位相弁別回路５は入力同期
信号が比較のこぎり波の負の勾配の部分にある時，位相
弁別回路５は発振周波数の入力周波数に近づける方向の
電圧が生じ，位相差がなくなる方向に制御される。
らの出力との位相比較を行なう位相弁別回路５と，位相
差に比例した制御電圧を平滑化するLPF（低減通過フィ
ルタ）６と，制御電圧により発振する電圧制御発振回路
７と，この電圧制御発振回路７からの信号から比較のこ
ぎり波を作成するための積分回路８から構成される。す
なわち，積分回路８と位相弁別回路５によりアナログ位
相比較回路を実現している。位相弁別回路５は入力同期
信号が比較のこぎり波の負の勾配の部分にある時，位相
弁別回路５は発振周波数の入力周波数に近づける方向の
電圧が生じ，位相差がなくなる方向に制御される。
前記第2PLL回路３は，入力同期信号のｍ倍の周波数を
発振する電圧制御発振回路11と，この発振出力を（1/
m）に分周する（1/m）分周回路12と，この分周された出
力同期信号と入力同期信号との位相差を検出する位相比
較回路９と，位相差に比例した制御電圧を平滑化するた
めのLPF10から構成され，電圧制御発振回路11は，入力
同期信号と（1/m）分周回路12からの出力同期信号の位
相差がなくなる方向に負帰還されている。
発振する電圧制御発振回路11と，この発振出力を（1/
m）に分周する（1/m）分周回路12と，この分周された出
力同期信号と入力同期信号との位相差を検出する位相比
較回路９と，位相差に比例した制御電圧を平滑化するた
めのLPF10から構成され，電圧制御発振回路11は，入力
同期信号と（1/m）分周回路12からの出力同期信号の位
相差がなくなる方向に負帰還されている。
入力端子１には第４図ａに示すように欠落した同期信
号が供給され，入力端子１からの同期信号は位相弁別回
路5,LPF6,電圧制御発振回路7,積分回路８から構成され
るAFC回路２に供給される。上記AFC回路２の位相弁別回
路５は第４図ｃに示す電圧制御発振回路７からの発振出
力信号を積分回路８で積分して，第４図ｂに示すような
のこぎり波を作り，入力端子１に供給される第４図ａの
入力同期信号とレベル比較を行ない位相差を検出してい
る。位相弁別回路５は，入力同期信号に対して平衡がと
れている対称形位相弁別回路であるため，耐パスル性雑
音特性，弱電界特性ともに良好である。したがって，第
４図ａに示すようにT1の期間に同期信号が欠落した入力
同期信号が位相弁別回路５に供給されても，出力直流電
位が大幅に変化せず保持しようとするため，電圧制御発
振回路７の出力波形は，第４図ｃに示すようにT1の同期
信号欠落期間においても，入力同期信号とほぼ等しい周
波数及び位相の信号が出力される。
号が供給され，入力端子１からの同期信号は位相弁別回
路5,LPF6,電圧制御発振回路7,積分回路８から構成され
るAFC回路２に供給される。上記AFC回路２の位相弁別回
路５は第４図ｃに示す電圧制御発振回路７からの発振出
力信号を積分回路８で積分して，第４図ｂに示すような
のこぎり波を作り，入力端子１に供給される第４図ａの
入力同期信号とレベル比較を行ない位相差を検出してい
る。位相弁別回路５は，入力同期信号に対して平衡がと
れている対称形位相弁別回路であるため，耐パスル性雑
音特性，弱電界特性ともに良好である。したがって，第
４図ａに示すようにT1の期間に同期信号が欠落した入力
同期信号が位相弁別回路５に供給されても，出力直流電
位が大幅に変化せず保持しようとするため，電圧制御発
振回路７の出力波形は，第４図ｃに示すようにT1の同期
信号欠落期間においても，入力同期信号とほぼ等しい周
波数及び位相の信号が出力される。
以上述べたように，対称形位相弁別回路５で構成され
たAFC回路２で自動周波数制御を行なうことにより，入
力同期信号の欠落及び不連続が生じても，常に入力同期
信号の周波数及び位相に同期信号が出力される。
たAFC回路２で自動周波数制御を行なうことにより，入
力同期信号の欠落及び不連続が生じても，常に入力同期
信号の周波数及び位相に同期信号が出力される。
したがって第２のPLL回路３から発振出力は第４図ｄ
に示すように入力同期信号のｍ倍の発振周波数で正しく
ロックされ，同期が乱れることがない。
に示すように入力同期信号のｍ倍の発振周波数で正しく
ロックされ，同期が乱れることがない。
発明の効果 以上説明したように，本発明によれば入力同期信号が
欠落及び不連続となっても,AFC回路で連続した同期信号
が出力され，その出力が第2PLL回路に供給されているた
め,PLL回路からの発振周波数は常に正しくロックされ，
同期が乱れることがない。したがってそれに伴う信号処
理系回路の動作が安定動作となる。また，発振出力のPL
L回路を別に設けているため，周波数安定性がよく，高
周波まで使用できると共に利得係数が大きく，トラッキ
ングレンジが広いため，安定度の高い発振出力が得られ
る。
欠落及び不連続となっても,AFC回路で連続した同期信号
が出力され，その出力が第2PLL回路に供給されているた
め,PLL回路からの発振周波数は常に正しくロックされ，
同期が乱れることがない。したがってそれに伴う信号処
理系回路の動作が安定動作となる。また，発振出力のPL
L回路を別に設けているため，周波数安定性がよく，高
周波まで使用できると共に利得係数が大きく，トラッキ
ングレンジが広いため，安定度の高い発振出力が得られ
る。
また,AFC回路及びPLL回路は市販用ICで簡単に構成さ
れるため，低コストで簡易化構成で行なえる。
れるため，低コストで簡易化構成で行なえる。
第１図は本発明の同期信号回路の基本的なブロック図，
第２図は第１図の回路の動作を説明するための波形図，
第３図は本発明の一実施例における同期信号回路のブロ
ック図，第４図は第３図の動作を説明するための波形図
である。 ２……AFC回路,3……PLL回路,5……位相弁別回路,6……
LPF,7……電圧制御発振回路,8……積分回路,9……位相
比較回路,10……LPF,11……電圧制御発振回路,12……
（1/m）分周回路。
第２図は第１図の回路の動作を説明するための波形図，
第３図は本発明の一実施例における同期信号回路のブロ
ック図，第４図は第３図の動作を説明するための波形図
である。 ２……AFC回路,3……PLL回路,5……位相弁別回路,6……
LPF,7……電圧制御発振回路,8……積分回路,9……位相
比較回路,10……LPF,11……電圧制御発振回路,12……
（1/m）分周回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−58335（ＪＰ，Ａ) 特開 昭58−170229（ＪＰ，Ａ) 特開 昭54−67751（ＪＰ，Ａ) 特開 昭54−163603（ＪＰ，Ａ) 特公 昭53−15335（ＪＰ，Ｂ２) 特公 昭58−43932（ＪＰ，Ｂ２) 社団法人 テレビジョン学会編「テレ ビジョン工学ハンドブック」、昭44−12 −10株式会社オーム社、Ｐ12−88〜89
Claims (1)
- 【請求項１】アナログ位相比較器を用いて構成され，映
像信号から分離した水平同期信号が入力される第１のPL
L回路と，デジタル位相比較器を用いて構成され，上記
第１のPLL回路の出力信号が入力される第２のPLL回路
と，上記第１のPLL回路で自動周波数制御を行ない，上
記第２のPLL回路で周波数逓倍を行なわせる手段とを具
備したことを特徴とするタイミング信号発生回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242454A JP2511843B2 (ja) | 1983-12-21 | 1983-12-21 | タイミング信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242454A JP2511843B2 (ja) | 1983-12-21 | 1983-12-21 | タイミング信号発生回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7001231A Division JPH07283731A (ja) | 1995-01-09 | 1995-01-09 | 同期信号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134525A JPS60134525A (ja) | 1985-07-17 |
| JP2511843B2 true JP2511843B2 (ja) | 1996-07-03 |
Family
ID=17089337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58242454A Expired - Lifetime JP2511843B2 (ja) | 1983-12-21 | 1983-12-21 | タイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511843B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068524B2 (en) | 2004-05-27 | 2006-06-27 | Honda Motor Co., Ltd. | Generator |
| US7098629B2 (en) | 2004-05-25 | 2006-08-29 | Honda Motor Co., Ltd. | Generator apparatus |
| US7183668B2 (en) | 2004-05-25 | 2007-02-27 | Honda Motor Co., Ltd. | Generator with current and voltage abnormality detection |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2594538B2 (ja) * | 1985-09-19 | 1997-03-26 | 日本電気株式会社 | 位相同期発振器 |
| JPS62128235A (ja) * | 1985-11-28 | 1987-06-10 | Nec Corp | 送信端局装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117860A (en) * | 1975-04-09 | 1976-10-16 | Hitachi Ltd | Phase lock loop |
| JPS5658335A (en) * | 1979-10-18 | 1981-05-21 | Sony Corp | Pll |
| JPS58170229A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 周波数てい倍回路 |
-
1983
- 1983-12-21 JP JP58242454A patent/JP2511843B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 社団法人テレビジョン学会編「テレビジョン工学ハンドブック」、昭４４−１２−１０株式会社オーム社、Ｐ１２−８８〜８９ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098629B2 (en) | 2004-05-25 | 2006-08-29 | Honda Motor Co., Ltd. | Generator apparatus |
| US7183668B2 (en) | 2004-05-25 | 2007-02-27 | Honda Motor Co., Ltd. | Generator with current and voltage abnormality detection |
| US7068524B2 (en) | 2004-05-27 | 2006-06-27 | Honda Motor Co., Ltd. | Generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60134525A (ja) | 1985-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014177A (en) | Video display apparatus having phase-locked loop used for synchronizing a horizontal scan frequency with a synchronizing input signal frequency | |
| JP2583406B2 (ja) | 映像表示装置 | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| KR100307881B1 (ko) | 기준신호의중앙에서의위상오차를검출하기위한회로를구비한동기회로 | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JPH07283731A (ja) | 同期信号回路 | |
| JPS60134564A (ja) | 水平ａｆｃ回路 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2539492B2 (ja) | 非標準信号検出回路 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JP2725839B2 (ja) | 映像中間周波信号処理回路 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JPH0630297A (ja) | 位相同期回路 | |
| JPH05335946A (ja) | 位相同期ループ回路 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JP3134264B2 (ja) | 色信号低域変換回路 | |
| JPH05300399A (ja) | Ｐｌｌ回路 | |
| JPH08251445A (ja) | 弱電界検出回路 | |
| JPH0550181B2 (ja) | ||
| JPH04263293A (ja) | 水平周波数判別回路 | |
| JPH0573311B2 (ja) | ||
| JPH0761012B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |