JP3212503B2 - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JP3212503B2 JP3212503B2 JP01752796A JP1752796A JP3212503B2 JP 3212503 B2 JP3212503 B2 JP 3212503B2 JP 01752796 A JP01752796 A JP 01752796A JP 1752796 A JP1752796 A JP 1752796A JP 3212503 B2 JP3212503 B2 JP 3212503B2
- Authority
- JP
- Japan
- Prior art keywords
- processing circuit
- signal processing
- video signal
- image
- freeze mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フリーズ機能を有
するテレビジョン受信機に関し、特に移動体に搭載され
た場合に電界の変動によるシステムクロックの周波数変
動に起因するフリーズ映像の乱れを防止して安定に表示
を行う映像信号処理回路に関する。
するテレビジョン受信機に関し、特に移動体に搭載され
た場合に電界の変動によるシステムクロックの周波数変
動に起因するフリーズ映像の乱れを防止して安定に表示
を行う映像信号処理回路に関する。
【０００２】
【従来の技術】図８は上記テレビジョン受信機の映像
（ビデオ）信号処理回路を示す図である。本図に示すよ
うに、映像信号処理回路は、まず、映像（ビデオ）信号
を入力してアナログからディジタルに変換するＡ／Ｄ変
換器１（Analog to Digital Converter)と、ディジタル
の映像信号を書き込む画像メモリ（フィールドメモリ）
２及び３と、画像メモリ２及び３から読みだされた画像
信号を入力しディジタルからアナログに変換して画像
（ビデオ）信号を出力するＤ／Ａ変換器４(Digitalto A
nalog Conerter)と、映像信号を入力して水平同期信号
（ＨＤ）及び垂直同期信号（ＶＤ）を取り出す同期分離
部５と、水平同期信号及び垂直同期信号から画像メモリ
２及び３の書き込み／読み出しを制御する信号を生成す
るメモリコントロール部６と、Ａ／Ｄ変換器１と画像メ
モリ２及び３の切換を行うスイッチ７Ａと、画像メモリ
２及び３とＤ／Ａ変換器４の切換を行うものであって、
スイッチ７Ａが画像メモリ２への切換を行うときに画像
メモリ３への切換を行い（図中●側をＯＮ）、スイッチ
７Ａが画像メモリ３への切換を行うときに画像メモリ２
への切換を行い（図中○側にＯＮ）、１フィールド分の
書き込み、読み出しが完了すれば、●側から○側へ切り
換わり、また、この逆の切り換わりを行うスイッチ７Ｂ
とを具備する。
（ビデオ）信号処理回路を示す図である。本図に示すよ
うに、映像信号処理回路は、まず、映像（ビデオ）信号
を入力してアナログからディジタルに変換するＡ／Ｄ変
換器１（Analog to Digital Converter)と、ディジタル
の映像信号を書き込む画像メモリ（フィールドメモリ）
２及び３と、画像メモリ２及び３から読みだされた画像
信号を入力しディジタルからアナログに変換して画像
（ビデオ）信号を出力するＤ／Ａ変換器４(Digitalto A
nalog Conerter)と、映像信号を入力して水平同期信号
（ＨＤ）及び垂直同期信号（ＶＤ）を取り出す同期分離
部５と、水平同期信号及び垂直同期信号から画像メモリ
２及び３の書き込み／読み出しを制御する信号を生成す
るメモリコントロール部６と、Ａ／Ｄ変換器１と画像メ
モリ２及び３の切換を行うスイッチ７Ａと、画像メモリ
２及び３とＤ／Ａ変換器４の切換を行うものであって、
スイッチ７Ａが画像メモリ２への切換を行うときに画像
メモリ３への切換を行い（図中●側をＯＮ）、スイッチ
７Ａが画像メモリ３への切換を行うときに画像メモリ２
への切換を行い（図中○側にＯＮ）、１フィールド分の
書き込み、読み出しが完了すれば、●側から○側へ切り
換わり、また、この逆の切り換わりを行うスイッチ７Ｂ
とを具備する。
【０００３】図９はフリーズ処理を説明する図である。
フリーズモードでは、スイッチ７Ａ及び７Ｂが●側ＯＮ
状態（図中“Ｈ（high) ”）でフリーズモード（図中
“Ｈ”）に入れば、以降フリーズ解除時まで、スイッチ
７Ａ及び７Ｂを●側にＯＮに固定する。すなわち、スイ
ッチ７Ａ及び７Ｂを固定して、片フィールド（図中画像
メモリ２からの読み出し出力）の映像をフリーズ（静止
画）として出力する。
フリーズモードでは、スイッチ７Ａ及び７Ｂが●側ＯＮ
状態（図中“Ｈ（high) ”）でフリーズモード（図中
“Ｈ”）に入れば、以降フリーズ解除時まで、スイッチ
７Ａ及び７Ｂを●側にＯＮに固定する。すなわち、スイ
ッチ７Ａ及び７Ｂを固定して、片フィールド（図中画像
メモリ２からの読み出し出力）の映像をフリーズ（静止
画）として出力する。
【０００４】次に、映像信号処理回路は、映像信号を入
力してカラーバースト信号を抽出する帯域通過フィルタ
８と、帯域通過フィルタ８からのカラーバースト信号
（ｆsc）と同期分離部５からのバーストパルスを入力し
てカラーバースト信号の４逓倍のクロック（４ｆsc）を
生成して画像メモリ２、３、Ａ／Ｄ変換器１、Ｄ／Ａ変
換器４及びメモリコントロール部６にクロック信号とし
て供給するシステムクロック生成回路９を具備する。
力してカラーバースト信号を抽出する帯域通過フィルタ
８と、帯域通過フィルタ８からのカラーバースト信号
（ｆsc）と同期分離部５からのバーストパルスを入力し
てカラーバースト信号の４逓倍のクロック（４ｆsc）を
生成して画像メモリ２、３、Ａ／Ｄ変換器１、Ｄ／Ａ変
換器４及びメモリコントロール部６にクロック信号とし
て供給するシステムクロック生成回路９を具備する。
【０００５】図１０は図８のシステムクロック生成回路
９の構成を示す図であり、図１１はカラーバーストとク
ロック信号の関係を示す図である。図１０に示すよう
に、システムクロック生成回路９は、前述のように、同
期分離部５からのバーストゲート入力時にカラーバース
ト信号（ｆscの成分を持つ信号）から４ｆscの周波数
（図１１参照）を持つ連続したクロックを発生する部分
であり、ＰＬＬ（フェーズロックドループ）回路と呼ば
れ、４ｆscに近い周波数を持つクロック信号を発生し、
Ａ／Ｄ変換器１及び４に出力する電圧制御発振器（ＶＣ
Ｏ）９１と、このクロック信号の周波数を１／４周波数
ｆscにする１／４分周器９２と、この分周クロック信号
と基準信号としての帯域通過フィルタ８からのカラーバ
ースト信号ｆscとを位相比較し位相差に対応する電圧を
発生する位相比較器９３と、位相比較器９３と電圧制御
発振器９１との間に設けられ、かつ、バーストゲート信
号の入力時にＯＮして位相差に対応する電圧を電圧制御
発振器９１にフィードバックすることを可能にするスイ
ッチ９４とを具備する。
９の構成を示す図であり、図１１はカラーバーストとク
ロック信号の関係を示す図である。図１０に示すよう
に、システムクロック生成回路９は、前述のように、同
期分離部５からのバーストゲート入力時にカラーバース
ト信号（ｆscの成分を持つ信号）から４ｆscの周波数
（図１１参照）を持つ連続したクロックを発生する部分
であり、ＰＬＬ（フェーズロックドループ）回路と呼ば
れ、４ｆscに近い周波数を持つクロック信号を発生し、
Ａ／Ｄ変換器１及び４に出力する電圧制御発振器（ＶＣ
Ｏ）９１と、このクロック信号の周波数を１／４周波数
ｆscにする１／４分周器９２と、この分周クロック信号
と基準信号としての帯域通過フィルタ８からのカラーバ
ースト信号ｆscとを位相比較し位相差に対応する電圧を
発生する位相比較器９３と、位相比較器９３と電圧制御
発振器９１との間に設けられ、かつ、バーストゲート信
号の入力時にＯＮして位相差に対応する電圧を電圧制御
発振器９１にフィードバックすることを可能にするスイ
ッチ９４とを具備する。
【０００６】このようにして、カラーバースト信号は間
欠的に（１ライン毎に数サイクル）しか来ないで、この
バーストゲート区間にのみ位相比較し、他の期間は比較
結果をホールドするようにしている。
欠的に（１ライン毎に数サイクル）しか来ないで、この
バーストゲート区間にのみ位相比較し、他の期間は比較
結果をホールドするようにしている。
【０００７】
【発明が解決しようとする課題】図１２は移動体に搭載
された上記映像信号処理回路の映像乱れを説明する図で
ある。本図に示すように、正常な映像信号が入力してい
る場合には、カラーバーストパルス、水平同期パルス、
バーストゲートパルスも正常であるが、電界の変動が激
しい場合には、映像信号がノイズに埋もれて、カラーバ
ースト信号、水平同期信号、バーストゲートパルスも正
常でなくなり、システムクロックの周波数変動も激しく
なり、その結果フリーズ映像も乱れ、表示が不安定にな
るという問題がある。すなわち、水平同期パルスも誤検
出される結果、バーストゲートパルスも本図Ａ点になる
場合が発生し、カラーバーストパルスの誤検出が生じ
る。
された上記映像信号処理回路の映像乱れを説明する図で
ある。本図に示すように、正常な映像信号が入力してい
る場合には、カラーバーストパルス、水平同期パルス、
バーストゲートパルスも正常であるが、電界の変動が激
しい場合には、映像信号がノイズに埋もれて、カラーバ
ースト信号、水平同期信号、バーストゲートパルスも正
常でなくなり、システムクロックの周波数変動も激しく
なり、その結果フリーズ映像も乱れ、表示が不安定にな
るという問題がある。すなわち、水平同期パルスも誤検
出される結果、バーストゲートパルスも本図Ａ点になる
場合が発生し、カラーバーストパルスの誤検出が生じ
る。
【０００８】したがって、本発明は、上記問題点に鑑
み、受信電界が乱れても、安定なフリーズ表示を行うこ
とができる映像信号処理回路を提供することを目的とす
る。
み、受信電界が乱れても、安定なフリーズ表示を行うこ
とができる映像信号処理回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、前記問題点を
解決するために、次の構成を有する映像信号処理回路を
提供する。すなわち、２つの画像メモリを有し、交互に
画像信号を書き込み及び読み出しを行い、フリーズモー
ド時には片方の画像メモリのみから読み出し、この画像
メモリの表示を行う映像信号処理回路に、前記画像信号
から同期信号を検出する時に、カラーバーストパルスが
存在する期間のみバーストゲートパルスを形成する同期
分離部と、前記画像信号から抽出したカラーバーストパ
ルスを基準信号として入力し、前記バーストゲートパル
スを入力した時のみカラーバーストパルスと位相比較し
て逓倍のクロック信号を形成し、このクロック信号を前
記画像メモリの読み出しに用いるフェーズロックドルー
プとが設けられ、前記フェーズロックドループは、フリ
ーズモード時、受信した前記画像信号の電界の急変時に
前記クロック信号を安定化する。前記映像信号処理回路
は、さらに、前記クロック信号と同一のクロック信号を
発生する発振器を備え、電界強度が小さくなった場合で
あってフリーズモード時に、前記フェーズロックドルー
プの出力及び前記発振器の出力を択一的に選択するため
のスイッチを切り換えて、前記発振器にて生成されるク
ロック信号を出力し、前記画像メモリの読み出しに用い
るクロック信号として強制的に使用するようになってい
る。この手段により、受信電界の変動に対して、入力画
像信号がどんなに劣化しても強制的に安定したクロック
信号が得られ、フリーズ映像の乱れが無くなる。
解決するために、次の構成を有する映像信号処理回路を
提供する。すなわち、２つの画像メモリを有し、交互に
画像信号を書き込み及び読み出しを行い、フリーズモー
ド時には片方の画像メモリのみから読み出し、この画像
メモリの表示を行う映像信号処理回路に、前記画像信号
から同期信号を検出する時に、カラーバーストパルスが
存在する期間のみバーストゲートパルスを形成する同期
分離部と、前記画像信号から抽出したカラーバーストパ
ルスを基準信号として入力し、前記バーストゲートパル
スを入力した時のみカラーバーストパルスと位相比較し
て逓倍のクロック信号を形成し、このクロック信号を前
記画像メモリの読み出しに用いるフェーズロックドルー
プとが設けられ、前記フェーズロックドループは、フリ
ーズモード時、受信した前記画像信号の電界の急変時に
前記クロック信号を安定化する。前記映像信号処理回路
は、さらに、前記クロック信号と同一のクロック信号を
発生する発振器を備え、電界強度が小さくなった場合で
あってフリーズモード時に、前記フェーズロックドルー
プの出力及び前記発振器の出力を択一的に選択するため
のスイッチを切り換えて、前記発振器にて生成されるク
ロック信号を出力し、前記画像メモリの読み出しに用い
るクロック信号として強制的に使用するようになってい
る。この手段により、受信電界の変動に対して、入力画
像信号がどんなに劣化しても強制的に安定したクロック
信号が得られ、フリーズ映像の乱れが無くなる。
【００１０】前記フェーズロックドループは、フリーズ
モード時には、前記バーストゲートの入力を強制的に禁
止する。この手段により、前記バーストゲートの入力を
強制的に禁止するので、受信電界の変動時には、今回の
バーストゲート入力が無効にされ、前回のバーストゲー
ト入力による比較結果がホールドされているので、クロ
ック信号を安定にする。
モード時には、前記バーストゲートの入力を強制的に禁
止する。この手段により、前記バーストゲートの入力を
強制的に禁止するので、受信電界の変動時には、今回の
バーストゲート入力が無効にされ、前回のバーストゲー
ト入力による比較結果がホールドされているので、クロ
ック信号を安定にする。
【００１１】フリーズモード時には前記フェーズロック
ドループに入力するカラーバーストパルスを強制的にミ
ュートする。この手段により、弱電界時の劣化した入力
画像信を強制的にミューティングするのでクロック信号
を安定化できる。
ドループに入力するカラーバーストパルスを強制的にミ
ュートする。この手段により、弱電界時の劣化した入力
画像信を強制的にミューティングするのでクロック信号
を安定化できる。
【００１２】前記フェーズロックドループは、電界強度
が小さくなった場合にのみフリーズモードによる前記バ
ーストゲートの入力を禁止する。実際に受信電界の変動
時にバーストゲートの入力を禁止してクロック信号を安
定化できる。
が小さくなった場合にのみフリーズモードによる前記バ
ーストゲートの入力を禁止する。実際に受信電界の変動
時にバーストゲートの入力を禁止してクロック信号を安
定化できる。
【００１３】電界強度が小さくなった場合にのみフリー
ズモード時に前記カラーバーストパルスをミュートす
る。この手段により、実際に受信電界の変動時に前記カ
ラーバーストパルスをミュートして、クロック信号を安
定化できる。
ズモード時に前記カラーバーストパルスをミュートす
る。この手段により、実際に受信電界の変動時に前記カ
ラーバーストパルスをミュートして、クロック信号を安
定化できる。
【００１４】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図１は本発明に係る映像信号
処理回路を示す図である。本図において、図８と異なる
のは、帯域通過フィルタ８及びシステムクロック生成回
路９の代わりに設けられたクロック安定化回路１０であ
る。クロック安定化回路１０は、メモリコントロール部
６からフリーズＯＮ／ＯＦＦ信号を入力して、以下の構
成を基に、フリーズモード時に安定したクロックを生成
し、フリーズ映像の乱れを防止する。
図面を参照して説明する。図１は本発明に係る映像信号
処理回路を示す図である。本図において、図８と異なる
のは、帯域通過フィルタ８及びシステムクロック生成回
路９の代わりに設けられたクロック安定化回路１０であ
る。クロック安定化回路１０は、メモリコントロール部
６からフリーズＯＮ／ＯＦＦ信号を入力して、以下の構
成を基に、フリーズモード時に安定したクロックを生成
し、フリーズ映像の乱れを防止する。
【００１５】図２は図１のクロック安定化回路１０であ
ってフリーズモード時にクロックをホールドする例を示
す図である。本図において、図１０と異なるのは、バー
ストゲートパルス及びフリーズＯＮ／ＯＦＦの論理積を
とって、この結果が“Ｈ”である場合にスイッチ９４を
ＯＮにする論理積回路９５を設けたことである。このよ
うにして、フリーズモード時（フリーズＯＮ／ＯＦＦ→
“Ｌ（low)”の場合）はバーストゲート信号を無効に
し、前回のバーストゲートパルスによる比較結果をホー
ルドし続けることによりクロック信号を安定化する。
ってフリーズモード時にクロックをホールドする例を示
す図である。本図において、図１０と異なるのは、バー
ストゲートパルス及びフリーズＯＮ／ＯＦＦの論理積を
とって、この結果が“Ｈ”である場合にスイッチ９４を
ＯＮにする論理積回路９５を設けたことである。このよ
うにして、フリーズモード時（フリーズＯＮ／ＯＦＦ→
“Ｌ（low)”の場合）はバーストゲート信号を無効に
し、前回のバーストゲートパルスによる比較結果をホー
ルドし続けることによりクロック信号を安定化する。
【００１６】図３は図２のクロック安定化回路１０であ
ってフリーズモード時に４ｆscの発振器のクロックに切
り換える例を示す図である。本図に示す安定化回路１０
は、図１０に示すシステムクロック生成回路９と、14.3
1818ＭＨｚの発振器１０１と、フリーズＯＮ／ＯＦＦの
信号により、システムクロック生成回路９の出力及び発
振器１０１の出力を択一的に選択してクロック信号を出
力するスイッチ１０２とを具備する。
ってフリーズモード時に４ｆscの発振器のクロックに切
り換える例を示す図である。本図に示す安定化回路１０
は、図１０に示すシステムクロック生成回路９と、14.3
1818ＭＨｚの発振器１０１と、フリーズＯＮ／ＯＦＦの
信号により、システムクロック生成回路９の出力及び発
振器１０１の出力を択一的に選択してクロック信号を出
力するスイッチ１０２とを具備する。
【００１７】フリーズモード時には（フリーズモードＯ
Ｎ／ＯＦＦ→“Ｌ”の場合）スイッチ１０２が発振器１
０１側に（●側）切り換わり、安定したクロックを生成
して出力する。この発振周波数は４ｆscと同じく、14.3
1818ＭＨｚとしてある。図４は図２のクロック安定回路
１０であってフリーズモード時にカラーバーストをミュ
ートする例を示す図である。本図に示すように、クロッ
ク安定回路１０は、図１０のシステムクロック生成回路
９の位相比較器９３へのカラーバースト入力側にミュー
ト部１０３を具備する。このミュート部１０３を構成す
るスイッチは、フリーズモード時（フリーズＯＮ／ＯＦ
Ｆ→“Ｌ”の場合）、●側に切り換わり、例えば、弱電
界時等で入力画像信号が図１２に示すように劣化した場
合には、クロックは不安定になるため、強制的に入力画
像信号がミューティングされることにより、安定したク
ロックが生成される。
Ｎ／ＯＦＦ→“Ｌ”の場合）スイッチ１０２が発振器１
０１側に（●側）切り換わり、安定したクロックを生成
して出力する。この発振周波数は４ｆscと同じく、14.3
1818ＭＨｚとしてある。図４は図２のクロック安定回路
１０であってフリーズモード時にカラーバーストをミュ
ートする例を示す図である。本図に示すように、クロッ
ク安定回路１０は、図１０のシステムクロック生成回路
９の位相比較器９３へのカラーバースト入力側にミュー
ト部１０３を具備する。このミュート部１０３を構成す
るスイッチは、フリーズモード時（フリーズＯＮ／ＯＦ
Ｆ→“Ｌ”の場合）、●側に切り換わり、例えば、弱電
界時等で入力画像信号が図１２に示すように劣化した場
合には、クロックは不安定になるため、強制的に入力画
像信号がミューティングされることにより、安定したク
ロックが生成される。
【００１８】図５は図２のクロック安定化回路１０の変
形を示す図である。本図に示すように、図２と異なるの
は、中間周波（ＩＦ）の自動利得コントローラ（ＡＧ
Ｃ）Ｎの出力電圧をしきい値レベルを比較する比較器９
６と、この結果とフリーズＯＮ／ＯＦＦとの論理和をと
り、その結果をバーストゲートと共に論理積回路９５に
出力する論理和回路９７とを具備することである。
形を示す図である。本図に示すように、図２と異なるの
は、中間周波（ＩＦ）の自動利得コントローラ（ＡＧ
Ｃ）Ｎの出力電圧をしきい値レベルを比較する比較器９
６と、この結果とフリーズＯＮ／ＯＦＦとの論理和をと
り、その結果をバーストゲートと共に論理積回路９５に
出力する論理和回路９７とを具備することである。
【００１９】このようにして、ＩＦ−ＡＧＣ電圧を電界
強度情報として利用し、ＩＦ−ＡＧＣ電圧がある電界強
度（しきい値レベル）以上になった場合（電界強度があ
るレベルを下回った場合）にのみフリーズモードによる
バーストゲートの入力を禁止してクロック信号の安定化
を図る。図６は図３のクロック安定化回路１０の変形を
示す図である。本図に示すように、図３と異なるのは、
中間周波（ＩＦ）の自動利得コントローラ（ＡＧＣ）Ｎ
の出力電圧をしきい値レベルを比較する比較器９６と、
この結果とフリーズＯＮ／ＯＦＦとの論理和をとりこの
結果を基にスイッチ１０２を切り換える論理和回路９７
とを具備することである。
強度情報として利用し、ＩＦ−ＡＧＣ電圧がある電界強
度（しきい値レベル）以上になった場合（電界強度があ
るレベルを下回った場合）にのみフリーズモードによる
バーストゲートの入力を禁止してクロック信号の安定化
を図る。図６は図３のクロック安定化回路１０の変形を
示す図である。本図に示すように、図３と異なるのは、
中間周波（ＩＦ）の自動利得コントローラ（ＡＧＣ）Ｎ
の出力電圧をしきい値レベルを比較する比較器９６と、
この結果とフリーズＯＮ／ＯＦＦとの論理和をとりこの
結果を基にスイッチ１０２を切り換える論理和回路９７
とを具備することである。
【００２０】上記と同様の理由により、ＩＦ−ＡＧＣ電
圧を電界強度情報として利用し、ＩＦ−ＡＧＣ電圧があ
る電界強度（しきい値レベル）以上になった場合（電界
強度があるレベルを下回った場合）にのみフリーズモー
ドによる発振器１０１からのクロック供給を可能にす
る。図７は図４のクロック安定化回路１０の変形例を示
す図である。本図に示すように、図４と異なるのは、中
間周波（ＩＦ）の自動利得コントローラ（ＡＧＣ）Ｎの
出力電圧をしきい値レベルを比較する比較器９６と、こ
の結果とフリーズＯＮ／ＯＦＦとの論理和をとりこの結
果を基にミュート部１０３を切り換える論理和回路９７
とを具備することである。
圧を電界強度情報として利用し、ＩＦ−ＡＧＣ電圧があ
る電界強度（しきい値レベル）以上になった場合（電界
強度があるレベルを下回った場合）にのみフリーズモー
ドによる発振器１０１からのクロック供給を可能にす
る。図７は図４のクロック安定化回路１０の変形例を示
す図である。本図に示すように、図４と異なるのは、中
間周波（ＩＦ）の自動利得コントローラ（ＡＧＣ）Ｎの
出力電圧をしきい値レベルを比較する比較器９６と、こ
の結果とフリーズＯＮ／ＯＦＦとの論理和をとりこの結
果を基にミュート部１０３を切り換える論理和回路９７
とを具備することである。
【００２１】上記と同様の理由により、ＩＦ−ＡＧＣ電
圧を電界強度情報として利用し、ＩＦ−ＡＧＣ電圧があ
る電界強度（しきい値レベル）以上になった場合（電界
強度があるレベルを下回った場合）にのみフリーズモー
ドによるミューティングを可能にする。
圧を電界強度情報として利用し、ＩＦ−ＡＧＣ電圧があ
る電界強度（しきい値レベル）以上になった場合（電界
強度があるレベルを下回った場合）にのみフリーズモー
ドによるミューティングを可能にする。
【図１】本発明に係る映像信号処理回路を示す図であ
る。
る。
【図２】図１のクロック安定化回路１０であってフリー
ズモード時にクロックをホールドする例を示す図であ
る。
ズモード時にクロックをホールドする例を示す図であ
る。
【図３】図２のクロック安定化回路１０であってフリー
ズモード時に４ｆscの発振器のクロックに切り換える例
を示す図である。
ズモード時に４ｆscの発振器のクロックに切り換える例
を示す図である。
【図４】図２のクロック安定回路１０であってフリーズ
モード時にカラーバーストをミュートする例を示す図で
ある。
モード時にカラーバーストをミュートする例を示す図で
ある。
【図５】図２のクロック安定化回路１０の変形を示す図
である。
である。
【図６】図３のクロック安定化回路１０の変形を示す図
である。
である。
【図７】図４のクロック安定化回路１０の変形例を示す
図である。
図である。
【図８】上記テレビジョン受信機の映像（ビデオ）信号
処理回路を示す図である。
処理回路を示す図である。
【図９】フリーズ処理を説明する図である。
【図１０】図８のシステムクロック生成回路９の構成を
示す図である。
示す図である。
【図１１】カラーバーストとクロック信号の関係を示す
図である。
図である。
【図１２】移動体に搭載された上記映像信号処理回路の
映像乱れを説明する図である。
映像乱れを説明する図である。
２、３…画像メモリ ５…同期分離部 ９…フェーズロックドループ（システムクロック生成
部）
部）
Claims (5)
- 【請求項１】 ２つの画像メモリを有し、交互に画像信
号を書き込み及び読み出しを行い、フリーズモード時に
は片方の画像メモリのみから読み出し、該画像メモリの
表示を行う映像信号処理回路において、 前記画像信号から同期信号を検出する時に、カラーバー
ストパルスが存在する期間のみバーストゲートパルスを
形成する同期分離部と、 前記画像信号から抽出したカラーバーストパルスを基準
信号として入力し、前記バーストゲートパルスを入力し
た時のみカラーバーストパルスと位相比較して逓倍のク
ロック信号を形成し、このクロック信号を前記画像メモ
リの読み出しに用いるフェーズロックドループとを備
え、 前記フェーズロックドループは、フリーズモード時、受
信した前記画像信号の電界の急変時に前記クロック信号
を安定化し、 前記映像信号処理回路は、さらに、前記クロック信号と
同一のクロック信号を発生する発振器を備え、 電界強度が小さくなった場合であってフリーズモード時
に、前記フェーズロックドループの出力及び前記発振器
の出力を択一的に選択するためのスイッチを切り換え
て、前記発振器にて生成されるクロック信号を出力し、
前記画像メモリの読み出しに用いるクロック信号として
強制的に使用することを特徴とする映像信号処理回路。 - 【請求項２】 前記フェーズロックドループは、フリー
ズモード時には、前記バーストゲートの入力を強制的に
禁止することを特徴とする、請求項１に記載の映像信号
処理回路。 - 【請求項３】 フリーズモード時には前記フェーズロッ
クドループに入力するカラーバーストパルスを強制的に
ミュートすることを特徴とする、請求項１に記載の映像
信号処理回路。 - 【請求項４】 前記フェーズロックドループは、電界強
度が小さくなった場合にのみフリーズモードによる前記
バーストゲートの入力を禁止することを特徴とする、請
求項２に記載の映像信号処理回路。 - 【請求項５】 電界強度が小さくなった場合にのみフリ
ーズモード時に前記カラーバーストパルスをミュートす
ることを特徴とする、請求項３に記載の映像信号処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01752796A JP3212503B2 (ja) | 1996-02-02 | 1996-02-02 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01752796A JP3212503B2 (ja) | 1996-02-02 | 1996-02-02 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09215003A JPH09215003A (ja) | 1997-08-15 |
| JP3212503B2 true JP3212503B2 (ja) | 2001-09-25 |
Family
ID=11946405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01752796A Expired - Fee Related JP3212503B2 (ja) | 1996-02-02 | 1996-02-02 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212503B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100797471B1 (ko) * | 2006-03-20 | 2008-01-24 | 엘지전자 주식회사 | 비디오 디코더의 위상동기회로 제어장치 및 그 제어방법 |
-
1996
- 1996-02-02 JP JP01752796A patent/JP3212503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09215003A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8233092B2 (en) | Video signal processing device | |
| US6392641B1 (en) | PLL circuit for digital display apparatus | |
| US6429901B1 (en) | PLL circuit and phase lock detector | |
| JP3119868B2 (ja) | 位相制御回路 | |
| US6674482B1 (en) | Apparatus for generating sync of digital television | |
| JP3212503B2 (ja) | 映像信号処理回路 | |
| JP2517014B2 (ja) | テレビジョン装置用位相ロックル―プ回路 | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| KR0149809B1 (ko) | 클럭발생회로 | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| JP2539492B2 (ja) | 非標準信号検出回路 | |
| JP3500089B2 (ja) | Ｐｌｌ回路およびそれを用いた映像信号処理回路 | |
| JP2876610B2 (ja) | 色信号処理回路 | |
| JP3239437B2 (ja) | 水平同期信号検出回路 | |
| JPS62114330A (ja) | 位相同期回路 | |
| KR950001186Y1 (ko) | 시간축 보정 안정화회로 | |
| JP2975807B2 (ja) | Ｖｔｒの映像信号処理回路 | |
| JP3456712B2 (ja) | 複合映像信号検出回路 | |
| KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
| KR970004655Y1 (ko) | 튜너의 중간주파수 안정화 회로 | |
| JPH08251445A (ja) | 弱電界検出回路 | |
| JPH07283731A (ja) | 同期信号回路 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| JPH04192885A (ja) | テレビジョン受像機の水平同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |