JPS58170229A - 周波数てい倍回路 - Google Patents

周波数てい倍回路

Info

Publication number
JPS58170229A
JPS58170229A JP57051415A JP5141582A JPS58170229A JP S58170229 A JPS58170229 A JP S58170229A JP 57051415 A JP57051415 A JP 57051415A JP 5141582 A JP5141582 A JP 5141582A JP S58170229 A JPS58170229 A JP S58170229A
Authority
JP
Japan
Prior art keywords
frequency
multiplication
cascade
multiplication circuit
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57051415A
Other languages
English (en)
Inventor
Yasuo Shinomiya
四宮　康雄
Hirokazu Sato
広和 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57051415A priority Critical patent/JPS58170229A/ja
Publication of JPS58170229A publication Critical patent/JPS58170229A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はフェーズ・ロック・ループ（ＰＬＬ）を用いた
周波数てい倍回路に関する。
〔従来技術とその問題点〕
一般ニフェーズ・ロック・ループ（ＰＬＬ）を用いた周
波数てい倍回路は、第１図に示すように、基準周波数（
ｆｒｅｔ）を位相差検出器１、ローパスフィルタ２およ
び電圧制御発振器３を介して得た出力信号を１／′Ｎカ
ウンタ４に入力し、このｌ／Ｎカウンタ４の出力を位相
差検出器１に帰還させて電圧制御発振器３の出力に基準
周波数のＮ倍の周波数（Ｎ−ｆｒ＠ｔ’）　？得るよう
に構成されている。この種のＰＬＬ周波数てい倍回路は
サイリスタの点弧角制御装置に用いられることが多いが
、このよう表制御装置は基準周波数の１周期３６０°の
１／Ｎの精度でサイリスタの点弧角管制御出来なければ
ならない。
しかも、上述したＮとしては２５６〜１０００程度の値
が必要であり、さらに基準周波数も変動するなどの特異
な事情がある。
しかし従来のＰＬＬ周波数てい倍回路は、基本周波数の
許容変動幅が決っており、それを越えると基準周波数と
無関係なフリーライン状態におちいってしまい、さらに
その許容変動幅は、上述したＮの値が大きくなると、狭
くなることから扱い難いものであった。
〔発明の目的〕
本発明は基準周波数の広範囲な変動にも追従して、Ｎ倍
の周波数の得られる周波数てい倍回路を提供する仁とを
目的とする。
〔発明の概要〕
本発明はＰＬＬを用いて基準周波数のＮ倍の周波数を得
るものにおいて、上記Ｎの値を公約数の積に分解し、各
々の公約数倍の周波数が得られるＰＬＬをカスケード接
続し九周波数てい倍回路である。
〔発明の効果〕
本発明によれば、広範Ｈの基本周波数の変動にも追従し
てＮ倍でてい倍できることから、制御装置などに用いれ
ば精度の良い装置を構成できる。
〔発明の実施例〕
以下本発明の一実施例について詳細に説明する。
第２図は本発明によるＰＬＬ周波数てい倍回路を示す回
路図で、基準周波数（ｆｒｅｆ）の信号を所望のＮ倍す
べき周波数（Ｎ”ｆｒｅｒ）に対してＮ−Ｎ１−Ｎ、と
分解し、第１のＰＬしてい倍回路５でＮ１倍の倍率で基
本周波数音てい倍し、とのてい倍された第１のてい倍周
波数（Ｎ１−ｆｒｅｔ　）　ｔ’　Ｎ重信にてい倍する
第２のてい倍回路６に入力し、第２のてい倍周波数（Ｎ
ｌ−Ｎ鵞ｆｒ＊ｆ　）すなわちＮ倍の周波数（Ｎｆｒ＊
ｔ）’を得る。
第１のてい倍回路５は位相差検出器７、ローパスフィル
タ８、電圧制御発振器９および１／ＮｌＴｈウンタ１０
とで構成され、館２のてい倍回路６は位相差検出器１１
、ローパスフィルタ１２、電圧制御発振器１３および１
／Ｎ！カウンタ１４とで構成されていて、この第１のて
い倍回路５と第２のてい倍回路６とはカスケード接続さ
れている。
すなわちＮ　＝　Ｎ１・穐・・・ＮＩｌと、複数のＰＬ
してい倍回路に分解することにより各々のＰＬＬのてい
倍率を低減して許容変動幅を広げ、この許容変動幅の広
いＰＬＬを複数個用いカスケード接続してＮ倍のてい倍
周波数を得ると共に、基本周波数の許容変動幅を拡大し
ている。尚、カスケード接続の接続段数は上述した実施
例のように２段に限らず、３段、４段とカスケード列を
増やしても良く、前述同様の効果が得られる。
【図面の簡単な説明】
第１図は従来例を示す回路図、第２図は本発明の実施例
を示す回路図である。 ５・・・第１のフェーズ・ロック・ループ（ＰＬＬ　）
周波数てい倍回路６・・・第２のフェーズ・ロック・ル
ープ（ＰＬＬ）周波数てい倍回路（７３１７）　　代理
人　弁理士　則　近　窟　佑　（ほか１名）第　　１　
図 第２図

Claims (1)

    【特許請求の範囲】
  1. フェーズ・ロック・ループを用いて基準周波数のＮ倍の
    周波数を得るものに於て、前記Ｎを公約数の積に分解し
    、各々の公約数倍の周波数が得られるフェーズ・ロック
    ・ループをカスケード接続して得られる周波数てい倍回
    路。
JP57051415A 1982-03-31 1982-03-31 周波数てい倍回路 Pending JPS58170229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57051415A JPS58170229A (ja) 1982-03-31 1982-03-31 周波数てい倍回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57051415A JPS58170229A (ja) 1982-03-31 1982-03-31 周波数てい倍回路

Publications (1)

Publication Number Publication Date
JPS58170229A true JPS58170229A (ja) 1983-10-06

Family

ID=12886292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57051415A Pending JPS58170229A (ja) 1982-03-31 1982-03-31 周波数てい倍回路

Country Status (1)

Country Link
JP (1) JPS58170229A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134525A (ja) * 1983-12-21 1985-07-17 Matsushita Electric Ind Co Ltd 同期信号回路
JPS61261925A (ja) * 1985-05-15 1986-11-20 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JPS61261926A (ja) * 1985-05-15 1986-11-20 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JPS62141816A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62141819A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62141817A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62141818A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62258571A (ja) * 1986-02-06 1987-11-11 ドイチエ・トムソン−ブラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング クロック信号を発生する回路
JPS6356019A (ja) * 1986-08-26 1988-03-10 Nec Corp 高周波発振回路
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS63151221A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPH07283731A (ja) * 1995-01-09 1995-10-27 Matsushita Electric Ind Co Ltd 同期信号回路
EP0806837A3 (en) * 1996-05-08 1999-12-08 Fujitsu Limited Semiconductor integrated circuit operable as a phase-locked loop

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134525A (ja) * 1983-12-21 1985-07-17 Matsushita Electric Ind Co Ltd 同期信号回路
JPS61261925A (ja) * 1985-05-15 1986-11-20 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JPS61261926A (ja) * 1985-05-15 1986-11-20 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JPS62141816A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62141819A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62141817A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS62141818A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPH0553434B2 (ja) * 1986-02-06 1993-08-10 Thomson Brandt Gmbh
JPS62258571A (ja) * 1986-02-06 1987-11-11 ドイチエ・トムソン−ブラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング クロック信号を発生する回路
JPS6356019A (ja) * 1986-08-26 1988-03-10 Nec Corp 高周波発振回路
JPS63151221A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPH07283731A (ja) * 1995-01-09 1995-10-27 Matsushita Electric Ind Co Ltd 同期信号回路
EP0806837A3 (en) * 1996-05-08 1999-12-08 Fujitsu Limited Semiconductor integrated circuit operable as a phase-locked loop
US6118316A (en) * 1996-05-08 2000-09-12 Fujitsu Limited Semiconductor integrated circuit including plurality of phase-locked loops
EP1791262A2 (en) * 1996-05-08 2007-05-30 Fujitsu Limited Semiconductor integrated circuit operable as a phase-locked loop
EP1791261A3 (en) * 1996-05-08 2007-07-25 Fujitsu Ltd. Semiconductor integrated circuit operable as a phase-locked loop
EP1791262A3 (en) * 1996-05-08 2007-07-25 Fujitsu Limited Semiconductor integrated circuit operable as a phase-locked loop

Similar Documents

Publication Publication Date Title
JPS58170229A (ja) 周波数てい倍回路
US6807552B2 (en) Programmable non-integer fractional divider
JPH09172370A (ja) Ｐｌｌ回路
JPH05243986A (ja) 位相ロック・ループ用ノイズ低減方法及び装置
US2964714A (en) Automatic frequency control system
US3435367A (en) Digitally controlled frequency synthesizer
US7084709B1 (en) Hybrid analog/digital phase lock loop frequency synthesizer
US3546617A (en) Digital frequency synthesizer
JPS6116623A (ja) 信号発生器
US3835396A (en) Device for changing frequency of constant amplitude square waves
US3600699A (en) Frequency synthesizer having a plurality of cascaded phase locked loops
US3379992A (en) Multiple frequency signal generator
US3569838A (en) Wide range frequency synthesizer
US2892944A (en) Signal generator
EP0665651A2 (en) Phased locked loop synthesizer using a digital rate multiplier reference circuit
US3845396A (en) Device for multiplying a frequency increment
US2816229A (en) Crystal saving arrangement for multichannel high frequency electronic equipment
US4086544A (en) Frequency synthesizer using phase locked loops
US3906388A (en) Direct-type binary frequency synthesizer for microwave frequencies
US6191657B1 (en) Frequency synthesizer with a phase-locked loop with multiple fractional division
US3462703A (en) Low frequency oscillator controlled by the difference frequency of two crystals
US20020084816A1 (en) Precision phase generator
JPH0528830Y2 (ja)
JPH06334491A (ja) クロック発生回路
US6967507B2 (en) Dual edge count programmable frequency divider