JP2594538B2 - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JP2594538B2 JP2594538B2 JP60207142A JP20714285A JP2594538B2 JP 2594538 B2 JP2594538 B2 JP 2594538B2 JP 60207142 A JP60207142 A JP 60207142A JP 20714285 A JP20714285 A JP 20714285A JP 2594538 B2 JP2594538 B2 JP 2594538B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- locked
- oscillator
- reference signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、アナログ型位相比較器を有する位相同期発
振器における基準信号切替時の安定性の改善に関する。
振器における基準信号切替時の安定性の改善に関する。
（従来技術と問題点） 従来、この種の外部基準信号入力アナログ型位相同期
発振器では、第２図の様に一重の位相同期ループにより
構成されている。一方、外部基準信号が現用／予備器構
成の場合、この現用器と予備器の切替の際には基準信号
の周波数および位相が時間的にステップ状に変化するた
め、この従来の位相同期ループでは位相同期がいったん
はずれ、再度引込むという過程をたどり、位相同期発振
器の出力の周波数および位相もステップ状に変化を被る
という不具合が生じる。この発振器出力周波数および位
相のステップ状変化は、PCM通信においてビットエラー
を招くなどのトラブルの原因になる、という問題があ
る。
発振器では、第２図の様に一重の位相同期ループにより
構成されている。一方、外部基準信号が現用／予備器構
成の場合、この現用器と予備器の切替の際には基準信号
の周波数および位相が時間的にステップ状に変化するた
め、この従来の位相同期ループでは位相同期がいったん
はずれ、再度引込むという過程をたどり、位相同期発振
器の出力の周波数および位相もステップ状に変化を被る
という不具合が生じる。この発振器出力周波数および位
相のステップ状変化は、PCM通信においてビットエラー
を招くなどのトラブルの原因になる、という問題があ
る。
本発明の目的は、上記従来のアナログ型位相比較器を
有する位相同期発振器の前段に、入力基準信号の現用・
予備の切替えに対して緩衝的作用を行うディジタル型位
相比較器を有する位相同期発振器を設けることにより上
記従来の問題を解決した位相同期発振器を提供しようと
するものである。
有する位相同期発振器の前段に、入力基準信号の現用・
予備の切替えに対して緩衝的作用を行うディジタル型位
相比較器を有する位相同期発振器を設けることにより上
記従来の問題を解決した位相同期発振器を提供しようと
するものである。
（問題点を解決するための手段） 本発明は上記の目的を達成するために次の構成を有す
る。即ち、本発明の位相同期発振器は、電圧によって周
波数が制御される電圧制御発振器とアナログ型位相比較
器とループフィルタとからなり、入力信号と電圧制御発
振器の出力をアナログ型位相比較器で位相比較しその出
力をループフィルタを介して電圧制御発振器の周波数制
御端子へ送出する構成の主位相同期発振器と；電圧によ
って周波数が制御される電圧制御水晶発振器とディジタ
ル型位相比較器と前記主位相同期発振器の位相同期ルー
プ帯域特性よりも充分低い帯域特性を有するループフィ
ルタとからなり、外部基準信号と電圧制御水晶発振器の
出力をディジタル型位相比較器で位相比較しその出力を
前記ループフィルタを介して電圧制御水晶発振器の周波
数制御端子へ送出し、複数の外部基準信号源間の切替え
により入力外部基準信号に周波数および位相のステップ
状変化があっても主位相同期発振器の位相同期外れを生
ぜしめない緩やかな周波数および位相変化の信号を前記
主位相同期発振器のアナログ型位相比較器（Sampling P
hase Detector:以下SPDという）への入力信号として出
力する位相同期水晶発振器と；を有することを特徴とす
る。
る。即ち、本発明の位相同期発振器は、電圧によって周
波数が制御される電圧制御発振器とアナログ型位相比較
器とループフィルタとからなり、入力信号と電圧制御発
振器の出力をアナログ型位相比較器で位相比較しその出
力をループフィルタを介して電圧制御発振器の周波数制
御端子へ送出する構成の主位相同期発振器と；電圧によ
って周波数が制御される電圧制御水晶発振器とディジタ
ル型位相比較器と前記主位相同期発振器の位相同期ルー
プ帯域特性よりも充分低い帯域特性を有するループフィ
ルタとからなり、外部基準信号と電圧制御水晶発振器の
出力をディジタル型位相比較器で位相比較しその出力を
前記ループフィルタを介して電圧制御水晶発振器の周波
数制御端子へ送出し、複数の外部基準信号源間の切替え
により入力外部基準信号に周波数および位相のステップ
状変化があっても主位相同期発振器の位相同期外れを生
ぜしめない緩やかな周波数および位相変化の信号を前記
主位相同期発振器のアナログ型位相比較器（Sampling P
hase Detector:以下SPDという）への入力信号として出
力する位相同期水晶発振器と；を有することを特徴とす
る。
（作 用） 本発明の位相同期発振器は、アナログ型位相比較器を
有する主位相同期発振器の前段にディジタル型位相比較
器と電圧制御水晶発振器を有する位相同期水晶発振器を
設け、外部からの基準信号はこのディジタル型位相比較
器へ入力され、主位相同期発振器のアナログ型位相比較
器への基準信号は前記水晶発振器の出力から加えてい
る。
有する主位相同期発振器の前段にディジタル型位相比較
器と電圧制御水晶発振器を有する位相同期水晶発振器を
設け、外部からの基準信号はこのディジタル型位相比較
器へ入力され、主位相同期発振器のアナログ型位相比較
器への基準信号は前記水晶発振器の出力から加えてい
る。
外部からの基準信号の現用・予備の切替等による周波
数および位相のステップ状の変化がそのまま主位相同期
発振器のアナログ型位相比較器へ加わらないようにする
ためには前記位相同期水晶発振器の出力がステップ的に
応答せず充分ゆっくりと引き込みを行う必要がある。こ
のことは位相同期ループ帯域が充分低くなければならな
いことを意味する。アナログ型位相同期ループではルー
プ帯域を低くしていくとプルインレンジ（Pull−inrang
e:周波数引込み範囲）が狭くなるという問題がある。一
方、ディジタル型位相比較器を用いたディジタル型位相
同期ループでは、ディジタル位相比較器の出力には比較
する２つの信号に関する位相差情報を出力するのみなら
ず、どちらの信号の周波数が高いかどうかの情報も得る
ことができるため、ディジタル型位相比較器を用いたデ
ィジタル型位相同期ループではループ帯域を低くしても
プルインレンジが狭くならないので、位相同期ループ帯
域を充分低くすることができ、入力基準信号の周波数や
位相にステップ状の変化があっても充分ゆっくりとした
引き込みを行わせることができる。本発明の位相同期発
振器では、このようなディジタル型位相同期ループを有
する位相同期発振器のゆるやかな変化の信号を主位相同
期発振器の基準信号としているので、外部基準信号の現
用・予備の切替えがあっても、位相同期がはずれるとい
うことがなくなり、従って、同期外れ、再引込みに起因
する主位相同期発振器出力の周波数や位相の急変がなく
なり、PCM通信などにおけるビットエラーのようなトラ
ブルの発生を大幅に抑制することができる。なお、アナ
ログ型位相同期ループとディジタル型位相同期ループは
それぞれ位相比較回路にアナログ型（例えば、PSDやミ
キサ等）とディジタル型（ディジタルIC等）を用いて位
相同期ループを構成するものである。
数および位相のステップ状の変化がそのまま主位相同期
発振器のアナログ型位相比較器へ加わらないようにする
ためには前記位相同期水晶発振器の出力がステップ的に
応答せず充分ゆっくりと引き込みを行う必要がある。こ
のことは位相同期ループ帯域が充分低くなければならな
いことを意味する。アナログ型位相同期ループではルー
プ帯域を低くしていくとプルインレンジ（Pull−inrang
e:周波数引込み範囲）が狭くなるという問題がある。一
方、ディジタル型位相比較器を用いたディジタル型位相
同期ループでは、ディジタル位相比較器の出力には比較
する２つの信号に関する位相差情報を出力するのみなら
ず、どちらの信号の周波数が高いかどうかの情報も得る
ことができるため、ディジタル型位相比較器を用いたデ
ィジタル型位相同期ループではループ帯域を低くしても
プルインレンジが狭くならないので、位相同期ループ帯
域を充分低くすることができ、入力基準信号の周波数や
位相にステップ状の変化があっても充分ゆっくりとした
引き込みを行わせることができる。本発明の位相同期発
振器では、このようなディジタル型位相同期ループを有
する位相同期発振器のゆるやかな変化の信号を主位相同
期発振器の基準信号としているので、外部基準信号の現
用・予備の切替えがあっても、位相同期がはずれるとい
うことがなくなり、従って、同期外れ、再引込みに起因
する主位相同期発振器出力の周波数や位相の急変がなく
なり、PCM通信などにおけるビットエラーのようなトラ
ブルの発生を大幅に抑制することができる。なお、アナ
ログ型位相同期ループとディジタル型位相同期ループは
それぞれ位相比較回路にアナログ型（例えば、PSDやミ
キサ等）とディジタル型（ディジタルIC等）を用いて位
相同期ループを構成するものである。
（実 施 例） 以下、本発明の位相同期発振器の実施例を図面に基づ
いて説明する。第１図は本発明の実施例の構成と現用・
予備の基準信号源を示す図である。
いて説明する。第１図は本発明の実施例の構成と現用・
予備の基準信号源を示す図である。
主電圧制御発振器１とSPD2およびループフィルタ３は
アナログ型位相同期ループを形成し、その基準信号は電
圧制御水晶発振器４の出力である。電圧制御水晶発振器
4,ディジタル型位相比較器５およびループフィルタ６は
ディジタル型位相同期ループを構成し、その基準信号は
外部より入力される。以上、６つの構成要素により、外
部基準信号入力位相同期発振器が形成される。
アナログ型位相同期ループを形成し、その基準信号は電
圧制御水晶発振器４の出力である。電圧制御水晶発振器
4,ディジタル型位相比較器５およびループフィルタ６は
ディジタル型位相同期ループを構成し、その基準信号は
外部より入力される。以上、６つの構成要素により、外
部基準信号入力位相同期発振器が形成される。
ここで、PSD2で比較される２つの周波数の一方は電圧
制御水晶発振器４の出力周波数であり、他方は主電圧制
御発振器１の出力周波数である。電圧制御水晶発振器４
の周波数は通常数10MHzから数100MHzの周波数領域とな
るのに対して、主電圧制御発振器１の出力周波数は数GH
zから数10GHzのマイクロ波帯領域の周波数となるため通
常のディジタル型の位相比較器では実現できない周波数
領域である。そこで、本発明では主電圧制御発振器１の
出力となるマイクロ波帯の周波数をサンプリングして電
圧制御水晶発振器４の出力と位相比較するSPD2を用いて
いる。この結果、低周波数を扱うディジタル型位相同期
ループの出力を高周波数を扱うアナログ型位相同期ルー
プで位相同期化した位相同期発振器を構成している。
制御水晶発振器４の出力周波数であり、他方は主電圧制
御発振器１の出力周波数である。電圧制御水晶発振器４
の周波数は通常数10MHzから数100MHzの周波数領域とな
るのに対して、主電圧制御発振器１の出力周波数は数GH
zから数10GHzのマイクロ波帯領域の周波数となるため通
常のディジタル型の位相比較器では実現できない周波数
領域である。そこで、本発明では主電圧制御発振器１の
出力となるマイクロ波帯の周波数をサンプリングして電
圧制御水晶発振器４の出力と位相比較するSPD2を用いて
いる。この結果、低周波数を扱うディジタル型位相同期
ループの出力を高周波数を扱うアナログ型位相同期ルー
プで位相同期化した位相同期発振器を構成している。
外部基準信号源は、同一周波数の外部基準信号源現用
器７および同予備器８およびこれら両者を選択する切替
スイッチ９とから構成される。切替スイッチ９は例えば
同軸スイッチである。
器７および同予備器８およびこれら両者を選択する切替
スイッチ９とから構成される。切替スイッチ９は例えば
同軸スイッチである。
位相同期水晶発振器の位相同期ループ帯域fL1,主位相
同期発振器の位相同期ループ帯域fL2,および外部基準信
号源の現用器から予備器への切替時間τSWの関係は次の
ように設定されている。
同期発振器の位相同期ループ帯域fL2,および外部基準信
号源の現用器から予備器への切替時間τSWの関係は次の
ように設定されている。
fL2＞100fL1 ……（２） （１）式の条件は、電圧制御水晶発振器４の出力が、
基準信号切替時、ステップ的に応答せず、充分ゆっくり
と引込みを行なうための条件であり、（２）式の条件は
主位相同期発振器の位相同期が電圧制御水晶発振器４の
出力応答に充分追随するための条件である。但し、いず
れも近似的な条件である。
基準信号切替時、ステップ的に応答せず、充分ゆっくり
と引込みを行なうための条件であり、（２）式の条件は
主位相同期発振器の位相同期が電圧制御水晶発振器４の
出力応答に充分追随するための条件である。但し、いず
れも近似的な条件である。
（発明の効果） 以上説明したように、本発明の位相同期発振器はアナ
ログ型位相同期ループを有する主位相同期発振器の前段
に、該位相同期ループの周波数帯域よりも充分低い帯域
のディジタル型位相同期ループを有する位相同期水晶発
振器を設け、主位相同期発振器はこの水晶発振器の出力
信号を基準信号として受け、外部基準信号は前記位相同
期水晶発振器へ入力されるという構成となっているの
で、外部基準信号の周波数や位相に、現用・予備の切替
時に発生する如きステップ状の変化があっても、位相同
期水晶発振器の出力においては急激な応答を行わないた
め主位相同期発振器の位相同期が外れるということはな
くなり、従って同期外れが原因の位相や周波数の急激な
変化は起らないという利点がある。
ログ型位相同期ループを有する主位相同期発振器の前段
に、該位相同期ループの周波数帯域よりも充分低い帯域
のディジタル型位相同期ループを有する位相同期水晶発
振器を設け、主位相同期発振器はこの水晶発振器の出力
信号を基準信号として受け、外部基準信号は前記位相同
期水晶発振器へ入力されるという構成となっているの
で、外部基準信号の周波数や位相に、現用・予備の切替
時に発生する如きステップ状の変化があっても、位相同
期水晶発振器の出力においては急激な応答を行わないた
め主位相同期発振器の位相同期が外れるということはな
くなり、従って同期外れが原因の位相や周波数の急激な
変化は起らないという利点がある。
その結果、このような位相同期発振器を用いているPC
M通信等において、周波数や位相の急激な変化に起因す
るビットエラー等のトラブル発生を除去できるという利
点がある。
M通信等において、周波数や位相の急激な変化に起因す
るビットエラー等のトラブル発生を除去できるという利
点がある。
第１図は、本発明の位相同期発振器の実施例の構成を示
すブロック図と外部基準信号源を示す図、第２図は従来
の位相同期発振器の構成を示すブロック図と外部基準信
号源を示す図である。 １……主電圧制御発振器、２……サンプリング・フェイ
ズ・デテクタ（SPD）、３……ループフィルタ、４……
電圧制御水晶発振器、５……ディジタル型位相比較器、
６……ループフィルタ、７……外部基準信号源現用器、
８……外部基準信号源予備器、９……切替スイッチ。
すブロック図と外部基準信号源を示す図、第２図は従来
の位相同期発振器の構成を示すブロック図と外部基準信
号源を示す図である。 １……主電圧制御発振器、２……サンプリング・フェイ
ズ・デテクタ（SPD）、３……ループフィルタ、４……
電圧制御水晶発振器、５……ディジタル型位相比較器、
６……ループフィルタ、７……外部基準信号源現用器、
８……外部基準信号源予備器、９……切替スイッチ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−134525（ＪＰ，Ａ) 特開 昭47−32725（ＪＰ，Ａ) 特開 昭56−58335（ＪＰ，Ａ) 実開 昭58−184932（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】電圧制御水晶発振器とディジタル型位相比
較器とループフィルタとからなり、外部より現用と予備
のどちらかを切替えられる外部基準信号源からの基準信
号を受けて前記電圧制御水晶発振器の出力とを前記ディ
ジタル型位相比較器で位相比較しその出力を前記ループ
フィルタを介して前記電圧制御水晶発振器へ入力して第
１の位相同期ループを構成し、前記基準信号に位相同期
する第１の出力信号を出力するディジタル型位相同期発
振器と、 電圧制御発振器とアナログ型位相比較器とループフィル
タとからなり、前記第１の出力信号を受けて前記電圧制
御発振器の出力とアナログ型位相比較器で位相比較しそ
の出力をループフィルタを介して前記電圧制御発振器へ
入力して第２の位相同期ループを構成し、前記第１の出
力信号に位相同期する第２の出力信号を出力するアナロ
グ型位相同期発振器とを有し、 前記第１の位相同期ループのループ帯域を前記第２の位
相同期ループ帯域よりも充分低くし、前記第１の位相同
期ループ帯域の逆数が前記外部基準信号源の切替え時間
に比べ充分大きくすることにより前記外部基準信号源の
切替えによる前記基準信号の周波数および位相のステッ
プ状の変化があっても前記第２の位相同期ループの位相
同期外れを生ぜしめないことを特徴とする位相同期発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207142A JP2594538B2 (ja) | 1985-09-19 | 1985-09-19 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207142A JP2594538B2 (ja) | 1985-09-19 | 1985-09-19 | 位相同期発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267927A JPS6267927A (ja) | 1987-03-27 |
| JP2594538B2 true JP2594538B2 (ja) | 1997-03-26 |
Family
ID=16534898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60207142A Expired - Lifetime JP2594538B2 (ja) | 1985-09-19 | 1985-09-19 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594538B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658335A (en) * | 1979-10-18 | 1981-05-21 | Sony Corp | Pll |
| JPS58184932U (ja) * | 1982-06-01 | 1983-12-08 | 日本電気株式会社 | 位相同期発振器 |
| JP2511843B2 (ja) * | 1983-12-21 | 1996-07-03 | 松下電器産業株式会社 | タイミング信号発生回路 |
-
1985
- 1985-09-19 JP JP60207142A patent/JP2594538B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6267927A (ja) | 1987-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648964A (en) | Master-slave multiplex communication system and PLL circuit applied to the system | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| US5825252A (en) | Synthesized oscillation circuit | |
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| EP0644657A1 (en) | Phase-locked oscillator circuit | |
| US4937536A (en) | Fast settling phase lock loop | |
| US4280104A (en) | Phase locked loop system with improved acquisition | |
| US5307071A (en) | Low noise frequency synthesizer using half integer dividers and analog gain compensation | |
| US5315623A (en) | Dual mode phase-locked loop | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| JP2594538B2 (ja) | 位相同期発振器 | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| JPS60248022A (ja) | 周波数シンセサイザ | |
| US4317228A (en) | Television receiver having multiplexed phase lock loop tuning system | |
| JP3559374B2 (ja) | Ｐｌｌ回路 | |
| JPS6157122A (ja) | Ｐｌｌ回路 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPH01141419A (ja) | Ｐｌｌ回路 | |
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| JPS5926124B2 (ja) | 位相同期回路 | |
| JP2881715B2 (ja) | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| CN110912555A (zh) | 一种采用高速d/a预置技术的锁相环电路结构 | |
| JPH09214332A (ja) | Ｐｌｌ回路 |