KR0183791B1 - 동기 위상 루프회로에서의 주파수 변환 장치 - Google Patents

동기 위상 루프회로에서의 주파수 변환 장치 Download PDF

Info

Publication number
KR0183791B1
KR0183791B1 KR1019950062160A KR19950062160A KR0183791B1 KR 0183791 B1 KR0183791 B1 KR 0183791B1 KR 1019950062160 A KR1019950062160 A KR 1019950062160A KR 19950062160 A KR19950062160 A KR 19950062160A KR 0183791 B1 KR0183791 B1 KR 0183791B1
Authority
KR
South Korea
Prior art keywords
frequency
input
difference
phase
output
Prior art date
Application number
KR1019950062160A
Other languages
English (en)
Other versions
KR970055558A (ko
Inventor
김석범
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950062160A priority Critical patent/KR0183791B1/ko
Publication of KR970055558A publication Critical patent/KR970055558A/ko
Application granted granted Critical
Publication of KR0183791B1 publication Critical patent/KR0183791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 동기 위상 루프회로(Phase Locked Loop: PLL)에서의 주파수 변환 장치에 관한 것으로서, 특히 동기 위상 루프회로를 사용하여 록킹하는 입력 신호의 주파수를 원하는 주파수로 가변 할 수 있는 주파수 변환 장치에 관한 것이다.
본 발명의 목적을 위하여 입력되는 입력 주파수와 궤환되는 발진주파수를 곱셈하여 발진 주파수와 입력 주파수의 합 및 차 주파수를 출력하는 승산 수단, 승산 수단로 부터 출력되는 합 및 차 주파수 중에서 차 주파수를 통과 시키는 제1로우패스 필터 수단, 제1로우패스 필터 수단에서 출력되는 차 주파수와 외부에서 입력 주파수를 가변 하기 위한 옵세트 주파수간의 위상차를 전압으로 출력하는 위상 검출 수단, 위상 검출 수단에서 출력되는 위상차의 전압을 증폭하는 제2로우패스 필터수단, 제2로우패스 필터 수단에서 출력되는 전압에 따라 발진 주파수가 제어되는 전압 제어 발진 수단을 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 의하면 동기 위상 루프 회로(PLL)를 사용한 시스템에서 락(Lock)을 유지 할 수 있는 입력 주파수의 범위를 원하는 주파수로 가변 할 수 있다.

Description

동기 위상 루프회로에서의 주파수 변환 장치
제1도는 종래의 동기 위상 루프회로(PLL)를 보이는 블럭도이다.
제2도는 본 발명에 의한 동기 위상 루프회로(PLL)에서 주파수를 변환하는 장치를 보이는 블럭도이다.
본 발명은 동기 위상 루프회로(Phase Locked Loop: PLL)에서의 주파수 변환 장치에 관한 것으로서, 특히 동기 위상 루프회로를 사용하여 록킹되는 입력 신호의 주파수를 원하는 주파수로 가변 할 수 있는 주파수 변환 장치에 관한 것이다.
일반적으로 방대한 양의 비디오와 오디오 신호 등의 데이타를 기록 및 재생하기 위하여 디지탈 비디오 디스크(Digital Video Disc : DVD)가 사용되고 있으며 보다 많은 양의 데이타를 기록하기 위하여 고밀도 기록 기술 및 고정도 검출 기술에 대한 필요성이 요구되고 있다. 이에 따라 동기 위상 루프회로(PLL)를 사용하여 고정도의 주파수를 추출하는 회로가 필요하게 되었다.
제1도는 종래의 동기 위상 루프회로(PLL)를 보이는 블럭도이다.
제1도는 위상 검출기(110), 루프 필터(120), 전압 제어 발진기(VCO)(130), N 분주기(140)로 구성된다.
제1도는 입력 신호(100)의 주파수 및 위상과 전압 제어 발진기(VCO)(130)의 발진 주파수 및 위상이 위상 검출기(110)에 의해 검출되면 검출된 전압이 발생한다. 위상 검출기(110)에 의해 검출된 전압은 루프 필터(120)를 통하여 증폭되고 전압 제어 발진기(130)에 가해져서 루프 필터(120)를 통해 입력되는 신호에 따라서 주파수가 변화된다. 이 주파수는 카운터를 사용한 N분주기(140)으로 입력되어 N분주된 주파수를 구하였다.
동기 위상 루프회로에서 동기가 된 후에 이것이 유지되기 위해서는 입력되는 데이타(100)의 주파수가 동기 유지 범위 내에 있어야 한다. 그리고 동기가 유지되었을 때는 위상 검출기(110)의 두개의 입력의 주파수가 같은 상태를 유지한다. 동기 유지 범위는 락(Lock)을 유지 할 수 있는 입력 주파수 범위를 말하며, 제1도의 종래 기술에는 카운터를 사용한 N분주기(140)로 주파수를 변환하였다. 그러나 카운터에 의한 주파수 변환은 고정도의 주파수(예를 들면 5.1756M등)의 변환이 어렵고 안정성이 나쁜 단점이 있었다.
따라서 본 발명의 목적은 동기 위상 루프회로를 사용하여 주파수 변환을 함으로서 락(Lock)을 유지할 수 있는 입력 신호의 주파수 범위를 원하는 주파수로 가변 할 수 있는 장치를 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명은 입력되는 입력 주파수와 궤환되는 발진 주파수를 곱셈하여 발진 주파수와 입력 주파수의 합 및 차 주파수를 출력하는 승산 수단; 상기 승산 수단로 부터 출력되는 합 및 차 주파수 중에서 차 주파수를 통과 시키는 제1로우패스 필터 수단; 상기 제1로우패스 필터 수단에서 출력되는 차 주파수와 외부에서 상기 입력 주파수를 가변 하기 위한 옵세트(offset) 주파수간의 위상차를 전압으로 출력하는 위상 검출 수단; 상기 위상 검출 수단에서 출력되는 위상차의 전압을 증폭하는 제2로우패스 필터 수단; 상기 제2로우패스 필터 수단에서 출력되는 전압에 따라 발진주파수가 제어되는 전압 제어 발진 수단을 포함하는 것을 특징으로 하는 동기 위상 로프회로에서의 주파수 변환 장치이다.
이하에서 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제2도는 본 발명에 의한 동기 위상 루프회로(PLL)에서 주파수를 변환하는 장치를 보이는 블럭도이다.
제2도는 입력 주파수(Fref)(200)와 전압 제어 발진기(VCO)(250)의 주파수(Fosc)를 곱셈하여 주파수(Fosc± Fref)(212)를 출력하는 승산기(210), 상기 승산기(210)로 부터 입력되는 주파수(Fosc± Fref)중에서 차 주파수 (Fosc- Fref)(222)만을 통과 시키는 제1로우패스 필터(220), 상기 차 주파수(Fosc- Fref)(222)와 가변 주파수인 옵세트 주파수(F1)(224)의 위상차의 전압을 출력하는 위상 검출기(230), 상기 검출기(230)에서 출력되는 위상차의 전압을 증폭하는 제2로우패스 필터(240), 상기 제2로우패스 필터(240)에서 출력되는 전압에 의해 발진이 조절되는 전압 제어 발진기(VCO)(250), 상기 전압 제어 발진기(VCO)(250)에서 발진 주파수(Fosc)(254)를 출력하는 단자로 구성된다.
제2도에 도시한 바와 같이 먼저 입력 주파수(Fref)(200)의입력신호가 승산기(210)으로 입력된다. 또한 승산기(210)는 전압 제어 발진기(250)의 출력 주파수(Fosc)도 입력으로 받아들이며 곱셈 주파수(Fosc± Fref)(212)를 출력한다. 즉, 승산기(210)의 출력은 입력 주파수(Fref)와 발진 주파수(Fosc)는 합과 차 성분으로 구성되어 있다. 이들중에서 합성분 주파수(Fref+ Fosc)는 제1로우패스필터(220)로 필터링되고, 차 성분 주파수(Fosc- Fref)(222)는 또 하나의 가변 주파수인 옵세트 주파수(F1)(224)와 함께 두신호의 위상차를 전압으로 검출하는 위상 검출기(230)로 입력된다.
시스템이 록킹(Locking)상태일 때 위상 검출기(230)로 입력되는 차성분 주파수(Fosc- Fref)(222)와 옵세트 주파수(F1)(224)는 동일하여야 하므로 로킹 상태일 동안 (Fosc- Fref)=F1을 유지하게 된다.
위상 검출기(230)로 부터 출력되는 전압은 제2로우패스필터(240)에서 증폭되고 전압 제어발진기(250)로 입력되어 발진 주파수(Fosc)를 제어하게 된다.
따라서 제2도에 도시한 바와 같이 전압 제어 발진기(250)부터 출력되는 발진 주파수(Fosc)는 Fosc= Fref+ F1이 된다. 즉, 입력되는 입력 주파수(Fref)를위상 검출기(230)로 넣어주는 오프세트 신호의 주파수(F1) 만큼 변환된 신호를 만들어 낼 수 있다.
상술한 바와 같이 본 발명에 의하면 동기 위상 루프 회로(PLL)를 사용한 시스템에서 락(Lock)을 유지할 수 있는 입력 주파수의 범위를 원하는 주파수로 가변 할 수 있다.

Claims (4)

  1. 입력되는 입력 주파수와 궤환되는 발진 주파수를 곱셈하여 발진주파수와 입력 주파수의 합 및 차 주파수를 출력하는 승산 수단; 상기 승산 수단로 부터 출력되는 합 및 차 주파수 중에서 차 주파수를 통과 시키는 제1로우패스 필터 수단; 상기 제1로우패스 필터 수단에서 출력되는 차 주파수와 외부에서 상기 입력 주파수를 가변 하기 위한 옵세트 주파수간의 위상차를 전압으로 출력하는 위상 검출 수단; 상기 위상 검출 수단에서 출력되는 위상차의 전압을 증폭하는 제2로우패스 필터 수단; 상기 제2로우패스 필터 수단에서 출력되는 전압에 따라 발진 주파수가 제어되는 전압 제어 발진 수단을 포함하는 것을 특징으로 하는동기 위상 루프회로에서의 주파수 변환 장치.
  2. 제1항에 있어서, 상기 위상 검출 수단은 시스템이 로킹 상태일 때 상기 차 주파수와 상기 옵세트 주파수는 동일한 주파수인 것을 특징으로 하는 동기 위상 루프회로에서의 주파수 변환 장치.
  3. 제1항에 있어서, 상기 전압 제어 발진 수단은 출력이 발진 주파수 = 입력 주파수 + 오프세트 주파수인 것을 특징으로 하는 동기 위상 루프회로에서의 주파수 변환 장치.
  4. 제3항에 있어서, 상기 입력 주파수는 외부에서 오프 세트 주파수가 가변되는 만큼 주파수 변환되는 것을 특징으로 하는 동기 위상 로프회로에서의 주파수 변환 장치.
KR1019950062160A 1995-12-28 1995-12-28 동기 위상 루프회로에서의 주파수 변환 장치 KR0183791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950062160A KR0183791B1 (ko) 1995-12-28 1995-12-28 동기 위상 루프회로에서의 주파수 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950062160A KR0183791B1 (ko) 1995-12-28 1995-12-28 동기 위상 루프회로에서의 주파수 변환 장치

Publications (2)

Publication Number Publication Date
KR970055558A KR970055558A (ko) 1997-07-31
KR0183791B1 true KR0183791B1 (ko) 1999-04-15

Family

ID=19446130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950062160A KR0183791B1 (ko) 1995-12-28 1995-12-28 동기 위상 루프회로에서의 주파수 변환 장치

Country Status (1)

Country Link
KR (1) KR0183791B1 (ko)

Also Published As

Publication number Publication date
KR970055558A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5579351A (en) Jitter suppression circuit
JPS63200618A (ja) 位相同期ループ回路
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
JP3866959B2 (ja) 周波数差検知装置および周波数差検知方法
KR940005513B1 (ko) 아날로그 디지탈 pll
JP2000101426A (ja) 位相周波数検出器およびそれが組み込まれた位相ロックループ回路
JPH0340333A (ja) チューナ選局装置
KR0183791B1 (ko) 동기 위상 루프회로에서의 주파수 변환 장치
SE9402321L (sv) Digital faskomparator
US4184122A (en) Digital phase comparison apparatus
EP1006660A2 (en) Clock reproduction and identification apparatus
JP2950493B2 (ja) 映像処理システムのバースト信号発生回路
JP3712141B2 (ja) 位相同期ループ装置
JPS6014522A (ja) デジタル信号に同期したクロツク信号発生装置
JP2800305B2 (ja) クロック発生回路
US7050520B2 (en) PLL (Phase-Locked Loop) circuit
JPH0884074A (ja) Ｐｌｌ回路
JP3814971B2 (ja) 同期方法および装置
JP2748746B2 (ja) 位相同期発振器
JP2673365B2 (ja) 空胴共振器の共振周波数制御装置
JP2679032B2 (ja) ビデオデイスク再生装置
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JPH03119881A (ja) クロック発生回路
JPH10303708A (ja) 周波数逓倍回路
JP2003023352A (ja) クロック再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee