JP3814971B2 - 同期方法および装置 - Google Patents
同期方法および装置 Download PDFInfo
- Publication number
- JP3814971B2 JP3814971B2 JP23364997A JP23364997A JP3814971B2 JP 3814971 B2 JP3814971 B2 JP 3814971B2 JP 23364997 A JP23364997 A JP 23364997A JP 23364997 A JP23364997 A JP 23364997A JP 3814971 B2 JP3814971 B2 JP 3814971B2
- Authority
- JP
- Japan
- Prior art keywords
- phase information
- signal
- phase
- audio signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、同期方法および装置に関し、例えば、ビデオ信号と音声信号とを同期させる場合に用いて好適な同期方法および装置に関する。
【０００２】
【従来の技術】
オーディオ機器における既存のサンプリング周波数（４８ＫＨｚ、４４．１ＫＨｚ、３２ＫＨｚ）は、ＮＴＳＣ(National Television System Committee)映像信号とは、１フレームでの完全同期が不可能な周波数関係にある。オーディオ信号およびビデオ信号をともに記録再生する、いわゆるビデオ機器においては、オーディオ信号またはビデオ信号が非同期であることは、編集時において不都合が多いために、１フレーム以上の周期において同期を得る方法が採用されることも多い。
【０００３】
図５は、ＮＴＳＣ(National Television System Committee)映像信号と４８キロヘルツ（ＫＨｚ）または３２ＫＨｚの音声信号の同期をとるための従来のＰＬＬ回路の構成例を示している。
【０００４】
フレームＰＬＬ(phase-locked loop)１は、位相比較器と分周器（１／Ｎａ）２により構成され、ＬＰＦ３およびＶＣＯ(Voltage Controlled Oscillator)４とともにＰＬＬ回路を構成している。ＶＣＯ４の出力（１３．５メガヘルツ（ＭＨｚ））は、分周器２に供給されるとともに、分周器（１／Ｎｂ）５にも供給される。分周器５に供給された信号は分周され、２４ＫＨｚの信号が出力される。分周器５からの出力は、ＰＬＬ６に供給される。また、ＰＬＬ６には、分周器（１／Ｎｃ）９からの分周された信号も供給される。
【０００５】
ＰＬＬ６は、分周器９からの信号と分周器５からの信号の位相誤差に対応する位相誤差信号をＬＰＦ７を介してＶＣＯ８に供給する。ＶＣＯ８は、ＬＰＦ７を介して供給される位相誤差信号に応じた周波数の信号を出力する。この信号は、分周器９に供給されるとともに、分周器（１／Ｎｄ）１０にも供給され、分周された分周信号がサンプリングクロックとして出力される。
【０００６】
このように、ビデオ同期に対して、任意の周波数（この例の場合、１３．５ＭＨｚ）でＰＬＬを構成する。そして、この初段ＰＬＬの出力信号を、４８ＫＨｚまたは３２ＫＨｚの倍数と合う周波数に分周し、２段目のＰＬＬを構成する。この例では、２フレーム毎に同期する。
【０００７】
例えば、４８ＫＨｚでは、１フレームあたりのオーディオのサンプル数は、１フレーム周期を２９．９７Ｈｚとすると、（１．００１／３０）×４８（ＫＨｚ）＝１６０１．６となり、０．６の端数が生じる。これは、（（１６００×１＋１６０２×４）／５）＝１６０１．６として、５フレームサイクルで再現することができる。
【０００８】
また、３２ＫＨｚでは、（１．００１／３０）×３２ＫＨｚ＝１０６７．７３となり、０．７３の端数が生じる。これは、（（１０６６×２＋１０６８×１３）／１５）＝１０６７．７３として、１５フレームサイクルで再現することができる。
【０００９】
また、ＰＡＬ(phase alternation by line)方式のテレビジョン映像の場合、オーディオのサンプリング周波数を４８ＫＨｚとすると、１フレーム間に約１９２０のオーディオデータが記録される。この記録されたオーディオデータの数量が、ＰＬＬにおけるバリアブル位相の変数となる。
【００１０】
図６は、ＰＬＬ回路の他の例を示している。サンプリング周期動作帰還フレームカウンタ２１は、入力されたフレーム毎のサンプリング数に基づいて動作し、分周器２７より供給される信号をカウントアップする。このカウント値はフレーム位相情報としてデジタル位相比較器２３に供給され、基準フレーム信号の位相と比較され、位相差に対応する信号がアナログ位相比較器２４に供給される。アナログ位相比較器２４においては、基準周波数信号とデジタル位相比較器２３より供給された信号の位相が比較され、位相差に対応する信号がアナログＬＰＦ２５に供給され、高周波数成分が除去された後、ＶＣＯ２６に供給される。ＶＣＯ２６は、アナログＬＰＦ２５を介して供給された信号に応じた周波数の信号を分周器２７に供給する。分周器２７においては、ＶＣＯ２６より供給された信号が分周され、サンプリング周期動作帰還フレームカウンタ２１に供給される。
【００１１】
【発明が解決しようとする課題】
このように、帰還フレームの振り分けを整数単位で行い、同期化を行うが、基準フレームに対して４８ＫＨｚのオーディオ信号を同期させる場合、０．０ｘ（ｘは、０乃至９の整数）パーセント（％）、３２ＫＨｚのオーディオ信号を同期させる場合、０．ｘ％の精度のエラーが支配的であり、５，７または８フレーム毎に２サンプリング分オフセットしたエラーが生じ、ＰＬＬの安定度に影響を与える課題があった。
【００１２】
また、図６に示したように、デジタルの位相情報を得る構成の場合、記録されたサンプリング単位は、フレームに対して±約０．０５パーセントの精度であるので、ＰＬＬの性能は、このサンプリング単位が限界となる。このため、図７に示すように、精度を上げるためにＰＬＬのバリアブル（帰還）フレーム全体を高精度化すると、ＰＬＬ用に高精度化のための乗算器３１および高精度化した単位でのフレームカウンタ３２が必要となり、回路規模の増大につながる課題があった。
【００１３】
本発明はこのような状況に鑑みてなされたものであり、簡単な回路を用いて、映像信号とオーディオ信号とを高精度で同期させるようにするものである。
【００１７】
【課題を解決するための手段】
請求項１に記載の同期方法は、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御することを特徴とする。
【００１８】
請求項２に記載の同期装置は、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力するカウント手段と、カウント手段から出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換する変換手段と、カウント手段から出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによる変換手段のカウントを開始するとともに、カウント手段から出力された位相情報が第２の所定値に達したとき、変換手段のカウントを停止してロックレンジ外の位相情報をリミットするリミット手段とを備え、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御することを特徴とする。
【００２２】
請求項１に記載の同期方法においては、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御する。
【００２３】
請求項２に記載の同期装置においては、カウント手段が、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、変換手段が、カウント手段から出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、リミット手段が、カウント手段から出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによる変換手段のカウントを開始するとともに、カウント手段から出力された位相情報が第２の所定値に達したとき、変換手段のカウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御する。
【００２４】
【発明の実施の形態】
図１は、本発明の同期装置を応用したＰＬＬ(phase-locked loop)回路の一実施の形態の構成例を示すブロック図である。ＰＬＬ回路の基本構成は、本出願人がすでに出願した特開平５−９０９５８を基本としている。デジタル位相比較器４１は、基準フレーム信号と後述する高精度フレームカウンタ４８からの出力信号の位相を比較し、位相誤差に対応する位相誤差信号を出力するようになされている。デジタルループフィルタ４２は、ローパスフィルタ等により構成され、デジタル位相比較器４１からの出力信号の高周波数成分を除去するようになされている。
【００２５】
不等間隔分周器４３は、デジタルループフィルタ４２からの信号を分周し、アナログ位相比較器４４に供給するようになされている。アナログ位相比較器４４は、基準周波数信号と不等間隔分周器４３からの信号の位相を比較し、位相誤差信号をＬＰＦ(low pass filter)４５に供給するようになされている。ＬＰＦ４５は、アナログ位相比較器４４からの信号の低周波数成分のみを通過させ、ＶＣＯ(Voltage Controlled Oscillator)４６に供給するようになされている。
【００２６】
ＶＣＯ４６は、ＬＰＦ４５を介して供給された位相誤差信号の電圧のレベルに応じて、サンプリング周波数の５１２倍（オーディオのサンプリング周波数が４８ＫＨｚの場合）の信号、または７６８倍（オーディオのサンプリング周波数が３２ＫＨｚの場合）の信号を出力し、高精度フレームカウンタ４８に供給するとともに、分周器（１／ｎ）１７にも供給するようになされている。高精度フレームカウンタ４８は、ＶＣＯ４６からの信号を５フレームに１回のサイクルで１／８２００２０に分周し、デジタル位相比較器４１に供給する。また、５フレームに４回のサイクルで１／８２００１９に分周し、デジタル位相比較器４１に供給するようになされている。
【００２７】
分周器４７に供給された信号は、オーディオのサンプリング周波数に応じて、１／５１２（サンプリング周波数が４８ＫＨｚの場合）、または１／７６８（サンプリング周波数が３２ＫＨｚの場合）に分周され、サンプリングクロック信号として出力されるようになされている。
【００２８】
次に、その動作について説明する。最初に、オーディオサンプリング周波数が４８ＫＨｚの場合について説明する。デジタル位相比較器４１においては、入力された２９．９７Ｈｚの基準フレーム信号と、後述する高精度フレームカウンタ４８より供給されるパルス信号の位相が比較される。そして、位相差に対応する位相誤差データがデジタルループフィルタ４２に供給され、高周波数成分が除去された後、不等間隔分周器４３に供給される。
【００２９】
不等間隔分周器４３においては、デジタルループフィルタ４２より供給された位相誤差データが分周され、アナログ位相比較器４４に供給される。アナログ位相比較器４４においては、基準周波数の信号と、不等間隔分周器４３より供給された信号の位相が比較され、位相差に対応した信号がＬＰＦ４５に供給される。ＬＰＦ４５においては、アナログ位相比較器４４より供給された信号の高周波数成分が除去され、低周波数成分のみが通過し、ＶＣＯ４６に供給される。
【００３０】
ＶＣＯ４６においては、ＬＰＦ４５より供給された信号の電圧に対応した周波数（２４．５７６ＭＨｚ（＝４８ＫＨｚ×５１２））の信号が生成され、高精度フレームカウンタ４８および分周器４７に供給される。高精度フレームカウンタ４８に供給された信号は、５フレームに１回のサイクルで１／８２００２０に分周され、５フレームに４回のサイクルで１／８２００１９に分周される。分周された信号は、デジタル位相比較器４１に供給され、上述したように、基準フレーム信号と位相が比較され、位相差に対応する信号が出力される。また、分周器４７に供給された信号は、１／５１２に分周され、サンプリングクロックとして出力される。
【００３１】
基準フレーム（リファレンスフレーム）と帰還フレーム（バリアブルフレーム）の位相がフレーム毎に一致する場合、帰還フレームカウンタ４８の分周比は一定であるが、ＮＴＳＣ(National Television System Committee)−ＴＶ(Television)方式では、１フレーム単位で４８ＫＨｚまたは３２ＫＨｚのオーディオサンプリングとの同期は不可能であるため、端数を数フレームに振り分けて吸収するようにしている。
【００３２】
例えば、５フレームサイクルで端数を各フレームに振り分けるものとすると、フレーム周期でのサンプリング周波数に対する端数は、上述したように、０．６または０．７３である。ＰＬＬの出力周波数を、サンプリング周波数が４８ＫＨｚの場合、５１２倍、サンプリング周波数が３２ＫＨｚの場合、７６８倍にすると、上記端数は、以下のようにして５フレームサイクルで収束可能である。
【００３３】
即ち、サンプリング周波数が４８ＫＨｚの場合、サンプル数は、５フレームあたり、（１６０１＋３０８／５１２）＋（１６０１＋３０７／５１２）×４となる。したがって、高精度フレームカウンタ４８のカウント数は、上記サンプル数を５１２倍して、５フレームあたり８２００２０＋８２００１９×４となる。
【００３４】
また、サンプリング周波数が３２ＫＨｚの場合、サンプル数は、５フレームあたり、（１０６８＋５６４／７６８）＋（１０６８＋５６３／７６８）×４となる。したがって、高精度フレームカウンタ４８のカウント数は、上記サンプル数を７６８倍して、５フレームあたり８２０７８８＋８２０７８７×４となる。
【００３５】
上記カウント数からなる各疑似フレームのオフセット量は、±０．００００ｘ（ｘは、０乃至９の整数）パーセント（％）以下の精度（−８０ｄＢ以下）となる。
【００３６】
以上のように、２４．５７６ＭＨｚ（＝４８ＫＨｚ×５１２＝３２ＫＨｚ×７６８）、またはこの倍数をＰＬＬの発振周波数とすることにより、５フレームサイクルで１ＶＣＯサイクル分の変位のみのバリアブル帰還フレームを実現することができ、帰還フレームに変動が少ないことにより、安定したＰＬＬクロックの供給が可能となる。
【００３７】
図２は、本発明の同期装置を応用したＰＬＬ回路の他の実施の形態の構成例を示すブロック図である。サンプリング周期動作帰還フレームカウンタ（以下では、適宜、帰還フレームカウンタと略記する）２１（カウント手段）は、フレーム毎のサンプリング数（ＡＦ ｓｉｚｅ）（１６００または１６０２）だけ、後述する分周器２７より供給される分周信号のパルスを４８ＫＨｚのクロックでカウントアップし、高分解能位相信号発生器（高分解能位相Ｓ．Ｇ）５１（変換手段、リミット手段）に供給するようになされている。
【００３８】
高分解能位相信号発生器５１は、帰還フレームカウンタ２１からの信号の所定のレンジ内の位相情報のみを、ＶＣＯ２６より供給される５１２倍のクロック（２４．５７６ＭＨｚ）でカウントアップし、位相情報を高精度化するようになされている。
【００３９】
デジタル位相比較器２３は、基準フレーム信号と高分解能位相信号発生器５１からの信号の位相を比較し、位相差に対応する信号をアナログ位相比較器２４に供給するようになされている。アナログ位相比較器２４は、基準周波数信号と、デジタル位相比較器２３からの信号の位相を比較し、位相差に対応する信号をアナログＬＰＦ２５に供給するようになされている。アナログＬＰＦ２５は、アナログ位相比較器２４からの信号の高周波数成分を除去し、低周波数成分のみを通過させるようになされている。
【００４０】
ＶＣＯ(Voltage Controlled Oscillator)２６は、アナログＬＰＦ２５を介して供給されるアナログ位相比較器２４からの信号の平均電圧に応じた周波数の信号を出力するようになされている。分周器２７は、ＶＣＯ２６からの信号の周波数を１／５１２に分周し、帰還フレームカウンタ２１に供給するようになされている。
【００４１】
次に、その動作について説明する。フレーム毎のサンプリング数（ＡＦ ｓｉｚｅ）が帰還フレームカウンタ２１に供給される。また、分周器２７より、１／ｎに分周された信号が帰還フレームカウンタ２１に供給される。帰還フレームカウンタ２１に供給された分周器２７からの信号は、図３（Ｂ）に示すように、フレーム毎のサンプリング数に応じたサンプリング周期でカウントアップされ、対応する信号が高分解能位相信号発生器５１に供給される。図４は、図３（Ｂ）および図３（Ｃ）のロックレンジ内の部分を拡大したものである。このように、図３（Ｂ）において、例えば１５階調であったものが、図３（Ｃ）においては７６８０（＝１５×５１２）階調となっている。
【００４２】
高分解能位相信号発生器５１においては、帰還フレームカウンタ２１より供給される信号が、ＶＣＯ２６より供給される信号に基づいて、図３（Ｃ）に示すように、サンプリング周期の５１２倍の周期でカウントアップされ、ロックレンジ内が高分解能化された信号がデジタル位相比較器２３に供給される。デジタル位相比較器２３においては、基準フレームの位相と、高分解能位相信号発生器５１からの信号の位相が比較される。そして、比較結果としての位相誤差信号がアナログ位相比較器２４に供給される。アナログ位相比較器２４においては、基準周波数の信号と、デジタル位相比較器２３からの信号の位相が比較され、その結果得られた位相誤差信号がアナログＬＰＦ２５に供給される。
【００４３】
アナログＬＰＦ２５においては、アナログ位相比較器２４からの信号の高周波数成分が除去され、低周波数成分のみが通過される。ＶＣＯ２６においては、アナログＬＰＦ２５を介してアナログ位相比較器２４より供給される位相誤差信号に応じた周波数の信号が発生され、分周器２７および高分解能位相信号発生器５１に供給される。分周器２７に供給された２４．５７６ＭＨｚの信号は分周され、４８ＫＨｚの信号にされた後、帰還フレームカウンタ２１に供給される。
【００４４】
図３は、ＰＬＬがロック状態のときの動作位相を表している。オーディオ信号処理用のフレームカウンタは、サンプリング周期に対応する周波数で記録時の１フレームあたりのサンプリング数で動作する。ＰＬＬは、このフレームの位相と基準となる基準フレームの位相をロックさせるように動作する。帰還フレームカウンタ２１の値をそのまま位相情報として活用することも可能である。図６は、上述したように、帰還フレームカウンタ２１の値をそのまま位相情報として活用する場合の同期装置の構成例を示している。
【００４５】
しかしながら、デジタル位相比較器２３において、位相情報を抽出するときには、サンプリング周波数単位では、フレームに対して０．０５パーセント（約−６５デシベル（ｄＢ）の精度が限界となり、ＡＤ−ＤＡコンバータ等に使用するクロックとしては精度が低い。
【００４６】
この精度を改善するためには、サンプリング周波数に対応する周期より高い周期での位相情報が必要とされる。この精度の改善は、仮に、５１２倍の精度を要求するとすると、（１フレームあたりのサンプリング数×５１２）を、サンプリング周波数の５１２倍のクロックでカウントアップすることにより実現が可能である。
【００４７】
図７は、サンプリング周波数の５１２倍のクロックでカウントアップするようにした同期装置の構成例を示している。図７の構成例の場合、図６に示した構成例において、５１２倍の乗算器３１と、高ビット（１６乃至２０）の帰還フレームカウンタ３２が必要とされる。
【００４８】
図３（Ｂ）に示した、全域リニアな位相情報に対して、図３（Ｃ）に示したロック点（ａ）近傍のみリニアな位相情報でも、ＰＬＬの分解能を向上させることができる。
【００４９】
ＰＬＬ動作は、帰還フレームの立ち下がりの位相（図３（Ｂ）の点ａ）が最も重要な位相情報となる。この近傍のみを高分解能化するためには、必要とされるロック範囲分だけ先行した位相（図３（Ｂ）の点ｂ）と、ロック範囲分だけ遅延した位相（図３（Ｂ）の点ｃ）、および帰還フレームの中点の位相（図３（Ｂ）の点ｄ）をサンプリング周期で動作する帰還フレームカウンタ２１より供給し、点ｂ乃至点ｃ間のみを高分解能な位相情報に変換し、点ｃ乃至点ｄおよび点ｄ乃至点ｂ間の信号は、リミットされた値を供給することにより可能となる。
【００５０】
高分解能な位相情報への変換は、例えば、±１５サンプリングのロックレンジとし、中点の値を０とすると、５１２倍のクロックで位相情報カウンタを動作させることにより、−１５×５１２乃至０、０乃至１５×５１２の位相情報の供給が可能となる。
【００５１】
図２に示した例は、１フレームあたりのサンプリング数を５１２倍にする必要がなく、サンプリング周波数の精度の位相ＰＬＬに対して、追加が必要とされるのは、１４ビット（１５×２×５１２（＝１５３６０）をカウント可能なビット数）の位相信号発生器５１のみで構成可能である。帰還フレームの中点位相は、ＰＬＬエラーのＤｕｔｙを約５０パーセントに保つために用いられる。
【００５２】
以上のように、図２に示した実施の形態においては、必要な高分解精度でのフレーム周期の帰還カウンタが不要である。また、高分解能帰還カウンタが不要であるため、サンプリングデータの高分解能化のための演算器が不要である。
【００５３】
また、オーディオ／ビデオ同期記録／再生等用に、高分解能帰還フレームカウンタを有する場合、サンプリングデータの高分解能化のための演算器を必要とせず、高分解能フレームカウンタを高分解能位相情報発生器として使用することができる。
【００５４】
また、この例の場合、図３（Ｂ）の点ｃにおける「ＳＴＯＰ」信号、点ｄにおける「ＲＥＳＥＴ」信号は、点ｂに基づいて発生させることができるため、上述した図３（Ｂ）の点ｂの位相情報のみを高分解能信号発生器５１に供給するようにしてもよい。
【００５５】
また、図２に示した実施の形態の高分解能位相信号発生器５１が、オーディオ／ビデオ同期記録再生時には、高分解能帰還フレームカウンタとなり、ＰＬＬを構成する。この例の場合、フレーム間のサンプリングデータ数が既知であるので、サンプリングデータの演算器は不要である。
【００５６】
例えば、ロックド（ｌｏｃｋｅｄ）モードの場合、図１に示したような構成のＰＬＬ回路を用い、アンロックド（ｕｎｌｏｃｋｅｄ）モードの場合、図２に示したような構成のＰＬＬ回路を用いるようにすることができる。これにより、各モードに適した方法で映像信号とオーディオ信号の同期化を行うことができる。
【００５７】
なお、上記実施の形態においては、サンプリング周波数が４８ＫＨｚおよび３２ＫＨｚの場合について説明したが、サンプリング周波数が４４．１ＫＨｚの場合、あるいはその他の周波数の場合にも上述した場合と基本的に同様にして、ＴＶ映像信号にオーディオ信号を同期させるようにすることができる。
【００５８】
さらに、上記実施の形態においては、疑似フレームを５フレーム単位で構成するようにしたが、その他のフレーム数単位で疑似フレームを構成するようにすることも可能である。
【００５９】
また、上記実施の形態においては、高分解能化を±１５サンプリングのロックレンジについて行うようにしたが、その他のサンプリング数のロックレンジについて行うようにしてもよい。
【００６３】
【発明の効果】
請求項１に記載の同期方法および請求項２に記載の同期装置によれば、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御するようにしたので、簡単な構成で高精度の位相情報を得ることができる。
【図面の簡単な説明】
【図１】本発明の同期装置を応用したＰＬＬ回路の一実施の形態の構成例を示すブロック図である。
【図２】本発明の同期装置を応用したＰＬＬ回路の他の実施の形態の構成例を示すブロック図である。
【図３】ＰＬＬ回路がロック状態での動作位相を示す図である。
【図４】図３の位置ａおよびＰの部分を拡大した図である。
【図５】従来のＰＬＬ回路の構成例を示す図である。
【図６】ＰＬＬ回路の他の構成例を示す図である。
【図７】ＰＬＬ回路のさらに他の構成例を示す図である。
【符号の説明】
１ フレームＰＬＬ， ２ 分周器（１／Ｎａ）， ３ ＬＰＦ， ４ ＶＣＯ， ５ 分周器（１／Ｎｂ）， ６ ＰＬＬ， ７ ＬＰＦ， ８ ＶＣＯ ９ 分周器（１／Ｎｃ）， １０ 分周器（１／Ｎｄ）， ２１ 帰還フレームカウンタ， ２３ デジタル位相比較器， ２４ アナログ位相比較器， ２５アナログＬＰＦ， ２６ ＶＣＯ， ２７ １／ｎ分周器， ３１ 乗算器，３２ 高分解能帰還フレームカウンタ， ４１ デジタル位相比較器， ４２デジタルループフィルタ， ４３ 不等間隔分周器， ４４ アナログ位相比較器， ４５ ＬＰＦ， ４６ ＶＣＯ， ４７ １／ｎ分周器， ４８ 高精度フレームカウンタ
【発明の属する技術分野】
本発明は、同期方法および装置に関し、例えば、ビデオ信号と音声信号とを同期させる場合に用いて好適な同期方法および装置に関する。
【０００２】
【従来の技術】
オーディオ機器における既存のサンプリング周波数（４８ＫＨｚ、４４．１ＫＨｚ、３２ＫＨｚ）は、ＮＴＳＣ(National Television System Committee)映像信号とは、１フレームでの完全同期が不可能な周波数関係にある。オーディオ信号およびビデオ信号をともに記録再生する、いわゆるビデオ機器においては、オーディオ信号またはビデオ信号が非同期であることは、編集時において不都合が多いために、１フレーム以上の周期において同期を得る方法が採用されることも多い。
【０００３】
図５は、ＮＴＳＣ(National Television System Committee)映像信号と４８キロヘルツ（ＫＨｚ）または３２ＫＨｚの音声信号の同期をとるための従来のＰＬＬ回路の構成例を示している。
【０００４】
フレームＰＬＬ(phase-locked loop)１は、位相比較器と分周器（１／Ｎａ）２により構成され、ＬＰＦ３およびＶＣＯ(Voltage Controlled Oscillator)４とともにＰＬＬ回路を構成している。ＶＣＯ４の出力（１３．５メガヘルツ（ＭＨｚ））は、分周器２に供給されるとともに、分周器（１／Ｎｂ）５にも供給される。分周器５に供給された信号は分周され、２４ＫＨｚの信号が出力される。分周器５からの出力は、ＰＬＬ６に供給される。また、ＰＬＬ６には、分周器（１／Ｎｃ）９からの分周された信号も供給される。
【０００５】
ＰＬＬ６は、分周器９からの信号と分周器５からの信号の位相誤差に対応する位相誤差信号をＬＰＦ７を介してＶＣＯ８に供給する。ＶＣＯ８は、ＬＰＦ７を介して供給される位相誤差信号に応じた周波数の信号を出力する。この信号は、分周器９に供給されるとともに、分周器（１／Ｎｄ）１０にも供給され、分周された分周信号がサンプリングクロックとして出力される。
【０００６】
このように、ビデオ同期に対して、任意の周波数（この例の場合、１３．５ＭＨｚ）でＰＬＬを構成する。そして、この初段ＰＬＬの出力信号を、４８ＫＨｚまたは３２ＫＨｚの倍数と合う周波数に分周し、２段目のＰＬＬを構成する。この例では、２フレーム毎に同期する。
【０００７】
例えば、４８ＫＨｚでは、１フレームあたりのオーディオのサンプル数は、１フレーム周期を２９．９７Ｈｚとすると、（１．００１／３０）×４８（ＫＨｚ）＝１６０１．６となり、０．６の端数が生じる。これは、（（１６００×１＋１６０２×４）／５）＝１６０１．６として、５フレームサイクルで再現することができる。
【０００８】
また、３２ＫＨｚでは、（１．００１／３０）×３２ＫＨｚ＝１０６７．７３となり、０．７３の端数が生じる。これは、（（１０６６×２＋１０６８×１３）／１５）＝１０６７．７３として、１５フレームサイクルで再現することができる。
【０００９】
また、ＰＡＬ(phase alternation by line)方式のテレビジョン映像の場合、オーディオのサンプリング周波数を４８ＫＨｚとすると、１フレーム間に約１９２０のオーディオデータが記録される。この記録されたオーディオデータの数量が、ＰＬＬにおけるバリアブル位相の変数となる。
【００１０】
図６は、ＰＬＬ回路の他の例を示している。サンプリング周期動作帰還フレームカウンタ２１は、入力されたフレーム毎のサンプリング数に基づいて動作し、分周器２７より供給される信号をカウントアップする。このカウント値はフレーム位相情報としてデジタル位相比較器２３に供給され、基準フレーム信号の位相と比較され、位相差に対応する信号がアナログ位相比較器２４に供給される。アナログ位相比較器２４においては、基準周波数信号とデジタル位相比較器２３より供給された信号の位相が比較され、位相差に対応する信号がアナログＬＰＦ２５に供給され、高周波数成分が除去された後、ＶＣＯ２６に供給される。ＶＣＯ２６は、アナログＬＰＦ２５を介して供給された信号に応じた周波数の信号を分周器２７に供給する。分周器２７においては、ＶＣＯ２６より供給された信号が分周され、サンプリング周期動作帰還フレームカウンタ２１に供給される。
【００１１】
【発明が解決しようとする課題】
このように、帰還フレームの振り分けを整数単位で行い、同期化を行うが、基準フレームに対して４８ＫＨｚのオーディオ信号を同期させる場合、０．０ｘ（ｘは、０乃至９の整数）パーセント（％）、３２ＫＨｚのオーディオ信号を同期させる場合、０．ｘ％の精度のエラーが支配的であり、５，７または８フレーム毎に２サンプリング分オフセットしたエラーが生じ、ＰＬＬの安定度に影響を与える課題があった。
【００１２】
また、図６に示したように、デジタルの位相情報を得る構成の場合、記録されたサンプリング単位は、フレームに対して±約０．０５パーセントの精度であるので、ＰＬＬの性能は、このサンプリング単位が限界となる。このため、図７に示すように、精度を上げるためにＰＬＬのバリアブル（帰還）フレーム全体を高精度化すると、ＰＬＬ用に高精度化のための乗算器３１および高精度化した単位でのフレームカウンタ３２が必要となり、回路規模の増大につながる課題があった。
【００１３】
本発明はこのような状況に鑑みてなされたものであり、簡単な回路を用いて、映像信号とオーディオ信号とを高精度で同期させるようにするものである。
【００１７】
【課題を解決するための手段】
請求項１に記載の同期方法は、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御することを特徴とする。
【００１８】
請求項２に記載の同期装置は、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力するカウント手段と、カウント手段から出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換する変換手段と、カウント手段から出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによる変換手段のカウントを開始するとともに、カウント手段から出力された位相情報が第２の所定値に達したとき、変換手段のカウントを停止してロックレンジ外の位相情報をリミットするリミット手段とを備え、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御することを特徴とする。
【００２２】
請求項１に記載の同期方法においては、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御する。
【００２３】
請求項２に記載の同期装置においては、カウント手段が、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、変換手段が、カウント手段から出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、リミット手段が、カウント手段から出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによる変換手段のカウントを開始するとともに、カウント手段から出力された位相情報が第２の所定値に達したとき、変換手段のカウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御する。
【００２４】
【発明の実施の形態】
図１は、本発明の同期装置を応用したＰＬＬ(phase-locked loop)回路の一実施の形態の構成例を示すブロック図である。ＰＬＬ回路の基本構成は、本出願人がすでに出願した特開平５−９０９５８を基本としている。デジタル位相比較器４１は、基準フレーム信号と後述する高精度フレームカウンタ４８からの出力信号の位相を比較し、位相誤差に対応する位相誤差信号を出力するようになされている。デジタルループフィルタ４２は、ローパスフィルタ等により構成され、デジタル位相比較器４１からの出力信号の高周波数成分を除去するようになされている。
【００２５】
不等間隔分周器４３は、デジタルループフィルタ４２からの信号を分周し、アナログ位相比較器４４に供給するようになされている。アナログ位相比較器４４は、基準周波数信号と不等間隔分周器４３からの信号の位相を比較し、位相誤差信号をＬＰＦ(low pass filter)４５に供給するようになされている。ＬＰＦ４５は、アナログ位相比較器４４からの信号の低周波数成分のみを通過させ、ＶＣＯ(Voltage Controlled Oscillator)４６に供給するようになされている。
【００２６】
ＶＣＯ４６は、ＬＰＦ４５を介して供給された位相誤差信号の電圧のレベルに応じて、サンプリング周波数の５１２倍（オーディオのサンプリング周波数が４８ＫＨｚの場合）の信号、または７６８倍（オーディオのサンプリング周波数が３２ＫＨｚの場合）の信号を出力し、高精度フレームカウンタ４８に供給するとともに、分周器（１／ｎ）１７にも供給するようになされている。高精度フレームカウンタ４８は、ＶＣＯ４６からの信号を５フレームに１回のサイクルで１／８２００２０に分周し、デジタル位相比較器４１に供給する。また、５フレームに４回のサイクルで１／８２００１９に分周し、デジタル位相比較器４１に供給するようになされている。
【００２７】
分周器４７に供給された信号は、オーディオのサンプリング周波数に応じて、１／５１２（サンプリング周波数が４８ＫＨｚの場合）、または１／７６８（サンプリング周波数が３２ＫＨｚの場合）に分周され、サンプリングクロック信号として出力されるようになされている。
【００２８】
次に、その動作について説明する。最初に、オーディオサンプリング周波数が４８ＫＨｚの場合について説明する。デジタル位相比較器４１においては、入力された２９．９７Ｈｚの基準フレーム信号と、後述する高精度フレームカウンタ４８より供給されるパルス信号の位相が比較される。そして、位相差に対応する位相誤差データがデジタルループフィルタ４２に供給され、高周波数成分が除去された後、不等間隔分周器４３に供給される。
【００２９】
不等間隔分周器４３においては、デジタルループフィルタ４２より供給された位相誤差データが分周され、アナログ位相比較器４４に供給される。アナログ位相比較器４４においては、基準周波数の信号と、不等間隔分周器４３より供給された信号の位相が比較され、位相差に対応した信号がＬＰＦ４５に供給される。ＬＰＦ４５においては、アナログ位相比較器４４より供給された信号の高周波数成分が除去され、低周波数成分のみが通過し、ＶＣＯ４６に供給される。
【００３０】
ＶＣＯ４６においては、ＬＰＦ４５より供給された信号の電圧に対応した周波数（２４．５７６ＭＨｚ（＝４８ＫＨｚ×５１２））の信号が生成され、高精度フレームカウンタ４８および分周器４７に供給される。高精度フレームカウンタ４８に供給された信号は、５フレームに１回のサイクルで１／８２００２０に分周され、５フレームに４回のサイクルで１／８２００１９に分周される。分周された信号は、デジタル位相比較器４１に供給され、上述したように、基準フレーム信号と位相が比較され、位相差に対応する信号が出力される。また、分周器４７に供給された信号は、１／５１２に分周され、サンプリングクロックとして出力される。
【００３１】
基準フレーム（リファレンスフレーム）と帰還フレーム（バリアブルフレーム）の位相がフレーム毎に一致する場合、帰還フレームカウンタ４８の分周比は一定であるが、ＮＴＳＣ(National Television System Committee)−ＴＶ(Television)方式では、１フレーム単位で４８ＫＨｚまたは３２ＫＨｚのオーディオサンプリングとの同期は不可能であるため、端数を数フレームに振り分けて吸収するようにしている。
【００３２】
例えば、５フレームサイクルで端数を各フレームに振り分けるものとすると、フレーム周期でのサンプリング周波数に対する端数は、上述したように、０．６または０．７３である。ＰＬＬの出力周波数を、サンプリング周波数が４８ＫＨｚの場合、５１２倍、サンプリング周波数が３２ＫＨｚの場合、７６８倍にすると、上記端数は、以下のようにして５フレームサイクルで収束可能である。
【００３３】
即ち、サンプリング周波数が４８ＫＨｚの場合、サンプル数は、５フレームあたり、（１６０１＋３０８／５１２）＋（１６０１＋３０７／５１２）×４となる。したがって、高精度フレームカウンタ４８のカウント数は、上記サンプル数を５１２倍して、５フレームあたり８２００２０＋８２００１９×４となる。
【００３４】
また、サンプリング周波数が３２ＫＨｚの場合、サンプル数は、５フレームあたり、（１０６８＋５６４／７６８）＋（１０６８＋５６３／７６８）×４となる。したがって、高精度フレームカウンタ４８のカウント数は、上記サンプル数を７６８倍して、５フレームあたり８２０７８８＋８２０７８７×４となる。
【００３５】
上記カウント数からなる各疑似フレームのオフセット量は、±０．００００ｘ（ｘは、０乃至９の整数）パーセント（％）以下の精度（−８０ｄＢ以下）となる。
【００３６】
以上のように、２４．５７６ＭＨｚ（＝４８ＫＨｚ×５１２＝３２ＫＨｚ×７６８）、またはこの倍数をＰＬＬの発振周波数とすることにより、５フレームサイクルで１ＶＣＯサイクル分の変位のみのバリアブル帰還フレームを実現することができ、帰還フレームに変動が少ないことにより、安定したＰＬＬクロックの供給が可能となる。
【００３７】
図２は、本発明の同期装置を応用したＰＬＬ回路の他の実施の形態の構成例を示すブロック図である。サンプリング周期動作帰還フレームカウンタ（以下では、適宜、帰還フレームカウンタと略記する）２１（カウント手段）は、フレーム毎のサンプリング数（ＡＦ ｓｉｚｅ）（１６００または１６０２）だけ、後述する分周器２７より供給される分周信号のパルスを４８ＫＨｚのクロックでカウントアップし、高分解能位相信号発生器（高分解能位相Ｓ．Ｇ）５１（変換手段、リミット手段）に供給するようになされている。
【００３８】
高分解能位相信号発生器５１は、帰還フレームカウンタ２１からの信号の所定のレンジ内の位相情報のみを、ＶＣＯ２６より供給される５１２倍のクロック（２４．５７６ＭＨｚ）でカウントアップし、位相情報を高精度化するようになされている。
【００３９】
デジタル位相比較器２３は、基準フレーム信号と高分解能位相信号発生器５１からの信号の位相を比較し、位相差に対応する信号をアナログ位相比較器２４に供給するようになされている。アナログ位相比較器２４は、基準周波数信号と、デジタル位相比較器２３からの信号の位相を比較し、位相差に対応する信号をアナログＬＰＦ２５に供給するようになされている。アナログＬＰＦ２５は、アナログ位相比較器２４からの信号の高周波数成分を除去し、低周波数成分のみを通過させるようになされている。
【００４０】
ＶＣＯ(Voltage Controlled Oscillator)２６は、アナログＬＰＦ２５を介して供給されるアナログ位相比較器２４からの信号の平均電圧に応じた周波数の信号を出力するようになされている。分周器２７は、ＶＣＯ２６からの信号の周波数を１／５１２に分周し、帰還フレームカウンタ２１に供給するようになされている。
【００４１】
次に、その動作について説明する。フレーム毎のサンプリング数（ＡＦ ｓｉｚｅ）が帰還フレームカウンタ２１に供給される。また、分周器２７より、１／ｎに分周された信号が帰還フレームカウンタ２１に供給される。帰還フレームカウンタ２１に供給された分周器２７からの信号は、図３（Ｂ）に示すように、フレーム毎のサンプリング数に応じたサンプリング周期でカウントアップされ、対応する信号が高分解能位相信号発生器５１に供給される。図４は、図３（Ｂ）および図３（Ｃ）のロックレンジ内の部分を拡大したものである。このように、図３（Ｂ）において、例えば１５階調であったものが、図３（Ｃ）においては７６８０（＝１５×５１２）階調となっている。
【００４２】
高分解能位相信号発生器５１においては、帰還フレームカウンタ２１より供給される信号が、ＶＣＯ２６より供給される信号に基づいて、図３（Ｃ）に示すように、サンプリング周期の５１２倍の周期でカウントアップされ、ロックレンジ内が高分解能化された信号がデジタル位相比較器２３に供給される。デジタル位相比較器２３においては、基準フレームの位相と、高分解能位相信号発生器５１からの信号の位相が比較される。そして、比較結果としての位相誤差信号がアナログ位相比較器２４に供給される。アナログ位相比較器２４においては、基準周波数の信号と、デジタル位相比較器２３からの信号の位相が比較され、その結果得られた位相誤差信号がアナログＬＰＦ２５に供給される。
【００４３】
アナログＬＰＦ２５においては、アナログ位相比較器２４からの信号の高周波数成分が除去され、低周波数成分のみが通過される。ＶＣＯ２６においては、アナログＬＰＦ２５を介してアナログ位相比較器２４より供給される位相誤差信号に応じた周波数の信号が発生され、分周器２７および高分解能位相信号発生器５１に供給される。分周器２７に供給された２４．５７６ＭＨｚの信号は分周され、４８ＫＨｚの信号にされた後、帰還フレームカウンタ２１に供給される。
【００４４】
図３は、ＰＬＬがロック状態のときの動作位相を表している。オーディオ信号処理用のフレームカウンタは、サンプリング周期に対応する周波数で記録時の１フレームあたりのサンプリング数で動作する。ＰＬＬは、このフレームの位相と基準となる基準フレームの位相をロックさせるように動作する。帰還フレームカウンタ２１の値をそのまま位相情報として活用することも可能である。図６は、上述したように、帰還フレームカウンタ２１の値をそのまま位相情報として活用する場合の同期装置の構成例を示している。
【００４５】
しかしながら、デジタル位相比較器２３において、位相情報を抽出するときには、サンプリング周波数単位では、フレームに対して０．０５パーセント（約−６５デシベル（ｄＢ）の精度が限界となり、ＡＤ−ＤＡコンバータ等に使用するクロックとしては精度が低い。
【００４６】
この精度を改善するためには、サンプリング周波数に対応する周期より高い周期での位相情報が必要とされる。この精度の改善は、仮に、５１２倍の精度を要求するとすると、（１フレームあたりのサンプリング数×５１２）を、サンプリング周波数の５１２倍のクロックでカウントアップすることにより実現が可能である。
【００４７】
図７は、サンプリング周波数の５１２倍のクロックでカウントアップするようにした同期装置の構成例を示している。図７の構成例の場合、図６に示した構成例において、５１２倍の乗算器３１と、高ビット（１６乃至２０）の帰還フレームカウンタ３２が必要とされる。
【００４８】
図３（Ｂ）に示した、全域リニアな位相情報に対して、図３（Ｃ）に示したロック点（ａ）近傍のみリニアな位相情報でも、ＰＬＬの分解能を向上させることができる。
【００４９】
ＰＬＬ動作は、帰還フレームの立ち下がりの位相（図３（Ｂ）の点ａ）が最も重要な位相情報となる。この近傍のみを高分解能化するためには、必要とされるロック範囲分だけ先行した位相（図３（Ｂ）の点ｂ）と、ロック範囲分だけ遅延した位相（図３（Ｂ）の点ｃ）、および帰還フレームの中点の位相（図３（Ｂ）の点ｄ）をサンプリング周期で動作する帰還フレームカウンタ２１より供給し、点ｂ乃至点ｃ間のみを高分解能な位相情報に変換し、点ｃ乃至点ｄおよび点ｄ乃至点ｂ間の信号は、リミットされた値を供給することにより可能となる。
【００５０】
高分解能な位相情報への変換は、例えば、±１５サンプリングのロックレンジとし、中点の値を０とすると、５１２倍のクロックで位相情報カウンタを動作させることにより、−１５×５１２乃至０、０乃至１５×５１２の位相情報の供給が可能となる。
【００５１】
図２に示した例は、１フレームあたりのサンプリング数を５１２倍にする必要がなく、サンプリング周波数の精度の位相ＰＬＬに対して、追加が必要とされるのは、１４ビット（１５×２×５１２（＝１５３６０）をカウント可能なビット数）の位相信号発生器５１のみで構成可能である。帰還フレームの中点位相は、ＰＬＬエラーのＤｕｔｙを約５０パーセントに保つために用いられる。
【００５２】
以上のように、図２に示した実施の形態においては、必要な高分解精度でのフレーム周期の帰還カウンタが不要である。また、高分解能帰還カウンタが不要であるため、サンプリングデータの高分解能化のための演算器が不要である。
【００５３】
また、オーディオ／ビデオ同期記録／再生等用に、高分解能帰還フレームカウンタを有する場合、サンプリングデータの高分解能化のための演算器を必要とせず、高分解能フレームカウンタを高分解能位相情報発生器として使用することができる。
【００５４】
また、この例の場合、図３（Ｂ）の点ｃにおける「ＳＴＯＰ」信号、点ｄにおける「ＲＥＳＥＴ」信号は、点ｂに基づいて発生させることができるため、上述した図３（Ｂ）の点ｂの位相情報のみを高分解能信号発生器５１に供給するようにしてもよい。
【００５５】
また、図２に示した実施の形態の高分解能位相信号発生器５１が、オーディオ／ビデオ同期記録再生時には、高分解能帰還フレームカウンタとなり、ＰＬＬを構成する。この例の場合、フレーム間のサンプリングデータ数が既知であるので、サンプリングデータの演算器は不要である。
【００５６】
例えば、ロックド（ｌｏｃｋｅｄ）モードの場合、図１に示したような構成のＰＬＬ回路を用い、アンロックド（ｕｎｌｏｃｋｅｄ）モードの場合、図２に示したような構成のＰＬＬ回路を用いるようにすることができる。これにより、各モードに適した方法で映像信号とオーディオ信号の同期化を行うことができる。
【００５７】
なお、上記実施の形態においては、サンプリング周波数が４８ＫＨｚおよび３２ＫＨｚの場合について説明したが、サンプリング周波数が４４．１ＫＨｚの場合、あるいはその他の周波数の場合にも上述した場合と基本的に同様にして、ＴＶ映像信号にオーディオ信号を同期させるようにすることができる。
【００５８】
さらに、上記実施の形態においては、疑似フレームを５フレーム単位で構成するようにしたが、その他のフレーム数単位で疑似フレームを構成するようにすることも可能である。
【００５９】
また、上記実施の形態においては、高分解能化を±１５サンプリングのロックレンジについて行うようにしたが、その他のサンプリング数のロックレンジについて行うようにしてもよい。
【００６３】
【発明の効果】
請求項１に記載の同期方法および請求項２に記載の同期装置によれば、オーディオ信号のサンプリング周期で動作し、ビデオ信号のフレーム周期でのオーディオ信号のサンプリング数に応じて、フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、出力された位相情報のうちのロックレンジ内で、オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、位相情報を、サンプリング周期の所定数倍の精度の位相情報に変換し、出力された位相情報が第１の所定値に達したとき、オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の位相情報をリミットし、ビデオ信号の基準フレームと所定数倍の精度の位相情報との位相差によりオーディオ信号のサンプリング周期を制御するようにしたので、簡単な構成で高精度の位相情報を得ることができる。
【図面の簡単な説明】
【図１】本発明の同期装置を応用したＰＬＬ回路の一実施の形態の構成例を示すブロック図である。
【図２】本発明の同期装置を応用したＰＬＬ回路の他の実施の形態の構成例を示すブロック図である。
【図３】ＰＬＬ回路がロック状態での動作位相を示す図である。
【図４】図３の位置ａおよびＰの部分を拡大した図である。
【図５】従来のＰＬＬ回路の構成例を示す図である。
【図６】ＰＬＬ回路の他の構成例を示す図である。
【図７】ＰＬＬ回路のさらに他の構成例を示す図である。
【符号の説明】
１ フレームＰＬＬ， ２ 分周器（１／Ｎａ）， ３ ＬＰＦ， ４ ＶＣＯ， ５ 分周器（１／Ｎｂ）， ６ ＰＬＬ， ７ ＬＰＦ， ８ ＶＣＯ ９ 分周器（１／Ｎｃ）， １０ 分周器（１／Ｎｄ）， ２１ 帰還フレームカウンタ， ２３ デジタル位相比較器， ２４ アナログ位相比較器， ２５アナログＬＰＦ， ２６ ＶＣＯ， ２７ １／ｎ分周器， ３１ 乗算器，３２ 高分解能帰還フレームカウンタ， ４１ デジタル位相比較器， ４２デジタルループフィルタ， ４３ 不等間隔分周器， ４４ アナログ位相比較器， ４５ ＬＰＦ， ４６ ＶＣＯ， ４７ １／ｎ分周器， ４８ 高精度フレームカウンタ
Claims (2)
- ビデオ信号とオーディオ信号との同期化を行う同期方法において、
前記オーディオ信号のサンプリング周期で動作し、前記ビデオ信号のフレーム周期での前記オーディオ信号のサンプリング数に応じて、前記フレームあたりのサンプリング数をカウントアップし、位相情報を出力し、
出力された前記位相情報のうちのロックレンジ内で、前記オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、前記位相情報を、前記サンプリング周期の前記所定数倍の精度の位相情報に変換し、
出力された前記位相情報が第１の所定値に達したとき、前記オーディオ信号のサンプリング周期の所定数倍のクロックによるカウントを開始するとともに、出力された前記位相情報が第２の所定値に達したとき、カウントを停止してロックレンジ外の前記位相情報をリミットし、
前記ビデオ信号の基準フレームと前記所定数倍の精度の位相情報との位相差により前記オーディオ信号の前記サンプリング周期を制御する
ことを特徴とする同期方法。 - ビデオ信号とオーディオ信号との同期化を行う同期装置において、
前記オーディオ信号のサンプリング周期で動作し、前記ビデオ信号のフレーム周期での前記オーディオ信号のサンプリング数に応じて、前記フレームあたりのサンプリング数をカウントアップし、位相情報を出力するカウント手段と、
前記カウント手段から出力された前記位相情報のうちのロックレンジ内で、前記オーディオ信号のサンプリング周期の所定数倍のクロックによりカウントを行い、前記位相情報を、前記サンプリング周期の前記所定数倍の精度の位相情報に変換する変換手段と、
前記カウント手段から出力された前記位相情報が第１の所定値に達したとき、前記オーディオ信号のサンプリング周期の所定数倍のクロックによる前記変換手段のカウントを開始するとともに、前記カウント手段から出力された前記位相情報が第２の所定値に達したとき、前記変換手段のカウントを停止して前記ロックレンジ外の前記位相情報をリミットするリミット手段と
を備え、
前記ビデオ信号の基準フレームと前記所定数倍の精度の位相情報との位相差により前記オーディオ信号の前記サンプリング周期を制御する
ことを特徴とする同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23364997A JP3814971B2 (ja) | 1997-08-29 | 1997-08-29 | 同期方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23364997A JP3814971B2 (ja) | 1997-08-29 | 1997-08-29 | 同期方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1175161A JPH1175161A (ja) | 1999-03-16 |
| JP3814971B2 true JP3814971B2 (ja) | 2006-08-30 |
Family
ID=16958362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23364997A Expired - Fee Related JP3814971B2 (ja) | 1997-08-29 | 1997-08-29 | 同期方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4469758B2 (ja) | 2005-07-04 | 2010-05-26 | パナソニック株式会社 | 音声処理装置 |
-
1997
- 1997-08-29 JP JP23364997A patent/JP3814971B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1175161A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474724B1 (en) | Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal | |
| US6104222A (en) | Flexible phase locked loop system | |
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| US7158045B1 (en) | Method and apparatus for maintaining an ideal frequency ratio between numerically-controlled frequency sources | |
| CA1246206A (en) | Frequency division multiplexed analog to digital converter | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| JP3814971B2 (ja) | 同期方法および装置 | |
| DK168846B1 (da) | Fremgangsmåde ved og apparat til signalregistrering, registreringsbærer med et i overensstemmelse hermed registreret signal, samt apparat til signalgengivelse | |
| JP2877070B2 (ja) | クロック生成回路 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| KR100220847B1 (ko) | 디지탈 비디오 카메라의 오디오 재생 클럭 발생 장치 | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| KR0143530B1 (ko) | 디지탈 자동 주파수 조정장치 | |
| JPH10228730A (ja) | クロック生成回路 | |
| JP2692669B2 (ja) | クロック生成回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JPH0340266A (ja) | 発振回路の制御装置 | |
| JPH0754965B2 (ja) | 水平同期再生装置 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| LAPS | Cancellation because of no payment of annual fees |