KR100221438B1 - 동기 클록 발생 회로 - Google Patents

동기 클록 발생 회로 Download PDF

Info

Publication number
KR100221438B1
KR100221438B1 KR1019920005889A KR920005889A KR100221438B1 KR 100221438 B1 KR100221438 B1 KR 100221438B1 KR 1019920005889 A KR1019920005889 A KR 1019920005889A KR 920005889 A KR920005889 A KR 920005889A KR 100221438 B1 KR100221438 B1 KR 100221438B1
Authority
KR
South Korea
Prior art keywords
trapezoidal wave
reference pulse
phase comparison
circuit
pulse
Prior art date
Application number
KR1019920005889A
Other languages
English (en)
Other versions
KR920020856A (ko
Inventor
가즈오 이도
다까시 다까야마
요시유끼 스즈끼
Original Assignee
이데이 노부유끼
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시기가이샤 filed Critical 이데이 노부유끼
Publication of KR920020856A publication Critical patent/KR920020856A/ko
Application granted granted Critical
Publication of KR100221438B1 publication Critical patent/KR100221438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Abstract

사다리꼴파 발생 회로(19)로부터의 사다리꼴파와 기준 펄스 발생 회로(12)로부터의 기준 펄스 RP와의, 위상을 위상 비교 회로(21)에서 비교하여, 또한, 사다리꼴파와 CH2 발생회로(23)로부터의 의사 기준 펄스 rp와의 위상을 위상 비교회로(22)에서 비교하여, DC 검출 회로(24)에서 이들의 위상 비교 출력의 차몫에 의거해서 사다리꼴파의 경사를 제어함과 동시에 이 제어된 사다리꼴파의 경사를 제어함과 동시에 이 제어된 사다리꼴파와 기준 펄스 RP 와의, 위상 비교 결과로 제어된 VCO(15)의 출력을 동기 클록 신호로 하고 있다.
동기 클록 신호의 주파수가 안정되어, 온도 특성, 부품의 경시 변화등에 의한 주파수의 어긋남을 보정할 수가 있어, 재생 영상에 구부러짐이나 휨 등의 열화가 발생하지 않고, 화질의 향상을 도모할 수가 있게 된다.

Description

동기 클록 발생 회로
제1도는 본 발명 실시예의 동기 클록 발생 회로의 개략적인 구성을 도시하는 블록 회로도.
제2도는 본 발명 실시예의 동기 클록 발생 회로의 주요부에서의 타이밍을 도시하는 타이밍 챠트.
제3도는 종래의 동기 클록 발생 회로의 개략적인 구성을 도시하는 블록 회로도.
제4도는 종래의 동기 클록 발생 회로에 있어서의 주파수 어긋남을 설명하기 위한 파형도.
제5 및 6도는 동기 클록 발생 회로에 있어서 주파수 어긋남을 설명하기 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 동기 분리 회로 12 : 기준 펄스 발생 회로
14 : 로우패스 필터 15 : VCO
16 : PLL카운터 18 : 카운트 H 발생 회로
19 : 사다리꼴파 발생회로 21, 22 : 위상 비교 회로
23 : CH2 발생 회로 24 : DC 검출 회로
56 : 샘플 홀드 회로
본 발명은 예를 들자면 비디오 신호의 동기 신호에 동기한 클록 신호를 발생하는 동기 클록 발생회로에 관한 것이다.
비디오 신호의 동기 신호에 동기한 클록 (동기 클록 신호)를 발생시키는 동기 클록 발생 회로로서는, 예를 들자면, 비디오 신호의 시간축 보정을 하는, 말하자면 타임 베이스 콜렉터(TBC)내에 설치되는 메모리의 기입 클록 신호(동기 클록 신호)를 발생시키는 클록 발생회로가 있다. 이 동기 클록 발생 회로는, 예를 들자면, 제 3도에 도시하는 바와 같은 구성이다.
이 제3도에 있어서, 입력 단자(10)에는 예를 들자면 비디오 테이프 레코더(VTR)로부터의 재생 비디오 신호가 공급 되어 있다. 이 재생 비디오 신호는, 동기 신호 분리회로(11)에 보내진다. 이 동기 신호 분리 회로(11)에서는, 상기한 재생 비디오 신호의 수평(H), 수직(V) 동기 신호내의 수평 동기 신호 SH가 분리된다. 이 수평 동기 신호 SH 는 기준 펄스 발생 회로(12)로 보내진다. 이 기준 펄스 발생 회로(12)에서는, 이 수평 동기 신호 SH에 의거해서 기준펄스 RP가 생성된다. 이 기준 펄스 RP는, 후술하는 위상 비교 회로(53)로 보내진다.
한편, 상기한 기준펄스 발생 회로(12)로부터의 기준 펄스 RP는, 전압제어 발진기(VCO)(15)에도 보내져 있다.
이 VCO(15)에서는, 상기한 TBC 의 메모리로 보내지는 기입 클록 신호(동기 클록 신호)WCK가 발생되어, 단자(17)를 거쳐서 이 TBC로 보내지도록 되어 있다. 단, 이 VCO(15)는, 상기한 비디오 신호의 수평 동기 신호에 의해서 생성되는 상기한 기준 펄스 RP와, 이 동기 클록 신호와의 위상을 비교한 결과에 의거해서 제어되도록 되어 있다. 즉, 이 위상 비교 결과를, 로우 패스 필터(LPF)(14)를 거쳐서 이 VCO(15)에 피드백하는 PLL(페이즈, 록크, 루프)를 구성하므로서, 상기한 동기 클록 신호의 위상을 상기한 비디오 신호의 수평 동기 신호에 의한 기준 펄스 RP와 맞추도록 하고 있다.
이와 같은 것을 하기 위해, 상기한 VCO(15)의 출력인 상기한 동기 클록 신호는, PLL카운터(16)로 보내진다. 이 PLL 카운터(16)는, 상기한 동기 클록 신호의 클록수를 카운트하여, 그 결과를 카운트 H발생 회로(58)로 보낸다. 이 카운트 H 발생 회로(58)에서는, 상기한 기입 클록(동기 클록 신호) WCK를 N(N=858 혹은 910등)분주한 트리거 펄스 CH를 생성하고 있다.
이트리거 펄스 CH는, 사다리꼴파 발생회로(59)로 보내진다. 이 사다리꼴파 발생 회로(59)에서는, 상기한 트리거 펄스 CH의 하강 모서리에서 사다리꼴파가 형성된다. 이 사다리꼴파는, 위상 비교 회로(53)로 보내지고 있다. 이 위상 비교 회로(53)에는, 상술한 바와 같이, 상기한 기준 펄스 발생 회로(12)로부터의 기준펄스 RP도 공급되어 있다. 즉, 이 위상 비교 회로(53)가 상술한 기준 펄스 RP와 상기한 동기 클록 신호와의 위상을 비교하기 위한 것으로서, 이 위상 비교 회로(53)에서는, 상기한 사다리꼴파를 사용해서, 상기한 동기 클록 신호와 상기한 기준 펄스 RP의 위상을 비교하도록 하고 있다.
구체적으로 말하자면, 이 위상 비교 회로(53)에서는, 상기한 사다리꼴파를 상기한 기준 펄스 RP 로 샘플하고 있다. 이 위상 비교 회로(53)의 출력을 에러 신호로서 상기한 로우 패스 필터(14)를 거쳐서 상기한 VCO(15)에 피이드백하는 것으로, 이 VCO(15)를 제어하도록 하고 있다.
또한, 위상 비교 회로(53)로부터의 상기한 에러 신호는, 샘플 홀드 회로(56)를 거쳐서 상기한 로우 패스 필터(14)로 보내지도록 되어 있다.
그런데, 제4도에 도시하는 바와 같이 상기한 카운트 H 발생 회로(58)로부터의 상기한 트리거 펄스 CH의 하강 위치는, 상기한 PLL 카운터(16)의 디코드값으로 말하면 영상신호의 1H분에 해당하는 N(예를 들자면 N=910)보다 n만큼 앞의 N-n(예를 들자면 n=14로 한경우, N-n=910-14=896)의 위치에서 CH의 하강이 발생된다. 따라서, 상기한 사다리꼴 발생 회로(59)는 이 CH의 하강의 위치보다 낮은 슬로우프(slope)의 사다리꼴파가 발생된다. 그래서 이 CH의 위치로부터 상기한 PLL카운트(16)에서 다시 n(예를 들자면 14)만큼 카운트한 위치에 해당하는 다음의 1H의 타이밍으로 기준 펄스 PR 가 상기한 기준 펄스 발생 회로(12)로부터 발생되어서 상기한 위상 비교기(53)에서 위상 비교된다.
예를 들자면 다음의 기준 펄스 PR이 늦게 도래한 경우는, 사다리꼴파의 후반을 샘플하게 되어, 역으로 기준 펄스 PR가 빨리 도래한 경우는, 사다리꼴파의 전반을 샘플하게 되어, 각각 에러 신호로서 샘플 홀도 회로(56), LPF14를 거쳐서 VCO(15)에 공급되어, 항상 VCO(150)에서 발생되는 클록 WCK이 기준 펄스 RP에 동기하도록 제어되어 있다.
그러나, 상기한 사다리꼴파 발생 회로(59)로부터의, 사다리꼴파인 내림 슬로우프의 경사가 회로의 불균형이나 온도 특성에 의한 변동 및 경년변화 등에 의해 변화하는 일이 있다. 그 같은 상태를 제4도를 사용하여 설명을 한다.
통상속도 테이프 주행에 있어서 재생시에 있어서는, 사다리꼴파의,경사는 b가 정상이라고 상정(想定)한다. CH의 하강은 1H에 해당하는 N클록으로부터 n클럭만큼 앞에서 야기된다. 그래서 이 CH 의 하강으로부터 n클록에 해당하는 시간 t를 경과해서 도래한 기준 펄스 RPb가 이 경사 b를 샘플하는 값을 기준 레벨로 하여, 이 기준 펄스 RP에 의해 샘플되는 경사 b의 값이 이 기준 레벨로 되도록 위상비교기(53)로부터 에러 신호가 발생하여 VCO(15)를 제어하도록 구성되어 있다.
이때, 사다리꼴파의 경사가 어떠한 영향으로 변화하여 경사 a로된 경우, VCO(15)는 기준펄스 RP가 경사 a의 기준 레벨 a'에 위치하도록 하기 위해 기준 펄스 RP와의, 관계는 RPa에 표시하는 바와 같이 된다. 제4도에 있어서는, RP가 어긋나도록 그려져 있으나, 실제로는 RP의 발생 간격은 동기 신호의 간격으로 기본적으로는 일정하므로, 경사가 a와 같이 급하게 된 경우는 CH의 하강 위치가 지연되도록 VCO(15)가 제어하게 된다. CH까지의 카운트 클록수는 N-n(예를 들자면 896)과 일정하기 때문에, VCO(15)는 클록의 주파수를 낮게하여 CH의 하강 위치를 지연시키게 된다.
이 경우 기입 클록 WCK의 주파수가 내려가, 이 WCK가 공급 되는 TBC가 정상으로 동작할 수 없게 된다.
또한, 사다리꼴파의, 경사기 C와 같이 완만해진 경우, VCO(15)는 기준 펄스 RP가 경사 C의 기준 레벨의 위치 C'로 되도록 클록을 제어한다. 이 경우는 반대로 CH 의 하강의 위치가 빨라지도록 VCO(15)는 클록 주파수를 올려 대처하게 되어 동일하게 TBC가 정상으로 동작할 수 없게 된다.
여기에서, 상기한 재생 비디오 신호의 1H의 길이는, 재생시의 재생 속도로 변화하는 것이다. 이로 인하여, 상기한 사다리꼴파의 정확한 경사라는 것도, 이 재생의 상태(재생속도)로 변화하게 된다. 종래는, 이 경사의 변화를 단자(60)에서 공급되는 재생 스피드 정보에 의거한 오픈 루프로 제어하고 있다.
그러나, 이와 같은 경우, 예를 들자면 온도 특성이나 각종 부품의 경시 변화시에 의한 상기한 주파수 어긋남은 피할 수 없고, 이 주파수의, 어긋남에 의해, 재생 영상에 구부러짐이나 휨 등의열화(劣化)가 발생하여, 화질이 저하하는 현상이 야기되고 있었다.
또한, 특히, 드롭 아웃에서 상기한 기준 펄스 RP가 나오지 않는 경우는, 상기한 VCO(14), PLL카운터(16)의, 리셋트가 행해지지 아니하기 때문에, 주파수의 어긋남이 그대로 영상의 구부러짐 등으로 되는 현상도 발생하는 일이 있었다.
거기에서, 본 발명은, 상술하는 바와 같은 실정을 감안하여 제안이된 것이며, 재생 속도의 변화에 대해서 뿐만 아니라 온도 특성, 부품의 경시 변화등에 의한 주파수의 어긋남도 보정할 수가 있어, 재생 영상에 구부러짐이나 휨등의 열화가 발생하지 않고, 화질의 향상을 도모할 수가 있는 동기 클록 발생 회로를 제공하는 것을 목적으로 하는 것이다.
본 발명의 동기 클록 발생 회로는, 상술한 목적을 달성하기 위해 제안된 것이며, 입력 비디오 신호의 동기 신호에 동기한 동기 클록 신호를 발생하는 동기 클록 발생 회로에 있어서, 입력 비디오 신호의 동기 신호에 의한 기준 펄스를 발생시키는 기준 펄스 발생 수단과, 클록 펄스를 발생시키는 클록 펄스 발생 수단과, 상기한 기준 펄스에 의거해서 상기한 클록 펄스를 카운트로 하는 카운트 수단과, 상기한 카운트 수단의 카운트 출력에 의거해서 의사 기준 펄스를 발생시키는 의사 기준 펄스 발생 수단과, 상기한 카운트 수단의 카운트 출력에 의한 기준 펄스 발생 수단과, 상기한 카운트 수단의 카운트 출력에 의한 트리거 펄스를 발생하는 트리거 펄스 발생수단과,, 상기한 트리거 펄스에 의거해서 사다리꼴파를 발생시키는 사다리꼴과 발생 수단과, 상기한 사다리꼴파 발생 수단으로부터의 사다리꼴파와 상기한 기존 펄스와의, 위상을 비교하는 제1의 위상 비교 수단과, 상기한 사다리꼴파 발생 수단으로부터의 사다리꼴파와 상기한 의사(擬似)기준 펄스와의 위상을 비교하는 제2의 위상 비교 수단과, 상기한 제 1 제2의 위상 비교 수단의출력의 차몫을 검출하여 이 차몫에 의해 상기한 사다리꼴파 발생 수단의 사다리꼴파의, 경사를 제어하는 사다리꼴파 제어 수단을 갖고, 상기한 제1의 위상 비교 수단에서의 위상 비교 결과에 의해, 상기한 클록 펄스 발생 수단을 제어하여, 이 제어된 클록 펄스 발생 수단의 출력을 상기한 동기 클록 신호로 하도록 한 것이다.
본 발명의 동기 클록 발생 회로에 의하면, 사다리꼴파와 기준 펄스 위상 비교 출력과, 사다리꼴파와 의사 기준 펄스의 위상 비교 출력과의 차몫에 의해서, 이 사다리꼴파의 경사를 제어하고 있으며, 경사가 제어된 사다리꼴파와 기준 펄스의 위상 비교 결과에 의해 클록 펄스 발생 수단을 제어하여, 이 제어된 클록 펄스를 동기 클록 신호로 하고 있다.
다음에, 본 발명의 동기 클록 발생 회로의 실시예를 도면을 참조하면서 설명을 한다.
제1도에 본 발명 실시예의 동기 클록 발생 회로의 블록도를 도시한다.
본 실시예의 동기 클록 발생 회로는, 입력 단자(10)를 거쳐서 공급되는 입력 비디오 신호의 동기 신호에 동기한 동기 클록 신호를 발생하여, 이 동기 클록 신호를 예를 들자면 상기한 TBC의 메모리의 기입 클록 신호 WCK로서 단자(17)에서 출력하는 동기 클록 발생 회로이다.
이 제1도에 도시하는 본 실시예의 회로에 있어서, 입력 비디오 신호의 동기 신호에 의한 기준 펄스 RP를 발생시키는 기준 펄스발생 회로(12)와, 클록 펄스인 동기 클록 신호를 발생시키는 클록 펄스 발생 수단으로서의 VCO(15)와, 상기한 기준 펄스 RP에 의거해서 상기한동기 클록 신호를 카운트로 하는 카운트 수단인 PLL카운터(16)와, 상기한 PLL카운터(16)의 카운트 출력에 의거해서 의시 기준 펄스 rp를 발생시키는 의사 기준 펄스 발생 수단으로서의 CH2 발생 회로(23)와, 상기한 PLL 카운터(16)의, 카운트 출력에 의한 트리거 펄스 CH를 발생하는 트리거 펄스 발생 수단인 카운트 H 발생 회로(18)와, 상기한 트리거 펄스에 의거해서 사다리꼴파를 발생시키는 사다리꼴파 발생 회로(19)와, 상기한 사다리꼴파 발생 회로(19)로부터의 사다리꼴파와 상기한 기준 펄스 RP와의, 위상을 비교하는 제1의 위상 비교 회로(21)와, 상기한 사다리꼴파 발생 회로(19)로부터의 사다리꼴파와 상기한 의사 기준 펄스 rp와의 위상을 비교하는 제2의 위상 비교 회로(22)와, 상기한 제1, 제2의 위상 비교 회로(21,22)의 출력의 차 몫을 검출하여 이 차몫에 의해 상기한 사다리꼴파 발생 회로(19)의 사다리꼴파의 경사를 제어하는 사다리꼴파 제어 수단인 DC 검출 회로(24)를 갖고, 상기한 제1의 위상 비교 회로(21)에서의 위상 비교 결과에 의해서, 상기한 VCO(15)를 제어하여, 이 제어된 VCO(15)의, 출력을 상기한 기입 클록 신호 WCK로 하도록 한 것이다.
또한, 이 제1도에 있어서, 상술한 제1도의 구성요소와 같은 기능을 갖는 것에는, 같은 지시 부호를 붙여서 그 상세한 설명은 생략한다.
즉, 상술한 종래의 동기 클록 발생 회로에 있어서는, 사다리꼴파의 경사 보정을, 상기한 제3도의 단자(60)에서 공급되는 재생 스피드 정보만을 사용해서 오픈 루프로 행하고 있었던 일이 문제이므로, 본 발명 실시예에 있어서는, 상기한 재생 스피드 정보를 사용하지 않고서, 후술하는 바와 같이, 이 사다리꼴파의 경사의 어긋남을 검출하도록 하여, 이 어긋난 량을 상기한 사다리꼴파 발생 회로(19)에 피이드백하므로서, 이 사다리꼴파의 경사를 제어하도록 하고 있다.
제1도에 있어서, 이 본 실시예의 동기 클록 발생 회로는, 동기 신호 분리 회로(11)에서 재생 비디오 신호의 수평 동기 신호 SH가 분리되어, 기준 펄스 발생 회로(12)에서 이 수평 동기 신호 SH에 의거해서 기준 펄스(리셋트 펄스, 샘플 펄스)RP가 생성된다. 이 기준 펄스 RP는, 전압 제어 발진기(VCO)(15)에 보내져 이 VCO(15)로부터는 상기한 기입 클록 신호(동기 클록 신호)WCK가 발생된다. 또한, PLL카운터(16)에서는, 상기한 기입 클록 신호 WCK의 클록수를 카운트하여, 그 결과를 본 실시예의 카운트 H 발생 회로(18)로 보낸다. 이 카운트 H발생 회로(18)에서는, 상기한 PLL 카운터(16) 의 카운터 출력에 의거해서, 상기한 트리거 펄스 CH의 예를 들자면 2배의 주파수의 펄스(예를 들자면 배의 트리거 펄스 ch로 함)을 발생하는 것이다. 즉, 이 카운트 H 발생 회로(18)에서는, 제2도에 도시하는 바와 같이, 상기한 트리거 펄스 CH에 대해서 주파수가 2배의 배 트리거 ch가 발생되어 있다.
이 배트리거 펄스 ch는, 본 실시예의 사다리꼴파 발생 회로(19)로 보내진다. 이 사다리꼴파 발생 회로(19)에서는, 상기 배 트리거 펄스 ch의 하강 모서리에서 제2도에 도시하는 것과 같은 사다리꼴파가 생성된다. 즉, 상기한 트리거 펄스 CH의 2배의 주파수의 배 트리거 펄스 ch를 사용하므로서, 수평 주기 H의 한가운데에도 하강이 오도록 되어, 따라서, 상기한 사다리꼴파 발생 회로(19)에서는, 이 하강에서도 사다리꼴파가 형성되도록 되어 있다. 이 사다리꼴파는, 본 실시예의 위상 비교 회로(21 및 22)로 보내진다. 이들 위상 비교 회로(21,22)중의 회로(21)에는, 상술한 바와 같이, 상기한 기준 펄스 발생 회로(12)로부터의 기준 펄스 RP가 공급되어 있다. 이 위상 비교 회로(21)에서는, 상술한 위상 비교 회로(53)와 같이, 상기한 사다리꼴파 발생 회로(19)로부터의 상기한 사다리꼴파를 제2도에 도시하는 상기 기준 펄스(샘플 펄스) RP에서 샘플하는 처리가 행해진다.
이것에 대해, 상기한 위상 비교 회로(22)에는, CH2 발생 회로(23)로부터의, 출력이 공급되어 있다. 여기에서, 이 CH2발생 회로(23)는, 상기한 PLL 카운터(16)의 카운트 출력에 의거해서, 제2도에 도시하는 바와 같이, 상기한 배 트리거 펄스 ch의 상기 수평 주기 H의 한 가운데의 하강 모서리에서 n클록의, 곳에 펄스(예를 들자면 의사 기준 펄스 rp로 한다)를 형성하는 것이다. 즉 구체적으로 말하면 상기한 CH2발생 회로(23)는, 상기한 배 트리거 펄스 ch의 상기한 수평 주기 H의 한 가운데의 하강에서 상기한 PLL 카운터(16)의 디코드값의 n클록 몫의 곳에 이 의사 기준 펄스 rp 를 형성하는 것으로 되어 있다. 상기한 의사 기준 펄스 rp는, 이와 같은 사실로부터, 상기한 위상 비교 회로(22)에서는, 상기한 사다리꼴파를 이 의사 기준 펄스 rp에서 샘플하도록 되어 있다.
여기에서, 상술한 바와 같이, 사다리꼴 발생 회로(19)에서의 사다리꼴파의 경사가 어긋나있다는것은, 상술한 제4도의 기간 t에 해당하는 기간이, 이 n클록 몫에 일치하고 있지 않다는 것이다.
거기에서, 본 실시예에서는, 상기한 위상 비교 회로(22)에 있어서 상기한 의사 기준 펄스 rp 에서 이 사다리꼴파를 샘플한 값(직류값)과, 상기한 위상 비교 회로(21)에 있어서, 상기한 기준 펄스 RP에서 샘플한 값(직류값)을, DC검출 회로(24)에서 다시 비교함으로서 상기한 사다리꼴파의, 경사 어긋남을 검출하도록 하고 있다. 이 DC 검출 회로(24)에서는, 제2도에서 도시하는 바와 같이, 상기한 위상 비교 회로(21)로부터의 직류값으로 표시되는 에러 신호 A와, 상기한 위상 비교 회로(22)로부터의 직류값으로 나타내어지는 에러 신호 b와의 차몫을 검출하여, 이 차몫이 제로로 되도록, 상기한 사다리꼴파 발생 회로(19)를 제어하고 있다. 예를 들자면, 사다리꼴파의경사가 제5도에 도시되는 W와 같이 통상의 경사 Z보다 급한 경사로된 경우, 위상 비교 회로(21)에서는 종래에 대로 기준 펄스 RP가 기준 레벨인 V의 위치에 위치하도록 VCO(15)로 클록의주파수를 낮추어서 록크하도록 에러 신호를 발생 시킴으로서, 기준 펄스 RP에 의한 급한 사다리꼴파 W의 샘플값은 X로 된다.
위상 비교 회로(22)에서는 ch의 하강 위치에서 n클록 (예를 들자면 n=14)만큼 카운트한 위치에서 CH2발생 회로(23)로 부터 발생하는 의사 기준 펄스 rp와 사다리꼴파를 비교하게 된다. 이 의사 기준 펄스 rp는 기준 펄스 RP와 같이 사다리꼴파를 기준 레벨에서 샘플하는 위치 V에서 록크하도록 제어되어 있지 않고, 단지 ch의 위치에서 n클록의 위치에서 발생되기때문에, 사다리꼴파가 급한 W의 상태라도 U의 위치에서 rp가 발생하게 된다.
이 의사 기준 펄스 rp에서 급한 사다리꼴파 W의 내려가는 슬로우프를 샘플하면 기준 펄스 RP에서의 샘플값 X보다 낮은 값Y이 샘플되게 된다.
또한, 사다리꼴파의,경사가 제6도에 도시되는 L와 같이 통상의 경사 M보다 완만한 경사로 된 경우,위상 비교 회로(21)에서는 기준 펄스 RP가 기준 레벨인 N의 위치에 샘플값 P을 샘플하여, 위상 비교 회로(22)에서는 의사 기준 펄스 rp는 역시 ch보다 n클록 의 위치 0에서 완만한 사다리꼴파를 샘플하여 샘플값 Q을 얻게 된다.
이 샘플값 X와 Y, 또는 P와 Q는 DC검출부(24)에서 비교되어, 이 차가 없어지도록 사다리꼴파 발생 회로(19)를 제어함으로서 제5도의 Z 또는 제6도의 M으로 도시되는 정상인 사다리꼴파의 내려가는 슬로우프의, 경사를 제어할 수가 있다.
이와 같은 사다리꼴파의 변화는 회로의, 불균형, 온도 특성의 변화나 경년 변화등 비교적 시정수가 긴 변화이기 때문에, 사다리꼴파의제어계는 PLL을 구성하는 계만큼 응답성이 높을 필요가 없다. 그로 인하여 각각의 샘플값 X와 Y, 또는 P와 Q의 직류 성분의 값 끼리를 DC검출부(24)에서 비교하여 사다리꼴파 발생 횔(19)로의 제어 신호를 얻고 있다.
또한, 위상비교 회로(21)로부터의 상기한 에러 신호 A는,샘플 홀드 회로(56)를 거쳐서 상기한 로우패스 필터(14)에 보내지도록 되어 있다, 이로 인한여, 상기한 VCO(15)는, 이 로우 패스 필터(14)를 거쳐서 상기한 에러 신호 A에 의거해서 제어되도록 되어, 이 VCO(15)에서는 위상 보정이 이루어진 동기 클록 신호가 출력되도록 된다. 따라서, TBC에 메모리에 보내지는 기입 클록 신호 WCK도 위상 보정된것으로 된다.
상술하는 바와 같이, 본 실시예의 동기 클록 발생 회로에 있어서는, 위상 비교 회로(21)에서 사다리꼴파와 기준 펄스 RP와의 위상을 비교하여, 또한, 위상 비교 회로(22)에서 사다리꼴파와 의사 기준 펄스 rp와의, 위상을 비교하여, DC검출 회로(24)에서 이들 위상 비교 회로(21,22)의 위상 비교 결과의 차몫을 구해, 이 차몫이 제로로 되도록 상기한 사다리꼴파 발생 회로(19)를 제어하도록 하고 있기 때문에, 종래와 같이 재생 스피드 정보를 사용한 오픈 루프에서의 경사 제어와 다르며, 재생 스피드의 변화에 영향을 하지 않토록 되어 있다. 또한, 온도 특성, 경시 변화에 의한 주파수 어긋남을 보정할 수가 있게 된다. 따라서, 동기 클록 신호 즉 TBC의메모리의 기입 클록 신호 WCK의 주파수가 안정되어, 재생 화상의 구부러짐, 휨과 같은 열화가 없어져, 화질의 향상을 도모할 수가 있다. 또다시, 본 실시예에 의하면, 사다리꼴파의 보정이 피이드백 루프에 의해 행해지기 때문에, 이 사디리꼴파의 초기 조정이 불필요해져, 무조정화나 코스트 다운이 가능해진다.
상술한 바와 같이, 본 발명의 동기 클록 발생 회로에 있어서는, 사다리꼴파와 기준 펄스와의 위상을 비교하여, 또한, 사다리꼴파와 의사 기준 펄스와의 위상을 비교하여, 이들의 위상 비교 출력의 차몫에 의거해서 사다리꼴파와 기준 펄스와의 위상 비교 결과로 제어된 클록 펄스 발생 수단의 출력을 동기 클록 신호로 하고 있기 때문에, 동기 클록 신호의 주파수가 안정되어,재생 속도의 변화에 대해서 뿐만 아니라, 온도 특성, 부품의 경시 변화등에 의한 주파수 어긋남도 보정할 수가 있어, 재생 영상에 구부러짐이나 휨 등의 열화가 발생하지 않고, 화질의 향상을 도모할 수가 있게 된다. 또 다시, 사다리꼴파의보정이 피이드 백 루프에 의해 행해지기 때문에, 이 사다리꼴파의 초기 조정이 불필요하게 되어, 무조정화나 코스트 다운이 가능해진다.

Claims (1)

  1. 입력 비디오 신호의 동기 신호에 동기한 동기 클록 신호를 발생하는 동기 클록 발생 회로에 있어서, 입력 비디오 신호의 동기 신호에 의한 기준 펄스를 발생시키는 기준 펄스 발생 수단과, 클록 펄스를 발생시키는 클록 펄스 발생 수단과, 상기한 기준 펄스에 의거해서 상기한 클록 펄스를 카운트로 하는 카운트 수단과, 상기한 카운트 수단의 카운트 출력에 의거해서 의사 기준 펄스를 발생시키는 의사 기준 펄스 발생 수단과, 상기한 카운트 수단의 카운트 출력에 의한 트리거 펄스를 발생하는 트리거 펄스 발생 수단과, 상기한 트리거 펄스에 의거해서 사다리꼴파를 발생시키는 사다리꼴파 발생 수단과, 상기한 사다리꼴파 발생 수단으로부터의 사다리꼴파와 상기한 기준 펄스와의 위상을 비교하는 제1의 위상 비교수단과, 상기한 사다리꼴파 발생 수단으로부터의 사다리꼴파와 상기한 의사 기준 펄스와의 위상을 비교하는 제2의 위상 비교 수단과, 상기한 제1, 제2의 위상비교 수단의 출력의 차몫을 검출하여 이 차몫에 의하여 상기한 사다리꼴파발생 수단의 사다리꼴파의 경사를 제어하는 사다리꼴파 제어 수단을 갖고,상기한 제1의 위상 비교 수단에서의 위상 비교 결과에 의해서, 상기한 클록 펄스 발생 수단을 제어하여, 이 제어된 클록 펄스 발생 수단의 출력을 상기한 동기 클록 신호로 하는 것을 특징으로 하는 동기 클록 발생 회로.
KR1019920005889A 1991-04-11 1992-04-09 동기 클록 발생 회로 KR100221438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-163298 1991-04-11
JP3163298A JP2995923B2 (ja) 1991-04-11 1991-04-11 同期クロック発生回路

Publications (2)

Publication Number Publication Date
KR920020856A KR920020856A (ko) 1992-11-21
KR100221438B1 true KR100221438B1 (ko) 1999-09-15

Family

ID=15771172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005889A KR100221438B1 (ko) 1991-04-11 1992-04-09 동기 클록 발생 회로

Country Status (5)

Country Link
US (1) US5235422A (ko)
EP (1) EP0508767B1 (ko)
JP (1) JP2995923B2 (ko)
KR (1) KR100221438B1 (ko)
DE (1) DE69215945T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260407B2 (ja) * 1992-01-16 2002-02-25 エヌイーシー三菱電機ビジュアルシステムズ株式会社 水平発振制御回路
EP0674436B1 (de) * 1994-03-23 1999-09-08 Philips Patentverwaltung GmbH Schaltungsanordnung zum Demodulieren eines Videosignals
US5450136A (en) * 1994-05-13 1995-09-12 The United States Of America As Represented By The Secretary Of The Navy Decoder circuit for generating a system clock signal phase locked to a range tone signal
US5703656A (en) * 1995-12-12 1997-12-30 Trw Inc. Digital phase error detector for locking to color subcarrier of video signals
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
EP0922330A1 (en) 1997-06-27 1999-06-16 Koninklijke Philips Electronics N.V. Generation of a time period
WO2001022412A1 (fr) * 1999-09-20 2001-03-29 Hitachi, Ltd. Appareil d'enregistrement/reproduction d'information
US6954410B2 (en) * 2000-01-20 2005-10-11 Hitachi, Ltd. Information recording and reproducing apparatus for updating the waveform of a laser based on position information
JP3961738B2 (ja) * 2000-03-29 2007-08-22 富士通株式会社 磁気テープ装置
US6731146B1 (en) * 2000-05-09 2004-05-04 Qualcomm Incorporated Method and apparatus for reducing PLL lock time
US7656335B2 (en) * 2005-06-02 2010-02-02 Micronas Gmbh Device for determining a measure for a signal change and a method of phase control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729024A (en) * 1985-03-19 1988-03-01 Canon Kabushiki Kaisha Synchronizing pulse signal generation device
US4745494A (en) * 1985-06-12 1988-05-17 Hitachi Video Eng. Inc. System for correcting time base error of information reproducing apparatus
JPH0789668B2 (ja) * 1985-09-20 1995-09-27 キヤノン株式会社 映像信号再生装置
DE3814447A1 (de) * 1987-04-28 1988-11-17 Canon Kk Geraet zum aufzeichnen und/oder wiedergeben von informationssignalen
JPH01115275A (ja) * 1987-10-29 1989-05-08 Sony Corp 同期回路
JPH02309778A (ja) * 1989-05-24 1990-12-25 Victor Co Of Japan Ltd クロック生成回路
NL8901698A (nl) * 1989-07-04 1991-02-01 Philips Nv Oscillatorschakeling.

Also Published As

Publication number Publication date
EP0508767A2 (en) 1992-10-14
US5235422A (en) 1993-08-10
JP2995923B2 (ja) 1999-12-27
JPH04313991A (ja) 1992-11-05
EP0508767A3 (en) 1993-04-21
EP0508767B1 (en) 1996-12-18
DE69215945T2 (de) 1997-04-03
KR920020856A (ko) 1992-11-21
DE69215945D1 (de) 1997-01-30

Similar Documents

Publication Publication Date Title
US4613827A (en) Write clock pulse generator used for a time base corrector
JPS6277792A (ja) テレビジョン信号処理装置
KR100221438B1 (ko) 동기 클록 발생 회로
US4772950A (en) Method and apparatus for sampling and processing a video signal
US4974081A (en) Clock pulse generating circuit
JPS57160286A (en) Time base correcting device
US4196445A (en) Time-base error correction
US4127866A (en) Reference signal generator
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
JP2595570B2 (ja) 非標準信号判別回路
JPH0628382B2 (ja) 垂直同期信号作成回路
JP2643247B2 (ja) デジタル同期検出装置
EP0282242B1 (en) A phase synchronizing circuit for a time axis shift correcting circuit
JPH039615A (ja) 位相同期型発振回路
JP2570722B2 (ja) ビデオ信号測定装置
KR910009145Y1 (ko) 비디오의 지터 개선회로
JPH0218636B2 (ko)
JP2502742B2 (ja) 水平同期信号検出装置
JP3519878B2 (ja) 垂直同期動作の制御回路
JP2615794B2 (ja) 時間軸補正装置
JPS6139785A (ja) 位相同期ル−プ回路
JP3123612B2 (ja) 時間軸補正装置
JP2766094B2 (ja) 位相ロックループ
JPH03119881A (ja) クロック発生回路
JPH05252479A (ja) 時間軸補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee