JP2766094B2 - 位相ロックループ - Google Patents
位相ロックループInfo
- Publication number
- JP2766094B2 JP2766094B2 JP3249705A JP24970591A JP2766094B2 JP 2766094 B2 JP2766094 B2 JP 2766094B2 JP 3249705 A JP3249705 A JP 3249705A JP 24970591 A JP24970591 A JP 24970591A JP 2766094 B2 JP2766094 B2 JP 2766094B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- output
- period
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、装置の外部から供給さ
れる基準信号に対して新たな同期信号を得る位相ロック
ループに関する。
れる基準信号に対して新たな同期信号を得る位相ロック
ループに関する。
【０００２】
【従来の技術】映像信号を取り扱う各種機器において
は、入力される映像信号に対応して位相ロックループが
構成され、映像信号に同期した同期信号が位相ロックル
ープから機器各部に供給される。これにより機器の動作
が映像信号に同期し、入力される映像信号に対応可能と
なる。
は、入力される映像信号に対応して位相ロックループが
構成され、映像信号に同期した同期信号が位相ロックル
ープから機器各部に供給される。これにより機器の動作
が映像信号に同期し、入力される映像信号に対応可能と
なる。
【０００３】ところで、映像信号源となるビデオテープ
レコーダでは、有効映像期間へのノイズの重畳を避ける
ため、映像信号のブランキング期間内に各スイッチング
動体のタイミングが設定される。従って、映像信号の垂
直走査及び水平走査のブランキング期間には、スイッチ
ング動作に起因するノイズが重畳することになる。しか
し、このような映像信号のブランキング期間に重畳する
ノイズは、映像成分に影響を与えることはないが、同期
成分に影響を与えるため、映像信号の同期成分を受ける
位相ロックループの誤動作の原因となる。即ち、位相ロ
ックループに供給される水平走査周期の基準信号は、映
像信号から映像成分を除去して得られるため、ブランキ
ング期間内のノイズが除去されないまま位相ロックルー
プに入力され、そのノイズによって位相ロックループの
位相比較器が反転し、本来の位相差に関係なく発振周波
数が変化するようになる。
レコーダでは、有効映像期間へのノイズの重畳を避ける
ため、映像信号のブランキング期間内に各スイッチング
動体のタイミングが設定される。従って、映像信号の垂
直走査及び水平走査のブランキング期間には、スイッチ
ング動作に起因するノイズが重畳することになる。しか
し、このような映像信号のブランキング期間に重畳する
ノイズは、映像成分に影響を与えることはないが、同期
成分に影響を与えるため、映像信号の同期成分を受ける
位相ロックループの誤動作の原因となる。即ち、位相ロ
ックループに供給される水平走査周期の基準信号は、映
像信号から映像成分を除去して得られるため、ブランキ
ング期間内のノイズが除去されないまま位相ロックルー
プに入力され、そのノイズによって位相ロックループの
位相比較器が反転し、本来の位相差に関係なく発振周波
数が変化するようになる。
【０００４】このような位相ロックループの誤動作を防
止する方法としては、ノイズの重畳が問題となる期間に
基準信号を他の同一周期の信号に置き換える方法が一般
的に用いられている。このように、基準信号を他の同一
周期の信号と置き換えることで誤動作を防止する位相ロ
ックループの構成を図４に示す。水平走査周期の基準ク
ロックＨＤ0は、位相比較器１の一方の入力に与えら
れ、この位相比較器１の出力ＰＤがローパスフィルタ
（ＬＰＦ）２を介して電圧制御発振器（ＶＣＯ）３の制
御入力に与えられる。ＶＣＯ３の発振出力を受けるＨ−
カウンタ４は、ＶＣＯ３の発振出力をカウントし、その
カウント値をデコーダ５に与える。このカウンタ４及び
デコーダ５は、ＶＣＯ３の発振出力をカウントして水平
走査期間を設定するためのもので、カウンタ４のカウン
ト値が水平走査期間に相当する所定の値となるタイミン
グでデコーダ５がカウンタ４をリセットするように構成
される。従って、カウンタ４が水平走査周期で動作し、
デコーダ５から水平走査周期の同期クロックＨＤ1が出
力される。そして、デコーダ５から得られる水平同期ク
ロックＨＤ1は、位相比較器１の他方の入力に与えら
れ、基準クロックＨＤ0に対して位相比較される。これ
により、ＶＣＯ３の発振周波数が水平同期クロックＨＤ
1と基準クロックＨＤ0との位相差が小さくなるように変
動し、その結果水平同期クロックＨＤ1が基準クロック
ＨＤ0に同期する。
止する方法としては、ノイズの重畳が問題となる期間に
基準信号を他の同一周期の信号に置き換える方法が一般
的に用いられている。このように、基準信号を他の同一
周期の信号と置き換えることで誤動作を防止する位相ロ
ックループの構成を図４に示す。水平走査周期の基準ク
ロックＨＤ0は、位相比較器１の一方の入力に与えら
れ、この位相比較器１の出力ＰＤがローパスフィルタ
（ＬＰＦ）２を介して電圧制御発振器（ＶＣＯ）３の制
御入力に与えられる。ＶＣＯ３の発振出力を受けるＨ−
カウンタ４は、ＶＣＯ３の発振出力をカウントし、その
カウント値をデコーダ５に与える。このカウンタ４及び
デコーダ５は、ＶＣＯ３の発振出力をカウントして水平
走査期間を設定するためのもので、カウンタ４のカウン
ト値が水平走査期間に相当する所定の値となるタイミン
グでデコーダ５がカウンタ４をリセットするように構成
される。従って、カウンタ４が水平走査周期で動作し、
デコーダ５から水平走査周期の同期クロックＨＤ1が出
力される。そして、デコーダ５から得られる水平同期ク
ロックＨＤ1は、位相比較器１の他方の入力に与えら
れ、基準クロックＨＤ0に対して位相比較される。これ
により、ＶＣＯ３の発振周波数が水平同期クロックＨＤ
1と基準クロックＨＤ0との位相差が小さくなるように変
動し、その結果水平同期クロックＨＤ1が基準クロック
ＨＤ0に同期する。
【０００５】また、基準クロックＨＤ0が与えられる位
相比較器１の入力側には、選択パルスＳＰに従って選択
動作するスイッチ６が設けられ、選択パルスＳＰによっ
て指定される期間に基準クロックＨＤ0が水平同期クロ
ックＨＤ1に置き換えられる。選択パルスＳＰは、ノイ
ズが発生する期間にスイッチ６が水平同期クロックＨＤ
1側を選択するように設定され、例えば、垂直同期クロ
ックＶＤ0を受けるモノマルチバイブレータ７により作
成される。即ち、スイッチング動作に起因するノイズが
発生する垂直走査のブランキング期間の一部を指定する
ように、垂直同期クロックＶＤ0の立ち下がりのタイミ
ングで所定の幅のパルスをモノマルチ７により作成し、
選択パルスＳＰとしてスイッチ６に供給する。この場
合、基準クロックＨＤ0を水平同期クロックＨＤ1と置き
換える置換期間は、垂直走査のブランキング期間の始ま
りに設定されるが、垂直同期クロックＶＤ0を遅延させ
てモノマルチ７に入力するように構成すれば、垂直走査
のブランキング期間内の所望のタイミングに所望の期間
に置換期間を設定できる。ここで、モノマルチ７に入力
する垂直同期クロックＶＤ0としては、映像信号から分
離して得られる垂直同期成分を用いる。
相比較器１の入力側には、選択パルスＳＰに従って選択
動作するスイッチ６が設けられ、選択パルスＳＰによっ
て指定される期間に基準クロックＨＤ0が水平同期クロ
ックＨＤ1に置き換えられる。選択パルスＳＰは、ノイ
ズが発生する期間にスイッチ６が水平同期クロックＨＤ
1側を選択するように設定され、例えば、垂直同期クロ
ックＶＤ0を受けるモノマルチバイブレータ７により作
成される。即ち、スイッチング動作に起因するノイズが
発生する垂直走査のブランキング期間の一部を指定する
ように、垂直同期クロックＶＤ0の立ち下がりのタイミ
ングで所定の幅のパルスをモノマルチ７により作成し、
選択パルスＳＰとしてスイッチ６に供給する。この場
合、基準クロックＨＤ0を水平同期クロックＨＤ1と置き
換える置換期間は、垂直走査のブランキング期間の始ま
りに設定されるが、垂直同期クロックＶＤ0を遅延させ
てモノマルチ７に入力するように構成すれば、垂直走査
のブランキング期間内の所望のタイミングに所望の期間
に置換期間を設定できる。ここで、モノマルチ７に入力
する垂直同期クロックＶＤ0としては、映像信号から分
離して得られる垂直同期成分を用いる。
【０００６】
【発明が解決しようとする課題】しかしながら、基準ク
ロックＨＤ0と水平同期クロックＨＤ1とを置き換えて位
相比較器１に入力すると、その置換期間内で位相比較器
１の２つの入力が一致することになるため、位相比較器
１の出力ＰＤがハイインピーダンス状態に固定され、Ｖ
ＣＯ３の発振が制御されなくなる。例えば、図５に示す
ように、ノイズが発生する１水平走査期間（１Ｈ）に基
準クロックＨＤ0を水平同期クロックＨＤ1に置き換える
上に選択パルスＳＰを設定すると、その置換期間の直前
に生じている基準クロックＨＤ0と水平走査クロックＨ
Ｄ1との位相差が置換期間において突然なくなったよう
に位相比較器ＰＤの出力が変化し、さらに置換期間の直
後においても、突然位相差が生じたように位相比較器１
の出力ＰＤが変化するため、置換期間の前後でＶＣＯ３
の発振が不安定になる。従って、基準クロックＨＤ0に
含まれるノイズによる誤動作を防止しているにも拘わら
ず、ジッタ成分が大きくなるといった問題を有してい
る。
ロックＨＤ0と水平同期クロックＨＤ1とを置き換えて位
相比較器１に入力すると、その置換期間内で位相比較器
１の２つの入力が一致することになるため、位相比較器
１の出力ＰＤがハイインピーダンス状態に固定され、Ｖ
ＣＯ３の発振が制御されなくなる。例えば、図５に示す
ように、ノイズが発生する１水平走査期間（１Ｈ）に基
準クロックＨＤ0を水平同期クロックＨＤ1に置き換える
上に選択パルスＳＰを設定すると、その置換期間の直前
に生じている基準クロックＨＤ0と水平走査クロックＨ
Ｄ1との位相差が置換期間において突然なくなったよう
に位相比較器ＰＤの出力が変化し、さらに置換期間の直
後においても、突然位相差が生じたように位相比較器１
の出力ＰＤが変化するため、置換期間の前後でＶＣＯ３
の発振が不安定になる。従って、基準クロックＨＤ0に
含まれるノイズによる誤動作を防止しているにも拘わら
ず、ジッタ成分が大きくなるといった問題を有してい
る。
【０００７】水平同期クロックＨＤ1以外の信号を用い
て基準クロックＨＤ0を置き換えるようにすることも考
えられるが、基準クロックＨＤ0と同一周期の安定した
信号を得ること自体困難であり、回路規模の大幅な増大
を伴うことが予想される。そこで本発明は、基準クロッ
クに周期的に重畳するノイズを位相ロックループ内に取
り込まないようにすると同時に位相比較器の出力の急な
変化を無くして位相ロックループの動作を安定化するこ
とを目的とする。
て基準クロックＨＤ0を置き換えるようにすることも考
えられるが、基準クロックＨＤ0と同一周期の安定した
信号を得ること自体困難であり、回路規模の大幅な増大
を伴うことが予想される。そこで本発明は、基準クロッ
クに周期的に重畳するノイズを位相ロックループ内に取
り込まないようにすると同時に位相比較器の出力の急な
変化を無くして位相ロックループの動作を安定化するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、第１の周期を有する第１のクロックを基準とし、こ
の第１のクロックに同期した第２のクロックを発生する
位相ロックループにおいて、上記第１のクロックに対す
る上記第２のクロックの位相差を検出する位相比較器
と、この位相比較器の比較結果に応答して発振周波数を
変化する電圧制御発振器と、この発振器の発振出力をカ
ウントするカウンタと、このカウンタのカウント値が所
定の値に達する毎に出力を反転して上記第２のクロック
を発生するデコーダと、上記第１のクロックに従うタイ
ミングで上記カウンタのカウント値をラッチすると共
に、ラッチした値に上記カウンタのカウント値が一致す
るタイミングで出力を反転し、上記第２のクロックに対
して一定の位相差を維持する上記第３のクロックを発生
する発生手段と、上記第１の周期より長い第２の周期で
一定の期間にわたり上記第１のクロックを上記第３のク
ロックと置き換えて上記位相比較器の入力に供給する置
換手段と、を備え、上記発生手段は、上記第２のクロッ
クに対する上記第３のクロックの位相差を上記置換手段
の置換期間の直前のタイミングでの上記第１のクロック
と上記第２のクロックとの位相差に一致させることにあ
る。
解決するために成されたもので、その特徴とするところ
は、第１の周期を有する第１のクロックを基準とし、こ
の第１のクロックに同期した第２のクロックを発生する
位相ロックループにおいて、上記第１のクロックに対す
る上記第２のクロックの位相差を検出する位相比較器
と、この位相比較器の比較結果に応答して発振周波数を
変化する電圧制御発振器と、この発振器の発振出力をカ
ウントするカウンタと、このカウンタのカウント値が所
定の値に達する毎に出力を反転して上記第２のクロック
を発生するデコーダと、上記第１のクロックに従うタイ
ミングで上記カウンタのカウント値をラッチすると共
に、ラッチした値に上記カウンタのカウント値が一致す
るタイミングで出力を反転し、上記第２のクロックに対
して一定の位相差を維持する上記第３のクロックを発生
する発生手段と、上記第１の周期より長い第２の周期で
一定の期間にわたり上記第１のクロックを上記第３のク
ロックと置き換えて上記位相比較器の入力に供給する置
換手段と、を備え、上記発生手段は、上記第２のクロッ
クに対する上記第３のクロックの位相差を上記置換手段
の置換期間の直前のタイミングでの上記第１のクロック
と上記第２のクロックとの位相差に一致させることにあ
る。
【０００９】
【作用】本発明によれば、基準となる第１のクロックを
第３のクロックに置き換える置換期間に、置換期間の直
前での第１のクロックと第２のクロックとの位相差が位
相比較器に保持され、置換期間の前後で位相比較器の出
力が急に変化することがなくなる。従って、位相比較器
の出力を受ける電圧制御発振器の発振が安定する。
第３のクロックに置き換える置換期間に、置換期間の直
前での第１のクロックと第２のクロックとの位相差が位
相比較器に保持され、置換期間の前後で位相比較器の出
力が急に変化することがなくなる。従って、位相比較器
の出力を受ける電圧制御発振器の発振が安定する。
【００１０】
【実施例】図１は、本発明の位相ロックループの構成を
示すブロック図である。この図において、位相比較器
１、ＶＣＯ３、カウンタ４及びデコーダ５は、図４と同
一であり、位相比較器１の出力ＰＤを受けるＶＣＯ３の
発振出力から得られる水平同期クロックＨＤ1を位相比
較器１の入力に与えるように構成される。
示すブロック図である。この図において、位相比較器
１、ＶＣＯ３、カウンタ４及びデコーダ５は、図４と同
一であり、位相比較器１の出力ＰＤを受けるＶＣＯ３の
発振出力から得られる水平同期クロックＨＤ1を位相比
較器１の入力に与えるように構成される。
【００１１】本発明の特徴とするところは、基準クロッ
クＨＤ0と水平同期クロックＨＤ1との位相差が保持され
るような置換クロックＨＤrを基準クロックＨＤ0に置き
換えて位相比較器１の入力に与えることにある。即ち、
基準クロックＨＤ0を置換クロックＨＤrに置き換える置
換期間の直前に、基準クロックＨＤ0と水平同期クロッ
クＨＤ1との位相差を示すデータをラッチ回路８にラッ
チし、このラッチ回路８にラッチされた値に基づいて置
換クロック発生回路９から置換クロックＨＤrを得てス
イッチ６に供給している。ラッチ回路８は、基準クロッ
クＨＤ0の立ち下がりのタイミングでカウンタ４のカウ
ント値をラッチし、その値を水平走査期間毎に置換クロ
ック発生回路９に与える。そして、置換クロック発生回
路９は、ラッチ回路８にラッチされた値を受けると共に
カウンタ４からのカウント値を受け、そのカウント値が
ラッチ回路８の値に一致するタイミングで立ち下がる置
換クロックＨＤrを発生する。例えば、図２に示すよう
に、水平同期クロックＨＤ1が基準クロックＨＤ0に対し
て進んだ位相にある場合、基準クロックＨＤ0の立ち下
がりでカウンタ４のカウント値をラッチすると、ラッチ
回路８には、デコーダ５に設定されるデコード値よりも
水平同期クロックＨＤ1と基準クロックＨＤ0との位相差
に相当する分だけ小さい値がラッチされるため、次の水
平走査期間には、１水平走査期間前の水平同期クロック
ＨＤ1と基準クロックＨＤ0との位相差分だけ水平同期ク
ロックＨＤ1に対して早いタイミングでカウンタ４のカ
ウント値がラッチデータＬＤと一致する。従って、各水
平走査期間における水平同期クロックＨＤ1と置換クロ
ックＨＤrとの位相差ｄが、１水平走査期間前の水平同
期クロックＨＤ1と基準クロックＨＤ0との位相差ｄに等
しくなる。このため、基準クロックＨＤ0を置換クロッ
クＨＤrと置き換えたとしても、その置換期間には、置
換期間の直前の位相差を示す出力ＰＤが位相比較器１か
ら得られ、位相比較器１の出力ＰＤの急な変化がなくな
る。
クＨＤ0と水平同期クロックＨＤ1との位相差が保持され
るような置換クロックＨＤrを基準クロックＨＤ0に置き
換えて位相比較器１の入力に与えることにある。即ち、
基準クロックＨＤ0を置換クロックＨＤrに置き換える置
換期間の直前に、基準クロックＨＤ0と水平同期クロッ
クＨＤ1との位相差を示すデータをラッチ回路８にラッ
チし、このラッチ回路８にラッチされた値に基づいて置
換クロック発生回路９から置換クロックＨＤrを得てス
イッチ６に供給している。ラッチ回路８は、基準クロッ
クＨＤ0の立ち下がりのタイミングでカウンタ４のカウ
ント値をラッチし、その値を水平走査期間毎に置換クロ
ック発生回路９に与える。そして、置換クロック発生回
路９は、ラッチ回路８にラッチされた値を受けると共に
カウンタ４からのカウント値を受け、そのカウント値が
ラッチ回路８の値に一致するタイミングで立ち下がる置
換クロックＨＤrを発生する。例えば、図２に示すよう
に、水平同期クロックＨＤ1が基準クロックＨＤ0に対し
て進んだ位相にある場合、基準クロックＨＤ0の立ち下
がりでカウンタ４のカウント値をラッチすると、ラッチ
回路８には、デコーダ５に設定されるデコード値よりも
水平同期クロックＨＤ1と基準クロックＨＤ0との位相差
に相当する分だけ小さい値がラッチされるため、次の水
平走査期間には、１水平走査期間前の水平同期クロック
ＨＤ1と基準クロックＨＤ0との位相差分だけ水平同期ク
ロックＨＤ1に対して早いタイミングでカウンタ４のカ
ウント値がラッチデータＬＤと一致する。従って、各水
平走査期間における水平同期クロックＨＤ1と置換クロ
ックＨＤrとの位相差ｄが、１水平走査期間前の水平同
期クロックＨＤ1と基準クロックＨＤ0との位相差ｄに等
しくなる。このため、基準クロックＨＤ0を置換クロッ
クＨＤrと置き換えたとしても、その置換期間には、置
換期間の直前の位相差を示す出力ＰＤが位相比較器１か
ら得られ、位相比較器１の出力ＰＤの急な変化がなくな
る。
【００１２】ところで、図１では、基準クロックＨＤ0
を１水平走査期間だけ置換クロックＨＤrに置き換える
場合の構成を示してあるが、ラッチ回路８の値を再度ラ
ッチするラッチ回路を設け、その値を複数の水平走査期
間にわたってラッチするように構成すれば、基準クロッ
クＨＤ0を複数の水平走査期間置換クロックＨＤrに置き
換えることも可能になる。この場合、置換期間中の各水
平走査期間では、同じタイミングで置換クロックＨＤr
が繰り返し位相比較器１の入力に与えられる。
を１水平走査期間だけ置換クロックＨＤrに置き換える
場合の構成を示してあるが、ラッチ回路８の値を再度ラ
ッチするラッチ回路を設け、その値を複数の水平走査期
間にわたってラッチするように構成すれば、基準クロッ
クＨＤ0を複数の水平走査期間置換クロックＨＤrに置き
換えることも可能になる。この場合、置換期間中の各水
平走査期間では、同じタイミングで置換クロックＨＤr
が繰り返し位相比較器１の入力に与えられる。
【００１３】一方、スイッチ６に与えられる選択パルス
ＳＰは、位相比較器１の出力ＰＤの変動からノイズ発生
のタイミングを検知するエラー検知回路１０の出力ＥＤ
に基づいて、各垂直走査期間の特定のタイミングでスイ
ッチ６を置換クロックＨＤr側に選択させるように設定
される。エラー検知回路１０の出力ＥＤは、水平同期ク
ロックＨＤ1をカウントして垂直走査周期で動作するＶ
−カウンタ１１のカウント値をラッチするラッチ回路１
２にラッチトリガとして与えられ、これによりラッチ回
路１０には、各垂直走査期間内でノイズが発生するタイ
ミングを示す値がラッチされる。そこで、選択パルス発
生回路１３は、続く垂直走査期間において、カウンタ１
１のカウント値とラッチ回路１２にラッチされた値とを
比較し、これらの値の一致するタイミングに置換期間を
設定する。従って、各垂直走査期間の特定のタイミング
に繰り返し発生するノイズを位相比較器１に取り込まな
いようにすることができる。
ＳＰは、位相比較器１の出力ＰＤの変動からノイズ発生
のタイミングを検知するエラー検知回路１０の出力ＥＤ
に基づいて、各垂直走査期間の特定のタイミングでスイ
ッチ６を置換クロックＨＤr側に選択させるように設定
される。エラー検知回路１０の出力ＥＤは、水平同期ク
ロックＨＤ1をカウントして垂直走査周期で動作するＶ
−カウンタ１１のカウント値をラッチするラッチ回路１
２にラッチトリガとして与えられ、これによりラッチ回
路１０には、各垂直走査期間内でノイズが発生するタイ
ミングを示す値がラッチされる。そこで、選択パルス発
生回路１３は、続く垂直走査期間において、カウンタ１
１のカウント値とラッチ回路１２にラッチされた値とを
比較し、これらの値の一致するタイミングに置換期間を
設定する。従って、各垂直走査期間の特定のタイミング
に繰り返し発生するノイズを位相比較器１に取り込まな
いようにすることができる。
【００１４】位相比較器１の出力ＰＤからノイズの発生
を検知するエラー検知回路１０は、例えば図３に示すよ
うに、論理ゲート２０及びフリップフロップ２１〜２３
からなり、位相比較器１の出力ＰＤのパルス幅の判定か
らノイズの発生を検知するように構成される。２つのフ
リップフロップ２１，２２は、直列に接続されてシフト
レジスタを成し、フリップフロップ２１のデータ入力が
位相比較器１の出力ＰＤを受けてフリップフロップ２２
の出力が論理ゲート２０の入力に与えられる。この論理
ゲート２０の他方の入力には、出力ＰＤが直接与えら
れ、その出力は、フリップフロップ２３のデータ入力に
与えられる。各フリップフロップ２１〜２３のタイミン
グ入力には、ＶＣＯ３の発振周波数に対して２桁程度低
い周波数（例えば数百ＫＨｚ）のクロックＣＫが与えら
れ、出力ＰＤがクロックＣＫの周波数に対応する速度で
フリップフロップ２１からフリップフロップ２２に移送
される。従って、出力ＰＤのパルス幅がクロックＣＫの
周期より長くなったときに論理ゲート２０の２つの入力
が「１」となり、その出力をフリップフロップ２３に受
けてクロックＣＫのタイミングによって出力することで
エラー検知出力ＥＤを得ている。
を検知するエラー検知回路１０は、例えば図３に示すよ
うに、論理ゲート２０及びフリップフロップ２１〜２３
からなり、位相比較器１の出力ＰＤのパルス幅の判定か
らノイズの発生を検知するように構成される。２つのフ
リップフロップ２１，２２は、直列に接続されてシフト
レジスタを成し、フリップフロップ２１のデータ入力が
位相比較器１の出力ＰＤを受けてフリップフロップ２２
の出力が論理ゲート２０の入力に与えられる。この論理
ゲート２０の他方の入力には、出力ＰＤが直接与えら
れ、その出力は、フリップフロップ２３のデータ入力に
与えられる。各フリップフロップ２１〜２３のタイミン
グ入力には、ＶＣＯ３の発振周波数に対して２桁程度低
い周波数（例えば数百ＫＨｚ）のクロックＣＫが与えら
れ、出力ＰＤがクロックＣＫの周波数に対応する速度で
フリップフロップ２１からフリップフロップ２２に移送
される。従って、出力ＰＤのパルス幅がクロックＣＫの
周期より長くなったときに論理ゲート２０の２つの入力
が「１」となり、その出力をフリップフロップ２３に受
けてクロックＣＫのタイミングによって出力することで
エラー検知出力ＥＤを得ている。
【００１５】このようなエラー検知回路では、出力ＰＤ
のプラス側のパルスに対応する場合、図３のように論理
ゲート２０としてＡＮＤ回路が用いられるが、マイナス
側のパルスに対応する場合には、論理ゲート２０として
ＮＯＲ回路が用いられる。通常は、出力ＰＤのプラス側
のパルスとマイナス側のパルスとに対応するように２組
のエラー検知回路を並列に設けてノイズの発生を検知す
るように構成される。
のプラス側のパルスに対応する場合、図３のように論理
ゲート２０としてＡＮＤ回路が用いられるが、マイナス
側のパルスに対応する場合には、論理ゲート２０として
ＮＯＲ回路が用いられる。通常は、出力ＰＤのプラス側
のパルスとマイナス側のパルスとに対応するように２組
のエラー検知回路を並列に設けてノイズの発生を検知す
るように構成される。
【００１６】以上の位相ロックループにおいては、垂直
走査期間の特定のタイミングで周期的に発生するノイズ
に対して、置換クロックＨＤrを用いて基準クロックＨ
Ｄ0を置き換えることで、位相比較器１にノイズを取り
込まないようにすることができる。そして、その置換期
間には、置換期間の直前で位相比較器１が検知した位相
差がそのまま位相比較器１に与えられるため、置換期間
中の位相比較器１の出力ＰＤは置換期間の直前の状態に
保持される。
走査期間の特定のタイミングで周期的に発生するノイズ
に対して、置換クロックＨＤrを用いて基準クロックＨ
Ｄ0を置き換えることで、位相比較器１にノイズを取り
込まないようにすることができる。そして、その置換期
間には、置換期間の直前で位相比較器１が検知した位相
差がそのまま位相比較器１に与えられるため、置換期間
中の位相比較器１の出力ＰＤは置換期間の直前の状態に
保持される。
【００１７】
【発明の効果】本発明によれば、ノイズが発生する期間
に位相ロックループの基準クロックを同一周期の置換ク
ロックに置き換えることで、位相ロックループにノイズ
が入力されるのを防止すると同時に、置換期間には、位
相比較器の出力が置換期間の直前の状態に固定されるた
め、その置換期間の前後で位相比較器の出力が急に変化
することがなくなり、位相比較器の出力を受けるＶＣＯ
の発振が安定する。従って、ジッタを小さくして回路動
作の安定化が可能になる。
に位相ロックループの基準クロックを同一周期の置換ク
ロックに置き換えることで、位相ロックループにノイズ
が入力されるのを防止すると同時に、置換期間には、位
相比較器の出力が置換期間の直前の状態に固定されるた
め、その置換期間の前後で位相比較器の出力が急に変化
することがなくなり、位相比較器の出力を受けるＶＣＯ
の発振が安定する。従って、ジッタを小さくして回路動
作の安定化が可能になる。
【００１８】また、置換期間の設定をカウンタを用いた
デジタル的な処理により行うことで、温度特性が小さく
なり、温度変化に対する安定性が向上する。
デジタル的な処理により行うことで、温度特性が小さく
なり、温度変化に対する安定性が向上する。
【図１】本発明の位相ロックループの構成を示すブロッ
ク図である。
ク図である。
【図２】本発明の位相ロックループの動作を示すタイミ
ング図である。
ング図である。
【図３】エラー検知回路の構成を示すブロック図であ
る。
る。
【図４】従来の位相ロックループの構成を示すブロック
図である。
図である。
【図５】従来の位相ロックループの動作を示すタイミン
グ図である。
グ図である。
１ 位相比較器 ２ ローパスフィルタ（ＬＰＦ） ３ 電圧制御発振器（ＶＣＯ） ４ Ｈ−カウンタ ５ デコーダ ６ スイッチ ８，１２ ラッチ回路 ９ 置換クロック発生回路 １０ エラー検知回路 １１ Ｖ−カウンタ １３ 選択パルス発生回路
Claims (2)
- 【請求項１】 第１の周期を有する第１のクロックを基
準とし、この第１のクロックに同期した第２のクロック
を発生する位相ロックループにおいて、上記第１のクロ
ックに対する上記第２のクロックの位相差を検出する位
相比較器と、この位相比較器の比較結果に応答して発振
周波数を変化する電圧制御発振器と、この発振器の発振
出力をカウントするカウンタと、このカウンタのカウン
ト値が所定の値に達する毎に出力を反転して上記第２の
クロックを発生するデコーダと、上記第１のクロックに
従うタイミングで上記カウンタのカウント値をラッチす
ると共に、ラッチした値に上記カウンタのカウント値が
一致するタイミングで出力を反転し、上記第２のクロッ
クに対して一定の位相差を維持する上記第３のクロック
を発生する発生手段と、上記第１の周期より長い第２の
周期で一定の期間にわたり上記第１のクロックを上記第
３のクロックと置き換えて上記位相比較器の入力に供給
する置換手段と、を備え、上記発生手段は、上記第２の
クロックに対する上記第３のクロックの位相差を上記置
換手段の置換期間の直前のタイミングでの上記第１のク
ロックと上記第２のクロックとの位相差に一致させるこ
とを特徴とする位相ロックループ。 - 【請求項２】 上記位相比較器の出力変化から上記基準
信号に周期的に発生するノイズのタイミングを検知する
手段と、このタイミングを記憶して上記置換手段の置換
期間を設定する手段と、を備えたことを特徴とする請求
項１記載の位相ロックループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249705A JP2766094B2 (ja) | 1991-09-27 | 1991-09-27 | 位相ロックループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249705A JP2766094B2 (ja) | 1991-09-27 | 1991-09-27 | 位相ロックループ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590957A JPH0590957A (ja) | 1993-04-09 |
| JP2766094B2 true JP2766094B2 (ja) | 1998-06-18 |
Family
ID=17196980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249705A Expired - Lifetime JP2766094B2 (ja) | 1991-09-27 | 1991-09-27 | 位相ロックループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766094B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6069915A (ja) * | 1983-09-27 | 1985-04-20 | Fujitsu Ltd | タイミング抽出方式 |
| JPS6356083A (ja) * | 1986-08-26 | 1988-03-10 | Matsushita Electric Ind Co Ltd | 映像信号記録再生装置 |
| JPH02217018A (ja) * | 1989-02-17 | 1990-08-29 | Nec Corp | 位相同期発振器 |
-
1991
- 1991-09-27 JP JP3249705A patent/JP2766094B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590957A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759990B2 (en) | Clock switching circuit | |
| JP3324401B2 (ja) | Ｐｌｌ回路 | |
| JP2009080171A (ja) | 信号処理装置 | |
| JPH07154245A (ja) | 集積回路における伝播遅延を正確に表わすデジタル信号を与えるための方法および装置 | |
| JPH11163720A (ja) | Ｐｌｌ回路 | |
| JP3619466B2 (ja) | 半導体装置 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP2766094B2 (ja) | 位相ロックループ | |
| JP2746727B2 (ja) | 位相同期回路、半導体集積回路および記録再生装置 | |
| JP4652855B2 (ja) | クロック再生装置 | |
| JP3395411B2 (ja) | 位相比較回路及び位相同期回路 | |
| JP2808967B2 (ja) | クロックホールドオーバ回路 | |
| KR20080077515A (ko) | 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP4612235B2 (ja) | 非同期検出回路 | |
| JP6040806B2 (ja) | クロック供給回路 | |
| JPH10145682A (ja) | パルス信号発生装置 | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| JP4089352B2 (ja) | フレームパルス切替回路及びその位相制御方法 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3003471B2 (ja) | クロック切替回路 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 |