JP2009080171A

JP2009080171A - 信号処理装置

Info

Publication number: JP2009080171A
Application number: JP2007247418A
Authority: JP
Inventors: Takeo Matsui; 健夫松井
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-09-25
Filing date: 2007-09-25
Publication date: 2009-04-16
Also published as: KR20090031842A; TW200930077A; EP2043355A1; US20090079870A1; CN101430874A

Abstract

【課題】入力映像信号のフォーマットが未知である場合においても、水平同期信号を元にドットクロックを生成して入力映像信号を再生するための処理を効率良く行う。
【解決手段】第１の候補選出部１３０は入力映像信号の水平同期周期と垂直同期周期に基づいてフォーマット候補を選出する。第２の候補選出部１４０は水平同期周期の許容範囲内に入力映像信号の水平同期周期が含まれているフォーマットをフォーマット候補として選出する。フォーマット決定部１６０は、第１の候補選出部１３０によりフォーマット候補が得られたときに該フォーマット候補から、第１の候補選出部１３０によりフォーマット候補が得られなかったときに第２の候補選出部１４０が選出したフォーマット候補から入力映像信号のフォーマットを決定する。
【選択図】図２

Description

本発明は、信号処理、具体的には、入力される映像信号のフォーマットを判定する信号処理技術に関する。

映像信号のフォーマットについて様々な規格が定められており、映像表示装置には、これら様々なフォーマットの映像信号が入力される。入力映像信号を最適に再生できるように、表示装置においてそのフォーマットを自動的に判定し、判定したフォーマットに適した信号処理を行って再生することがなされている。

映像信号のフォーマットの判定方法は、様々提案されている。例えば、特許文献１と特許文献２には、映像信号の水平同期周期を用いた判定手法が開示されている。また、特許文献３には、垂直同期周期と水平ライン数に基づいた判定手法が開示されている。近年、映像信号のフォーマットが多様化し、入力映像信号のフォーマットを判定するためには多種類の特性が必要とされるようになっている。このような必要性に応じて、特許文献４−９には、水平同期周期に加え、垂直同期周期や、同期極性や、ライン数など他の判定要素も用いて判定する手法が開示されている。

特許文献４−６の手法は、入力映像信号のフォーマットが既知のものである場合には、さまざまな判定要素について、データベースなどに記憶されたフォーマットと入力映像信号間で比較することでフォーマット判定ができる。その一方、入力映像信号のフォーマットが未知のものである場合にも、入力映像信号を適切に表示できるようにすることが望まれている。

特許文献７に開示された手法は、水平同期周期と垂直同期周期、同期極性に基づいて第１の判別を行うと共に、ライン数に基づいた第２の判別を行う。そして、判別条件に合致するフォーマットではない場合には、１垂直同期あたりの水平ライン数と垂直同期周波数に基づいて第３の判別処理を行って、この第３の判別処理により最終的に表示モードを決定する。

特許文献８に開示された手法は、水平同期周期および他の判定要素を用いて判定を行うと共に、この判定により入力映像信号のフォーマットを判定できないときに、ユーザにより表示装置を調整して入力映像信号を適切に表示させ、調整後の各判定要素についての値を記憶する。

特許文献９に開示された手法は、入力映像信号の水平同期周期と他の判定要素を用いたファジィ推論によって判定を行う。
実開平３−７５４９０号公報特開２００３−５７３１号公報特開２００３−２３３３６５号公報特開平１０−８３１７４号公報特開平６−１３８８５２号公報特開２００２−１８９４６５号公報特開平１０−１０５１３８号公報特開平４−２７１３９５号公報特開平６−１６１４１５号公報

昨今の映像再生装置において、一般的に、入力映像信号の水平同期信号を元に画素のドット周波数に一致するクロック（ドットクロック）を生成してドットクロックに基づいて入力映像信号を再生することが行われている。特許文献７に開示された手法は、未知のフォーマットの入力映像信号が入力されたときに、垂直同期周波数に基づいて再生モードを決定するので、ドットクロックの生成が困難で、場合によっては再生できない場合が生じ得る。

特許文献８に開示された手法は、未知のフォーマットの入力映像信号が入力されたときに、ユーザによる調整が必要であるため、人手がかかり効率が良くない。

特許文献９に開示された手法は、ファジィ推論による計算が必要であり、計算するための時間やリソースがかかる。

本発明の一つの態様は、信号処理装置である。この信号処理装置は、入力映像信号の水平同期周期と垂直同期周期とに基づいて該入力映像信号のフォーマット候補を選出する第１の候補選出部と、映像信号のフォーマット毎の水平同期周期を格納する水平同期周期テーブルと、該水平同期周期テーブルを参照し、水平同期周期の所定の許容範囲内に入力映像信号の水平同期周期が含まれているフォーマットをフォーマット候補として選出する第２の候補選出部と、第１の候補選出部によりフォーマット候補が得られたときに第１の候補選出部が選出したフォーマット候補を、第１の候補選出部によりフォーマット候補が得られなかったときに第２の候補選出部が選出したフォーマット候補を入力映像信号のフォーマットに決定するフォーマット決定部とを備える。

なお、上記装置を方法やシステム、プログラムとして表現したものも、本発明の態様として有効である。

本発明の信号処理技術によれば、入力映像信号のフォーマットが未知である場合においても、入力映像信号の水平同期信号を元にドットクロックを生成して入力映像信号を再生するための処理を効率良くできる。

以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施の形態にかかる映像再生装置１００を示す。映像再生装置１００は、入力部１１０、フォーマット判定部１２０、再生処理部１８０を備える。入力部１１０は、映像信号およびその付属信号をフォーマット判定部１２０と再生処理部１８０に入力し、フォーマット判定部１２０は、入力映像信号およびその付属信号から該映像信号のフォーマットを判定する。再生処理部１８０は、入力映像信号に対して、フォーマット判定部１２０により判定されたフォーマットに応じた処理を行って再生する。再生処理部１８０は、発振レンジ制御部１８２とＰＬＬ回路１９０（ＰＬＬ：Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏｏｐ）を備える。なお、本実施の形態において、付属信号として水平同期信号と垂直同期信号である。

図２は、映像再生装置１００におけるフォーマット判定部１２０を示す。フォーマット判定部１２０は、垂直同期周期検出部１２２と、水平同期周期検出部１２４と、総ライン数検出部１２６と、有効ライン数検出部１２８と、第１の候補選出部１３０と、第１のテーブル１３２と、第２のテーブル１３４と、第２の候補選出部１４０と、第３のテーブル１４２と、スイッチ１５０と、フォーマット決定部１６０を備える。また、フォーマット決定部１６０は、判定実行部１６２と、総ライン数テーブル１６４と、比較部１６６と、有効ライン数テーブル１６８を有する。

フォーマット判定部１２０によるフォーマット判定を詳細に説明する前に、まず本実施の形態の映像再生装置１００に用いられる各テーブル（第１のテーブル１３２、第２のテーブル１３４、第３のテーブル１４２、総ライン数テーブル１６４、有効ライン数テーブル１６８）について説明する。

上記各テーブルは、予め知られているフォーマットのデータに基づいて作成されたものである。図３は、本実施の形態において、予め知られているフォーマットの例を示す。

図３において、「フォーマット番号」は、予め知られているフォーマットに順次付与された番号であり、ここの例では、２１個のフォーマットがあらかじめ知られており、０〜２０の番号がそれぞれ付与されている。「対応フォーマット」は、該フォーマットの通常表記であり、ここでは「解像度＠垂直同期周波数」で表されている。また、「垂直同期」欄は、当該フォーマットの垂直同期信号の周波数と周期を示し、「水平同期」欄は、当該フォーマットの水平同期信号の周波数と周期を示している。また、図示していないが、各フォーマットは、総ライン数や有効ライン数なども定められている。

図４は、図３に示す既知のフォーマットの例を元に作成された第１のテーブル１３２を示す。第１のテーブル１３２は、水平同期周期がとりうる値の範囲を複数の連続した周期範囲に分け、周期範囲と、水平同期周期が該周期範囲に含まれるフォーマットの番号とを対応付けて格納している。また、第１のテーブル１３２において、フォーマットの番号の実際の格納形式は、図４の最右欄に示すように、既知のフォーマットの数分のビット幅のデータである。このデータは、フォーマット番号に対応するビット位置が「Ｈｉ」であり、他のビット位置が「Ｌｏｗ」であるように構成されている。本実施の形態では例として既知のフォーマットが２１個あるため、第１のテーブル１３２は、２１ビットを用いてフォーマット番号を格納する。例えば、水平同期周期が２４．７４μｓ〜２７．５９μｓの周期範囲に対応するフォーマットは、２番、１２番、１３番の３つのフォーマットである。そのため、第１のテーブル１３２には、２４．７４μｓ〜２７．５９μｓの周期範囲に対して、「０００００００１１０００００００００１００」が格納される。なお、図３において、分かりやすいように、フォーマット番号を示す２１ビットのデータに対して４ビット毎に「＿」を挿入している。

図５は、図３に示す既知のフォーマットの例を元に作成された第２のテーブル１３４を示す。第２のテーブル１３２は、垂直同期周期がとりうる値の範囲を複数の連続した周期範囲に分け、周期範囲と、垂直同期周期が該周期範囲に含まれるフォーマットの番号とを対応付けて格納している。また、図５の最右欄に示すように、第２のテーブル１３４において、フォーマットの番号の実際の格納形式は、第１のテーブル１３２の格納形式と同じであり、ここで詳細な説明を省略する。

以下において、特に説明をしない限り、フォーマットの番号を示すデータの形式が上記格納形式と同じである。

図６は、第３のテーブル１４２を示す。第３のテーブル１４２は、各フォーマットの番号と、該フォーマットに対応する水平同期周期とを対応付けて格納している。

総ライン数テーブル１６４は、各フォーマットの番号と、該フォーマットの１フィールド期間の総ライン数とを対応付けて格納したものであり、有効ライン数テーブル１６８は、各フォーマットの番号と、該フォーマットの有効ライン数とを対応付けて格納したものであり、この２つのテーブルについては図示を省略する。

図２に戻り、フォーマット判定部１２０の各構成要素を説明する。
垂直同期周期検出部１２２は、垂直同期信号に対して同期信号間隔を計数することにより垂直同期周期を検出して、第１の候補選出部１３０に出力する。

水平同期周期検出部１２４は、水平同期信号に対して同期信号間隔を計数することによって水平同期周期を検出して、第１の候補選出部１３０と第２の候補選出部１４０に出力する。

総ライン数検出部１２６は、垂直同期信号と水平同期信号を用いて入力映像信号の１フィールド期間の総ライン数を検出して、フォーマット決定部１６０における判定実行部１６２に出力する。

有効ライン数検出部１２８は、垂直同期信号と、水平同期信号と、入力映像信号を用いて有効ライン数を検出して、フォーマット決定部１６０における比較部１６６に出力する。有効ライン数は、入力映像信号の垂直有効領域にあるライン数である。有効ライン数検出部１２８は、垂直同期信号で決められるフィールド範囲中に、水平同期信号で決められるライン毎に入力映像信号をあるレベルでスライスすることによって映像の存在を確認することによって映像が存在するライン範囲（垂直有効領域）を求め、有効ライン数を取得する。

第１の候補選出部１３０は、第１のテーブル１３２を参照して、水平同期周期検出部１２４が検出した水平同期周期が含まれる周期範囲に対応するフォーマットを検索すると共に、第２のテーブル１３４を参照し、垂直同期周期検出部１２２が検出した垂直同期周期が含まれる周期範囲に対応するフォーマットを検索する。第１の候補選出部１３０は、第１のテーブル１３２を検索して得たフォーマットと、第２のテーブル１３４を検索して得たフォーマットとのうちの同じフォーマットをフォーマット候補として選出し、それらの番号を取得する。

第１のテーブル１３２と第２のテーブル１３４におけるフォーマット番号の格納形式によって、第１の候補選出部１３０は簡単にフォーマット候補を選出することができる。具体的には、第１の候補選出部１３０は、第１のテーブル１３２を検索して得たフォーマット番号と、第２のテーブル１３４を検索して得たフォーマット番号をビット毎に論理積を求めることによって、上述したフォーマット候補の選出処理を実現する。論理積により得られたデータは、テーブルにおけるフォーマット番号の格納形式と同様の２１ビットのデータであり、「Ｈｉ」であるビット位置に対応するフォーマットは、フォーマット候補として選出されたことを示す。

図７は、入力映像信号の水平同期周期と垂直同期周期に応じて、第１の候補選出部１３０が選出するフォーマットの番号を示す。例えば、水平同期周期が１９．３７μｓ〜２４．７４μｓの範囲にあり、垂直同期周期が１５．８３ｍｓ〜１７．２５ｍｓの範囲にある入力映像信号のフォーマット候補として、フォーマット番号が３、４、５のフォーマットが候補として選出される。一方、水平同期周期が１９．３７μｓ〜２４．７４μｓの範囲にあり、垂直同期周期が１４．００ｍｓ〜１５．８３ｍｓの範囲にある入力映像信号に対して、第１の候補選出部１３０からは、フォーマット候補が得られないことになる。

第１の候補選出部１３０は、選出結果を出力すると共に、選出結果に応じてスイッチ１５０を制御する。具体的には、第１の候補選出部１３０は、１つ以上のフォーマット候補を選出した際に、フォーマット決定部１６０に第１の候補選出部１３０の出力が接続されるようにスイッチ１５０を制御する。また、第１の候補選出部１３０は、フォーマット候補が１つも無い場合には、フォーマット決定部１６０に第２の候補選出部１４０の出力が接続されるようにスイッチ１５０を制御する。

第２の候補選出部１４０は、第３のテーブル１４２を用いて、水平同期周期検出部１２４が検出した水平同期周期に基づいてフォーマット候補を選出するものである。

図８は、第２の候補選出部１４０を示す。第２の候補選出部１４０は、カウンタ２０２と、水平同期周期出力部２０４と、上限生成部２１２と、下限生成部２１４と、比較器２２２と、比較器２２４と、論理積回路２３０と、シフトレジスタ２４０を備える。

カウンタ２０２は、既知のフォーマットの数分カウントする。本実施の形態では、既知のフォーマットが２１個あり、カウンタ２０２は、０から２０まで順次カウントし、カウント値を水平同期周期出力部２０４とシフトレジスタ２４０へ出力する。

水平同期周期出力部２０４は、第３のテーブル１４２から、カウンタ２０２からのカウント値と一致するフォーマット番号の水平同期周期を読み出して上限生成部２１２と下限生成部２１４へ出力する。

上限生成部２１２は、水平同期周期出力部２０４からの水平同期周期を用いて、該水平同期周期の許容範囲の上限値を生成する。この上限値は、比較器２２２の正転端子に入力される。

下限生成部２１４は、水平同期周期出力部２０４からの水平同期周期を用いて、該水平同期周期の許容範囲の下限値を生成する。この下限値は、比較器２２４の反転端子に出力される。

なお、上記許容範囲の詳細については、後に再生処理部１８０における発振レンジ制御部１８２とＰＬＬ回路１９０の説明時に述べることにする。

比較器２２２は、正転端子に上限生成部２１２により生成された上限値が入力され、反転端子に水平同期周期検出部１２４により検出された入力映像信号の水平同期周期が入力され、２つの入力の差の符号に応じて「Ｈｉ」または「Ｌｏｗ」を論理積回路２３０に出力する。

比較器２２４は、正転端子に水平同期周期検出部１２４により検出された入力映像信号の水平同期周期が入力され、反転端子に下限生成部２１４により生成された下限値が入力され、２つの入力の差の符号に応じて「Ｈｉ」または「Ｌｏｗ」を論理積回路２３０に出力する。

論理積回路２３０は、比較器２２２と比較器２２４の出力に対して論理積演算をし、演算結果をシフトレジスタ２４０に出力する。

このように、水平同期周期検出部１２４により検出された入力映像信号の水平同期周期が、水平同期周期出力部２０４から出力された水平同期周期の許容範囲内であれば、論理積回路２３０から「Ｈｉ」が出力され、そうではなければ、論理積回路２３０から「Ｌｏｗ」が出力される。

シフトレジスタ２４０には、カウンタ２０２のカウント値と、論理積回路２３０の出力が入力される。シフトレジスタ２４０はカウンタ２０２に同期し、論理積回路２３０の出力が「Ｈｉ」であるときに、カウンタ値に対応するフォーマット番号を格納する。

このように、第２の候補選出部１４０のシフトレジスタ２４０に、水平同期周期の許容範囲内に入力映像信号の水平同期周期が含まれているフォーマットの番号が順次格納され出力される。これらのフォーマット番号は、第２の候補選出部１４０が選出したフォーマット候補の番号である。

図２に戻って説明する。前述したように、第１の候補選出部１３０が１つ以上のフォーマット候補を選出した際に、フォーマット決定部１６０に第１の候補選出部１３０の出力が接続され、第１の候補選出部１３０がフォーマット候補を１つも選出しなかった際に、フォーマット決定部１６０に第２の候補選出部１４０の出力が接続される。

フォーマット決定部１６０は、第１の候補選出部１３０または第２の候補選出部の出力であるフォーマット候補から、入力映像信号のフォーマットを決定する。図２に示すように、フォーマット決定部１６０は、判定実行部１６２と、総ライン数テーブル１６４と、比較部１６６と、有効ライン数テーブル１６８を備える。総ライン数テーブル１６４と、有効ライン数テーブル１６８については既に説明した。

判定実行部１６２と比較部１６６は、下記の処理を行う。
Ａ．フォーマット候補が１つしかないときに、このフォーマット候補を入力映像信号のフォーマットとして出力する。

Ｂ．フォーマット候補が２つ以上あるときに、これらのフォーマット候補が対応する総ライン数を総ライン数テーブル１６４から読み出して、総ライン数検出部１２６により検出された総ライン数と比較する。比較の結果、総ライン数検出部１２６により検出された総ライン数との差が最も小さい総ライン数を有するフォーマット候補の数が１つであるときに、該フォーマット候補を入力映像信号のフォーマットとして出力する。

Ｃ．上記Ｂにおける比較の結果、総ライン数検出部１２６により検出された総ライン数との差が最も小さい総ライン数を有するフォーマット候補の数が２つ以上であるときに、該２つ以上のフォーマット候補について、比較部１６６は、これらのフォーマット候補が対応する有効ライン数を有効ライン数テーブル１６８から読み出して、有効ライン数検出部１２８により検出された有効ライン数と比較すると共に、比較結果を判定実行部１６２に出力する。

判定実行部１６２は、比較部１６６からの比較結果に基づいて、総ライン数検出部１２６により検出された総ライン数との差が最も小さい総ライン数を有するフォーマット候補のうちの、有効ライン数検出部１２８により検出された有効ライン数との差が最も小さい有効ライン数を有するフォーマット候補を、入力映像信号のフォーマットとして決定して出力する。

次に再生処理部１８０における発振レンジ制御部１８２とＰＬＬ回路１９０を説明する。本実施の形態の映像再生装置１００において、再生処理部１８０は、入力映像信号の画素のドット周波数に一致するドットクロックを用いて入力映像信号から画素を取り出して再生を行うものであり、ＰＬＬ回路１９０は、入力映像信号の水平同期信号を元にドットクロックを生成する。図９に示すように、ＰＬＬ回路１９０は、位相比較器１９２と、ループフィルタ１９４と、電圧制御発振器であるＶＣＯ１９６と、分周器１９８を備え、ＶＣＯ１９６の発振レンジは発振レンジ制御部１８２により制御される。

ＶＣＯ１９６は、クロック信号を生成して分周器１９８に出力する。分周器１９８は、ＶＣＯ１９６が生成してクロック信号をＮ分周（Ｎ：１ラインのドット数）して位相比較器１９２に出力する。位相比較器１９２は、入力映像信号の水平同期信号と、分周器により分周されたクロック信号の位相を比較して位相差を得る。ループフィルタ１９４は、分周器からのクロック信号の位相が水平同期信号の位相に追従するように、位相比較器１９２により得られた位相差をＶＣＯ１９６にフィードバックする。ＰＬＬ回路１９０のこのような構成によって、ＶＣＯ１９６が生成したクロック信号はドット周波数に一致したドットクロックとなる。

映像信号のフォーマットによって、１ラインのドット数は数百から数千の範囲内の値をとるため、ＰＬＬ回路におけるＶＣＯの発振周波数も２０ＭＨｚから２００ＭＨｚの広範囲に対応するものとなる。位相ロックが早くでき、ジッタの少ないドットクロックを生成するために、生成しようとするドットクロックの周波数（ターゲット周波数）に近づくように、ＶＣＯの発振レンジを絞ることがよく行われる。こうすることによって、ＶＣＯがターゲット周波数を元に絞られた発振レンジ内で発振するので、ＰＬＬ回路において過度な応答の低減や、ドットクロックの精度向上も図れる。

発振レンジ制御部１８２は、このためのものであり、フォーマット判定部１２０が判定したフォーマットに応じてＶＣＯ１９６の発振レンジを制御する。ターゲット周波数が入力される映像信号のドット周波数であり、この映像信号の水平同期信号の周波数と１ラインのドット数の積である。また、入力映像信号のフォーマットが決定すると、決定されたフォーマットから１ラインのドット数が決まり、ドット周波数は一意に決まる。発振レンジ制御部１８２は、フォーマット判定部１２０が判定したフォーマットで決まるドット周波数に近づくようにＶＣ０１９６の発振レンジを制御する。

入力映像信号のフォーマットが適切に判定されなかった場合、たとえば、入力映像信号のドット周波数と、判定されたフォーマットのドット周波数とがかけ離れた場合には、位相比較器１９２が検出した位相差が大きく、ＶＣＯ１９６は安定した発振ができない。また、ＶＣ０１９６の発振レンジが、判定されたフォーマットのドット周波数に応じて調整されているため、位相比較器１９２が検出した位相差が大き過ぎて、ＶＣＯ１９６は発振レンジ外の発振が要求され、破綻してしまう問題も生じ得る。

それに対して、本実施の形態において、フォーマット判定部１２０は、入力映像信号のフォーマットが既知の場合にはもとより、入力映像信号のフォーマットが未知であり、第１の候補選出部１３０がフォーマット候補を選出できなかった場合には、第２の候補選出部１４０により水平同期周期に基づいてフォーマット候補を選出している。そのため、ＶＣＯ１９６は安定した発振ができ、破綻することもない。周波数は周期の逆数であり、また、ドット周波数は水平同期信号の周波数と１ラインのドット数との積であるため、説明上の便宜のため、ここで周期を用いて詳細に説明する。

たとえば、発振レンジ制御部１８２に入力されたフォーマットは、水平同期周期がＴであり、１ラインのドット数がＮである場合に、発振レンジ制御部１８２は、「（Ｔ±Ｔ×５％）／Ｎ」の範囲内で発振するようにＶＣＯ１９６の発振レンジを制御する。ＶＣＯ１９６が生成したクロック信号の周期は、分周器１９８によりＮ逓倍されて位相比較器１９２に入力されるので、Ｔと、位相比較器１９２に入力される水平同期信号の周期との差が（Ｔ×５％）の範囲内であれば、ＶＣＯ１９６の破綻を防ぐことができる。以下、（Ｔ±Ｔ×５％）をＰＬＬ回路の対応周期範囲という。

ここで、第２の候補選出部１４０がフォーマット候補を選出する際に用いる水平同期周期の許容範囲について説明する。第２の候補選出部１４０の上限生成部２１２と下限生成部２１４は、ＰＬＬ回路１９０の対応周期範囲内になるように、各フォーマットの水平同期周期の上限と下限を生成する。上述した発振レンジ制御部１８２の例に対応して、上限生成部２１２は、対象フォーマットの水平同期周期の許容範囲の上限として、該フォーマットの水平同期周期×１．０５を生成し、下限生成部２１４は、対象フォーマットの水平同期周期の許容範囲の下限として、該フォーマットの水平同期周期×０．９５を生成する。これにより、入力映像信号の実際の水平同期周期がＰＬＬ回路の対応周期範囲内にあることは保証される。

このように、本実施の形態の映像再生装置１００は、水平同期周期と垂直同期周期に基づいてフォーマット候補を選出する第１の候補選出部１３０によりフォーマット候補が得られなかった場合において、水平同期周期に基づいてフォーマット候補を選出する。こうすることによって、入力映像信号のフォーマットが未知である場合において、水平同期周期を基準に類似したフォーマットを選出するため、フォーマットの判定が効率良くできると共に、選出された類似のフォーマットを用いて安定したドットクロックを生成できる。

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、本実施の形態の映像再生装置１００において、入力映像信号のフォーマットが既知のものである場合にフォーマット候補を選出可能な第１の候補選出部１３０は、第１のテーブル１３２と第２のテーブル１３４を参照して、入力映像信号の水平同期周期が含まれる周期範囲内に対応するフォーマットと、入力映像信号の垂直同期周期が含まれる周期範囲内に対応するフォーマットのうちの同じフォーマットをフォーマット候補として選出するようにしている。こうすることによって、フォーマットの規格が多様化している背景においてフォーマット候補の選出を高速にできる。既知のフォーマットと、水平同期周期と、垂直同期周期とを対応付けたテーブルを構成し、入力映像信号の水平同期周期と垂直同期周期を、テーブルに格納された各フォーマットの水平同期周期と垂直同期周期と順次比較することによってフォーマット候補を選出するようにしてもよい。

また、第１の候補選出部１３０によりフォーマット候補が得られなかったときにのみ動作するように第２の候補選出部１４０を制御するようにしてもよい。

本発明の実施の形態にかかる映像再生装置を示す図である。図１に示す映像再生装置におけるフォーマット判定部を示す図である。既知のフォーマットの例を示す図である。図２におけるフォーマット判定部における第１の候補選出部が用いる第１のテーブルを示す図である。図２におけるフォーマット判定部における第１の候補選出部が用いる第２のテーブルを示す図である。図２におけるフォーマット判定部における第２の候補選出部が用いる第３のテーブルを示す図である。入力映像信号の水平同期周期と垂直同期周期に応じて第１の候補選出部が選出するフォーマットの番号を示す図である。図２におけるフォーマット判定部における第２の候補選出部を示す図である。図１に示す映像再生装置における再生処理部の発振レンジ制御部とＰＬＬ回路を示す図である。

符号の説明

１００映像再生装置１１０入力部
１２０フォーマット判定部１２２垂直同期周期検出部
１２４水平同期周期検出部１２６総ライン数検出部
１２８有効ライン数検出部１３０第１の候補選出部
１３２第１のテーブル１３４第２のテーブル
１４０第２の候補選出部１４２第３のテーブル
１５０スイッチ１６０フォーマット決定部
１６２判定実行部１６４総ライン数テーブル
１６６比較部１６８有効ライン数テーブル
１８０再生処理部１８２発振レンジ制御部
１９０ＰＬＬ回路１９２位相比較器
１９４ループフィルタ１９８分周器
２０２カウンタ２０４水平同期周期出力部
２１２上限生成部２１４下限生成部
２２２比較器２２４比較器
２３０論理積回路２４０シフトレジスタ

Claims

入力映像信号の水平同期周期と垂直同期周期とに基づいて該入力映像信号のフォーマット候補を選出する第１の候補選出部と、
映像信号のフォーマット毎の水平同期周期を格納する水平同期周期テーブルと、
前記水平同期周期テーブルを参照し、水平同期周期の所定の許容範囲内に前記入力映像信号の水平同期周期が含まれているフォーマットをフォーマット候補として選出する第２の候補選出部と、
前記第１の候補選出部によりフォーマット候補が得られたときに前記第１の候補選出部が選出したフォーマット候補を、前記第１の候補選出部によりフォーマット候補が得られなかったときに前記第２の候補選出部が選出したフォーマット候補を前記入力映像信号のフォーマットに決定するフォーマット決定部とを備えることを特徴とする信号処理装置。
電圧制御発振器を有し、前記入力映像信号の水平同期周期に基づいて該入力映像信号のドット周波数に一致するドットクロックを生成するＰＬＬ（Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏｏｐ）回路をさらに備え、
前記電圧制御発振器は、前記フォーマット決定部が決定したフォーマットのドット周波数に応じて発振レンジが制御されており、
前記第２の候補選出部は、フォーマット候補の水平同期周期と前記入力映像信号の水平同期周期との差に対応したドット周波数差が、前記電圧制御発振器の発振レンジの対応可能な範囲内になるように設定された前記所定の許容範囲を用いて前記フォーマット候補を選出することを特徴とする請求項１に記載の信号処理装置。
映像信号の水平同期周期がとりうる値の範囲を複数の水平同期周期範囲に分け、該水平同期周期範囲と、水平同期周期が前記水平同期周期範囲に含まれる映像信号のフォーマットとを対応付けて格納する第１の周期範囲テーブルと、
映像信号の垂直同期周期がとりうる値の範囲を複数の垂直同期周期範囲に分け、該垂直同期周期範囲と、垂直同期周期が前記垂直同期周期範囲に含まれる映像信号のフォーマットとを対応付けて格納する第２の周期範囲テーブルとをさらに備え、
前記第１の候補選出部は、前記第１の周期範囲テーブルと前記第２の周期範囲テーブルを参照し、前記入力映像信号の水平同期周期が含まれる水平同期周期範囲内に対応するフォーマットと、前記入力映像信号の垂直同期周期が含まれる垂直同期周期範囲内に対応するフォーマットのうちの同じフォーマットを前記フォーマット候補として選出することを特徴とする請求項１または２に記載の信号処理装置。
前記フォーマット決定部は、前記第１の候補選出部または前記第２の候補選出部が複数のフォーマット候補を選出した際に、水平同期周期と垂直同期周期以外の判定要素を用いて前記複数のフォーマット候補から前記入力映像信号のフォーマットを決定することを特徴とする請求項１から３のいずれか１項に記載の信号処理装置。
前記フォーマット決定部は、１フィールド期間のライン数を前記判定要素として用いることを特徴とする請求項４に記載の信号処理装置。
前記フォーマット決定部は、前記判定要素としてさらに有効ライン数を用いることを特徴とする請求項５に記載の信号処理装置。
前記第２の候補選出部は、前記第１の候補選出部によりフォーマット候補が得られなかったときにのみ動作することを特徴とする請求項１から６のいずれか１項に記載の信号処理装置。