JP2014044322A - 画像データ処理回路および表示システム - Google Patents

画像データ処理回路および表示システム Download PDF

Info

Publication number
JP2014044322A
JP2014044322A JP2012186727A JP2012186727A JP2014044322A JP 2014044322 A JP2014044322 A JP 2014044322A JP 2012186727 A JP2012186727 A JP 2012186727A JP 2012186727 A JP2012186727 A JP 2012186727A JP 2014044322 A JP2014044322 A JP 2014044322A
Authority
JP
Japan
Prior art keywords
image data
data
pixel
color
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012186727A
Other languages
English (en)
Inventor
Hidekazu Kikuchi
秀和 菊池
Takayuki Mogi
孝之 茂木
Masahiro Naka
昌宏 仲
Hiroshi Iizuka
浩 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012186727A priority Critical patent/JP2014044322A/ja
Priority to US13/955,667 priority patent/US9741314B2/en
Priority to CN201310364922.6A priority patent/CN103632643B/zh
Publication of JP2014044322A publication Critical patent/JP2014044322A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/022Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0686Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】液晶表示パネルでの表示を行う際に残像抑制するためのオーバードライブ処理が、簡単な回路構成で、かつクロックの低速化を図るようにする。
【解決手段】入力した画像データを記憶するメモリと、入力した画像データを補正する補正処理部とを備える。メモリは、特定の数の色または特定の画像範囲に制限した画像データを記憶する。補正処理部は、メモリが記憶した1フレーム前の画像データの各画素と、現フレームの画像データの各画素との階調差を検出する。そして、補正処理部は、比較で所定の階調変化であるとき、現フレームの該当する画素を特定の階調の色に置き換える処理を行う。
【選択図】図1

Description

本開示は、液晶表示パネルを使用した表示システム、およびその表示システムに用いる画像データ処理回路に関する。
液晶表示パネルでの画像表示を駆動する際に適用される技術として、画素の色変化の応答性の悪さを改善する、オーバードライブ技術が知られている。
すなわち、例えばテレビジョン受像機が備える液晶表示パネルは、1/60秒などのフレーム周期で表示画像が更新される。1/60秒は、約16m秒に相当する。ここで、液晶表示パネル内の画素の表示色が、ある特定の表示色から別の表示色に変化するとき、その2つの表示色の階調の関係から、色の変化が16m秒よりも遅れて発生することがある。このように色の変化の遅れが発生すると、液晶表示パネルには、本来表示される画像にない残像が現れることになり、表示画像の画質が劣化する。
ここで、オーバードライブ技術は、フレーム周期よりも遅れるような色変化(階調変化)であるとき、遅延を補償する階調に変化させて、残像の発生を防ぐ技術である。フレーム周期よりも遅れる階調変化であることは、各画素の階調変化状態を、予め用意されたテーブルを参照して判定する。オーバードライブ回路は、フレーム周期よりも遅れる階調変化であると判断したとき、該当する画素を、本来の色からテーブルに記憶された階調の色に補正する。あるいは、オーバードライブ回路が、補正値を算出する計算式を用意し、現フレームの階調と前フレームの階調の2つ階調から計算式で補正された階調を取得する。オーバードライブ回路が、これらの補正された階調の色データを得ることで、残像が抑制された表示になる。
特許文献1には、液晶表示装置において、オーバードライブを行うことで、表示画像の応答速度を改善することについての記載がある。
特開2005−107491号公報
ところで、オーバードライブを行うためには、オーバードライブ回路が、液晶表示パネルが表示する全ての画素について、1フレーム前の画素信号を記憶する必要がある。そして、オーバードライブ回路が、その記憶した1フレーム前の画素信号と現在の画素信号とを比較して、比較結果に基づいて各画素の階調を補正する処理を行う。このような処理を行う回路は、1フレームの画素数に対応した比較的大規模な回路構成であり、表示装置の製造コストの上昇を招いていた。
例えば、1フレームの画素数が水平方向1920×垂直方向1080で、各画素のデータが赤Rと緑Gと青Bの色ごとに8ビットであるとき、1フレームの全画素を記憶するフレームメモリの容量は、およそ50Mビットになる。このような大容量のメモリを必要とするオーバードライブ回路は、回路構成が複雑で、製造コストの上昇の原因になっていた。
本開示の目的は、残像抑圧のためのオーバードライブ処理を行う表示システムおよび画像データ処理回路を、簡単な回路構成にすることにある。
本開示の表示システムは、フレーム周期で表示用の画像データを生成する画像データ生成部と、その画像データ生成部が生成した画像データを補正する補正処理部と、補正処理部により補正された画像データにより表示パネルの駆動を行う駆動部とを備える。
画像データ生成部が生成した画像データは、特定の数の色または特定の画像範囲に制限してメモリが記憶する。そして、補正処理部は、メモリが記憶した1フレーム前の画像データの各画素と、画像データ生成部が生成した現フレームの画像データの各画素との階調差を検出する。また、補正処理部は、比較で所定の階調変化であるとき、現フレームの該当する画素を特定の階調の色に置き換える処理を行う。
本開示の画像データ処理回路は、入力した画像データを記憶するメモリと、入力した画像データを補正する補正処理部とを備える。
メモリは、特定の数の色または特定の画像範囲に制限した画像データを記憶する。補正処理部は、メモリが記憶した1フレーム前の画像データの各画素と、現フレームの画像データの各画素との階調差を検出する。そして、補正処理部は、比較で所定の階調変化であるとき、現フレームの該当する画素を特定の階調の色に置き換える処理を行う。
本開示によると、メモリが記憶する画像データは、特定の数の色または特定の画像範囲に制限された、データ量が削減されたものになる。したがって、メモリは、入力した1フレームの画像データのデータ量よりも少ない記憶容量のものが使用できるようになる。
本開示によると、オーバードライブ処理を行うために必要なフレームメモリとして、元の画像データの1フレームのデータ量よりも記憶容量が少ないものが使用できる。このため、少ない記憶容量のメモリによる、簡単な構成で画像データ処理回路が実現できる。
本開示の第1の実施の形態による全体の構成例を示すブロック図である。 本開示の第1の実施の形態による同期データの例を示す波形図である。 本開示の第1の実施の形態によるフレームメモリの例を示すブロック図である。 本開示の第1の実施の形態による補正処理部の例を示すブロック図である。 本開示の第1の実施の形態による格納データとアドレスの例を示す図である。 本開示の第1の実施の形態による画素アドレス例を示す図である。 本開示の第1の実施の形態によるフレームメモリの動作例を示すタイミング図である。 本開示の第1の実施の形態の変形例(色を可変設定する例)の構成を示すブロック図である。 本開示の第1の実施の形態の変形例(補正を行う別の条件の例)の構成を示すブロック図である。 本開示の第2の実施の形態による全体の構成例を示すブロック図である。 本開示の第2の実施の形態によるアドレス生成部の例を示すブロック図である。 本開示の第2の実施の形態による表示例を示す図である。 本開示の第2の実施の形態の変形例の構成を示すブロック図である。 本開示明の第2の実施の形態の変形例による表示の例を示す図である。
本開示の実施の形態に係る表示システムおよび画像データ処理回路の例を、図面を参照しながら、以下の順で説明する。
1−1.第1の実施の形態の全体構成(図1、図2)
1−2.第1の実施の形態のフレームメモリ構成(図3)
1−3.第1の実施の形態の補正処理部(図4)
1−4.第1の実施の形態の動作例(図5〜図7)
1−5.変形例:色を可変設定する例(図8)
1−6.変形例:補正を行う別の条件の例(図9)
2−1.第2の実施の形態の全体構成(図10)
2−2.第2の実施の形態のアドレス生成部(図11)
2−3.第2の実施の形態の表示例(図12)
2−4.変形例:領域を可変設定する例(図13)
3.その他の変形例
[1−1.第1の実施の形態の全体構成]
図1は、本開示の第1の実施の形態に係る表示システムの全体の構成例を示す図である。
画像データ生成部1は、液晶表示パネル3が表示する画像データを生成する。例えば画像データ生成部1は、カーナビゲーション装置用の地図画像などの画像データを生成する。なお、画像データ生成部1は、最大で15色の予め決められた特定の種類の色だけを使用して、地図画像の描画処理を行い、画像データを生成する。画像データ生成部1が、地図画像以外の描画を行う際には、特定の種類の色以外を使用した画像データとしてもよい。
画像データ生成部1が生成する画像データは、例えばフレーム周期が1/60秒である。また、1フレーム内の1画素ごとのデータは、赤色Rと緑色Gと青色Bのそれぞれの色ごとに8ビットの合計24ビットで形成される。また、画像データ生成部1が、垂直同期データVSYNCと水平同期データHSYNCと有効画素期間データDEを出力する。
垂直同期データVSYNCは、図2Aに示すように、1フレームの先頭で変化するデータである。水平同期データHSYNCは、図2Bに示すように、各フレーム内の水平ラインを示すデータである。有効画素期間データDEは、図2Cに示すように、各水平ラインの内で、有効な画素データが配列される区間を示すデータである。
なお、以下の説明で画素データと述べた場合には、1つ1つの画素の色を示す24ビットのデータを示す。そして、画像データと述べた場合には、その画素データがフレーム構造の配列で伝送されるデータ全体を示す。
画像データ生成部1が出力する画像データと同期データは、オーバードライブ部10に供給される。オーバードライブ部10は、各画素の階調変化の監視を行い、残像が生じる階調変化であるときに、該当する画素の階調を補正する処理を行う画像データ処理回路である。オーバードライブ部10は、例えば1個の集積回路で構成される。この場合、オーバードライブ部10が備えるフレームメモリ20についても、集積回路が内蔵する。
オーバードライブ部10は、フレームメモリ20と補正処理部30を備える。フレームメモリ20は、第1色変換部11が変換した画素データを記憶し、その記憶した画素データを1フレーム期間遅延したタイミングで読み出す。フレームメモリ20から読み出した画素データが、第2色変換部13に供給される。フレームメモリ20での画素データの書き込みと読み出しは、アドレス生成部12から供給される画素アドレスデータにより制御される。
第1色変換部11は、赤色Rと緑色Gと青色Bのそれぞれの色ごとに1画素8ビットの24ビットの画素データを、4ビットの色コードデータに変換する。すなわち、第1色変換部11は、4ビットで表現される16値の内の特定の値(例えば0000)以外の15値を、予め決めた15種類の色に割り当てる。この15種類の色は、画像データ生成部1が、地図画像の描画処理に使用する15種類の色である。そして、第1色変換部11に供給される画素データが、予め決めた15種類の色のいずれかであるとき、第1色変換部11は、その種類の色に割り当てられた4ビットの色コードデータを出力する。また、画素データがこの15種類の色以外の値であるとき、第1色変換部11は、値0000の4ビットデータを出力する。
第1色変換部11が出力する1画素ごとに4ビットの色コードデータが、フレームメモリ20に供給される。フレームメモリ20は、1画素ごとに4ビットの色コードデータを1フレーム分記憶し、1フレーム期間(1/60秒)遅れて記憶した色コードデータを読み出す。
フレームメモリ20が読み出した色コードデータが、第2色変換部13に供給される。第2色変換部13は、4ビットの色コードデータで示される15種類の色のデータを、元の24ビットの画素データに変換する。このとき、第2色変換部13に供給される4ビットの色コードデータが、15種類の色以外を示す値0000の4ビットデータである場合、特定の値のデータ(例えば24ビット全て0のデータ)にする。
第2色変換部13が出力する24ビットの画素データが、1フレーム前の画素データとして補正処理部30に供給される。
そして、画像データ生成部1からオーバードライブ部10に供給される現在のフレームの24ビットの画素データが、補正処理部30に供給される。
また、フレームメモリ20が読み出した4ビットの色コードデータが、OR回路16に供給され、加算により1ビットのヒット信号HITが生成される。このヒット信号HITは、4ビットの色コードデータのいずれか1ビットでも値1であるとき値1になり、4ビットの色コードデータが、15種類の色以外を示す値0000の4ビットデータであるとき値0になる。このOR回路16で生成されたヒット信号HITが、補正処理部30に供給される。
補正処理部30は、残像抑圧のためのオーバードライブ用の補正処理を行う回路である。但し、補正処理部30は、ヒット信号HITが値1であるタイミングの画素データを補正処理する。ヒット信号HITが値0であるタイミングでは、補正処理部30は、画像データ生成部1から供給された24ビットの画素データを補正せずにそのまま出力する。
補正処理部30には、補正用のデータを補正テーブルとして記憶したROM14と、温度計測部15が接続してある。この場合、ROM14は、上述した4ビットの色コードデータで示される15種類の色から別の色に階調が変化したときの補正値を記憶する。
そして、補正処理部30は、ROM14が記憶した補正データを参照しながら、補正処理を行う。また、補正処理部30が補正処理を行う際には、温度計測部15が計測した温度データに基づいて、温度特性の補償処理を行う。なお、補正処理部30の構成については後述する。
そして、各画素単位に補正した画像データが、オーバードライブ部10内の補正処理部30から表示パネル駆動部2に供給される。また、同期データが、オーバードライブ部10から表示パネル駆動部2に供給される。この場合、オーバードライブ部10は、同期データを遅延させる遅延させるシフトレジスタ17を備え、表示パネル駆動部2に供給される画像データと同期データのタイミングが一致するようにしてある。
[1−2.第1の実施の形態のフレームメモリ構成]
図3は、フレームメモリ20の構成例を示す図である。
フレームメモリ20は、デコーダ21と、データを記憶するRAM22を備える。このRAM22は、書き込みポート23に得られる4ビットの色コードデータを記憶する。そして、RAM22から読み出した色コードデータが、読み出しポート24から第2色変換部13とOR回路16に供給される。
デコーダ21には、アドレス生成部12から画素アドレスPIXADRSが供給される。デコーダ21は、この画素アドレスPIXADRSに基づいて、RAM22への書き込みアドレスおよび読み出しアドレスを生成する。デコーダ21が生成した書き込みアドレスおよび読み出しアドレスが、RAM22に供給される。
RAM22は、書き込みアドレスで指示されたアドレス位置に、書き込みポート23に得られるデータを記憶する。また、RAM22は、読み出しアドレスで指示されたアドレス位置の、1フレーム前の記憶データを読み出し、その記憶データが読み出しポート24から出力される。
なお、フレームメモリ20には、クロックCKとイネーブル信号ENとが供給される。イネーブル信号ENは、色コードデータの書き込みおよび読み出し動作が有効であることを示す信号である。
[1−3.第1の実施の形態の補正処理部]
図4は、補正処理部30の構成例を示す図である。
補正処理部30には、現フレームの24ビットの画素データCurrentRGBと、1フレーム前の24ビットの画素データPreviousRGBとが供給される。1フレーム前の24ビットの画素データPreviousRGBは、第2色変換部13が出力する画素データである。
これらの24ビットの画素データCurrentRGB,PreviousRGBが、8ビットずつの色成分ごとに、対応した色成分の補正色生成回路31R,31G,31Bに供給される。
すなわち、現フレームの8ビットの赤データCurrentRと、1フレーム前の8ビットの赤データPreviousRとが、赤色用の補正色生成回路31Rに供給される。また、現フレームの8ビットの緑データCurrentGと、1フレーム前の8ビットの緑データPreviousGとが、緑色用の補正色生成回路31Gに供給される。さらに、現フレームの8ビットの青データCurrentBと、1フレーム前の8ビットの青データPreviousBとが、青色用の補正色生成回路31Bに供給される。
それぞれの補正色生成回路31R,31G,31Bは、ROM14が記憶した補正テーブルのデータを参照して、それぞれの色の現フレームと1フレーム前の階調差が所定状態であるとき、補正テーブルで示された階調に補正する。但し、ROM14が記憶した補正階調値は、温度補正部37で温度データに基づいて補正した後、各補正色生成回路31R,31G,31Bに供給されるようにしてある。温度補正部37で補正する温度データは、図1に示す温度計測部15が計測した液晶表示パネル3の温度を示すデータである。温度補正部37は、予め用意された計算式を使用した演算による温度補正を行う。あるいは、温度補正部37が、ROM14が記憶した温度補正用のデータを使用した温度補正を行うようにしてもよい。
このように各補正色生成回路31R,31G,31Bは、残像抑圧のためのオーバードライブ処理を行う。各補正色生成回路31R,31G,31Bで補正が必要ない場合には、供給される8ビットの画素データをそのまま出力する。
各補正色生成回路31R,31G,31Bが出力する8ビット×3の24ビットの補正済み画素データEnhancedRGBが、出力切替部36に供給される。出力切替部36には、現フレームの24ビットの画素データCurrentRGBと、補正済み画素データEnhancedRGBとが供給される。また、1フレーム前のヒット信号PreviousHITが、出力切替部36に供給される。出力切替部36は、このヒット信号PreviousHITにより切替えが制御される。なお、現フレームの画素データCurrentRGBと、1フレーム前のヒット信号PreviousHITは、それぞれシフトレジスタ32,33で遅延することでタイミングが一致するように調整される。
出力切替部36は、ヒット信号PreviousHITが値1のとき、補正済み画素データEnhancedRGBを選択して出力し、ヒット信号PreviousHITが値0であるとき、現フレームの24ビットの画素データCurrentRGBを選択して出力する。つまり、出力切替部36は、画素データが予め決められた特定の15色のいずれかの色から変化した色のデータであるとき、補正済み画素データEnhancedRGBを選択する動作を行う。そして、出力切替部36は、画素データが予め決められた特定の15色から変化した色以外であるときには、補正動作を行わず、現フレームの24ビットの画素データCurrentRGBをそのまま出力する。
出力切替部36が選択して出力する画素データDrivingRGBが、図1に示す表示パネル駆動部2に供給される。
[1−4.第1の実施の形態の動作例]
次に、図5〜図7を参照して、第1の実施の形態の動作例について説明する。
図5は、第1色変換部11で変換が行われる24ビットの画素データと、4ビットの色コードとの対応例を示す図である。図5において、24ビットの画素データは、16進数表記であり、画素データXは対応する色コードデータの記憶がない場合を示す。
図5に示すように、第1色変換部11が参照する変換対応データでは、24ビットの画素データが特定の15種類であるときだけ、対応する4ビットの色コードデータが存在する。第1色変換部11は、特定の15種類の色であるとき、その対応した色コードデータを出力する。それ以外の画素データ(図4に示す画素データX)が第1色変換部11に入力した場合には、第1色変換部11は、値0000の4ビットデータを出力する。
このような画像データの変換作業が、1フレーム内の全ての画素について行われる。
図6は、画素アドレスの例を示す図である。例えば水平方向1920画素×垂直方向1080画素であるとき、1フレーム内の左上から右下に順に0から2073599まで個別のアドレスが設定される。
この図6に画素アドレスが、図3に示すフレームメモリ20のデコーダ21に供給され、それぞれの画素アドレスの色コードデータが、RAM22の対応した記憶領域に記憶される。
図7は、フレームメモリ20の動作を示すタイミング図である。
図7Aに示すように、画素アドレスPIXADRSは、特定のタイミングでアドレスNであるとする。この画素アドレスは、図7Cに示す画素クロックCKに同期して、アドレスN−1、N、N+1、・・・と連続して変化する。
そして、図7Bに示すように、フレームメモリ20は、画素アドレスNのタイミングで、書き込みポート23に入力した現フレームの画素アドレスNの色コード[CODE(N)]を記憶する。また、このとき同時に、フレームメモリ20は、図7Dに示すように、画素アドレスNの1フレーム前の色コード[CODE(N)]を読み出しポート24から出力する。
このようにして、フレームメモリ20は、1フレーム内の全ての画素について、色コードデータの記憶と読み出しを連続して行う。
このようにフレームメモリ20が、各画素のデータを4ビット化した色コードデータとして記憶することで、オーバードライブ部10内のフレームメモリ20は、記憶容量を非常に小さくすることができる。すなわち、24ビットの画素データをそのまま記憶する場合に比べて、フレームメモリの記憶容量が1/6になる。
したがって、少ない記憶容量のメモリを使用した簡単な構成の回路で、オーバードライブ部10を構成することができる。また、フレームメモリ20の記憶容量が少なくなることで、オーバードライブ部10を集積回路化する際に、集積回路が、フレームメモリ20を内蔵した構成とすることが容易になる。従来のような大容量のフレームメモリが必要な場合には、フレームメモリを集積回路に外付けする必要があったが、本開示の場合には、比較的容易に集積回路が内蔵できるようになる。集積回路化したオーバードライブ部10がフレームメモリ20を内蔵することで、メモリに高速データを伝送する配線が、集積回路の外部に引き出されなくなる。このため、集積回路化したオーバードライブ部10は、不要輻射が外部に放射される可能性が少なくなり、良好な特性のものが得られる。
なお、図4の補正処理部30の説明から判るように、本開示の補正処理部30が残像抑圧用のオーバードライブ処理を行うのは、画素データが予め決められた特定の15色のいずれかの色のデータであるときに限られる。ここで、本開示の表示システムは、地図画像を表示するナビゲーション装置であり、画像データ生成部1は、表示色が15色に限られた地図画像を表示する画像データを生成する。このため、オーバードライブ部10は、15色だけのオーバードライブ処理を行っても、液晶表示パネル3が表示する地図画像には残像が発生しない。
液晶表示パネル3が、予め決められた15色以外の色を表示する際には、残像抑圧用のオーバードライブ処理が行われないが、ナビゲーション装置で地図画像以外を表示する場合、動きの速い画像である可能性が少ない。例えば、ナビゲーション装置用の表示システムが、地図以外の画像を表示する場合としては、各種設定画面や他のモードでの表示が想定される。これらの表示画面は、文字や静止画による案内画像などであり、残像抑圧補正が行われない表示であっても、残像が目立つことは少ない。
但し、図4の補正処理部30は、予め決められた15色から他の色に変化した場合にも、残像抑圧用のオーバードライブ処理が行わるため、より良好に残像抑圧が行われる。例えば、予め決められた15色から選ばれた特定の色の物体(例えばメーター上の針など)が、グラデーションを持って微妙に色が変化する背景の上に描かれた画像であるときにも、残像抑圧が行われるようになる。
[1−5.変形例:色を可変設定する例]
図8は、本開示の第1の実施の形態に係る表示システムの変形例を示す図である。
この図8の例の場合には、オーバードライブ部10がオーバードライブ処理を行う15色が、外部からの指示で可変設定できるようにしたものである。
すなわち、図8に示すように、オーバードライブ部10は、色設定部18を備える。色設定部18は、画像データ生成部1から供給される同期データ(垂直同期データVSYNC,水平同期データHSYNC,有効画素期間データDEのいずれか)に付加された色設定データを検出する。
このときには、例えば、垂直同期データVSYNCがローレベル“L”のとき、有効画素期間データDEを表示画像制御の上では無効とする。そして、その無効となった期間に、有効画素期間データDEを使用したUART(Universal Asynchronous Receiver Transmitter)通信などの1ビットシリアル通信で伝送された色設定データを検出する。
そして、色設定部18が検出した色設定データで色の変更が指示された場合、色設定部18は、第1色変換部11と第2色変換部13に対して、画素データと色コードデータとの対応の変更を指示する。
図8のその他の部分は、図1に示す表示システムと同様に構成する。
この図8に示すように、第1色変換部11と第2色変換部13が変換する画素データと色コードとの対応が変更できることで、オーバードライブ部10がオーバードライブ処理を行う15色の組み合わせが、自在に変更できるようになる。
例えば、ナビゲーション装置が表示する地図画像は、昼間に表示する地図と、夜間に表示する地図で、色の配色が異なる。このため、画像データ生成部1が、昼間用の地図画像データを生成するとき、画像データ生成部1が同期データに付加する色設定データで、その昼間用の地図画像データを構成する15色の色設定を指示する。また、画像データ生成部1は、夜間用の地図画像データを生成するとき、画像データ生成部1が同期データに付加する色設定データで、その夜間用の地図画像データを構成する15色の色設定を指示する。
このようにオーバードライブ処理を行う15色の組み合わせが可変設定できることで、オーバードライブ部10は、様々な表示色の組み合わせに対応できるようになる。なお、同期データに色設定データを付加するのは一例であり、その他の方法で外部からオーバードライブ部10が色設定データを受信するようにしてもよい。例えば、画像データ生成部1が、画像データ(画素データ)の無効期間(表示させる画素データが含まれない期間)に色設定データを付加するようにしてもよい。
[1−6.変形例:補正を行う別の条件の例]
図9は、本開示の第1の実施の形態に係る表示システムの変形例を示す図である。
この図9の例の場合には、オーバードライブ部10内の補正処理部30が補正を行う条件を、図4の例から変更したものである。図4の例では、出力切替部36が補正済み画素データEnhancedRGBを選択する条件として、1フレーム前のヒット信号PreviousHITで、特定の15色のいずれかの色のデータである場合とした。
これに対して、図9の例では、1フレーム前のヒット信号PreviousHITと、現フレームのヒット信号CurrentHITを取得する。そして、現フレームのヒット信号CurrentHITと、1フレーム前のヒット信号PreviousHITとが、AND回路35に供給される。切替部36は、このAND回路35で加算されたヒット信号により制御される。なお、現フレームの画素データCurrentRGBと、1フレーム前のヒット信号PreviousHITと、現フレームのヒット信号CurrentHITは、それぞれシフトレジスタ32,33,34で遅延することでタイミングが一致するように調整される。
出力切替部36は、双方のヒット信号が値1で一致したとき、補正済み画素データEnhancedRGBを選択して出力し、いずれかのヒット信号が値0であるとき、現フレームの24ビットの画素データCurrentRGBを選択して出力する。図9のその他の箇所は、図4に示す補正処理部30と同様に構成する。
この図9に示す構成によると、画素データが予め決められた特定の15色のいずれかの色のデータの間で変化するとき、出力切替部36が、補正済み画素データEnhancedRGBを選択するようになる。そして、画素データが予め決められた特定の15色以外であるときには、出力切替部36が、現フレームの24ビットの画素データCurrentRGBをそのまま出力するようになる。したがって、例えば表示色が特定の15色に限定される場合にだけ補正動作が行われるようになる。
[2−1.第2の実施の形態の全体構成]
次に、本開示の第2の実施の形態の例を説明する。
図10は、本開示の第2の実施の形態に係る表示システムの全体の構成例を示す図である。
図10において、第1の実施の形態で説明した図1〜図9に対応する部分には同一符号を付す。
図10に示す画像データ生成部1は、例えば車両(自動車)用のメーターパネル用の画像データを生成する。画像データ生成部1が出力する画像データと同期データは、第1の実施の形態の例で説明した形式のデータと同様のデータである。すなわち、画像データの1フレーム期間は1/60秒であり、1画素の画素データは、24ビットのデータである。
画像データ生成部1が出力する画像データと同期データは、オーバードライブ部10′に供給される。オーバードライブ部10′は、各画素の残像を抑制するように補正する処理を行う画像データ処理回路である。図10の例のオーバードライブ部10′についても、例えば1個の集積回路で構成される。集積回路は、オーバードライブ部10が備えるフレームメモリ20′を内蔵する。
オーバードライブ部10′は、フレームメモリ20′と補正処理部30を備える。フレームメモリ20′は、画像データ生成部1から供給される画素データを記憶し、その記憶した画素データが1フレーム期間遅延したタイミングで読み出される。但し、フレームメモリ20′は、1フレーム内の画素の内の予め決められた特定の領域(画像範囲)内の画素だけを記憶する。フレームメモリ20′での画素データの書き込みと読み出しは、アドレス生成部50から供給される画素アドレスデータにより制御される。アドレス生成部50の構成については後述する。
フレームメモリ20′は、特定の領域(画像範囲)内の画素データを1フレーム分記憶し、1フレーム期間(1/60秒)遅れて記憶した画素データを読み出す。フレームメモリ20′が記憶する1画素のデータは、赤色Rと緑色Gと青色Bのそれぞれの色ごとに8ビットの24ビットのデータである。
フレームメモリ20′が読み出した画素データが、1フレーム前の画素データとして補正処理部30に供給される。
そして、画像データ生成部1からオーバードライブ部10′に供給される現在のフレームの24ビットの画素データが、補正処理部30に供給される。
補正処理部30は、残像抑圧のためのオーバードライブ用の補正処理を行う回路である。但し、補正処理部30は、アドレス生成部50から供給される領域ヒット信号AREAHITが値1であるタイミングの画素データのみを補正処理する。そして、領域ヒット信号AREAHITが値0であるタイミングの画素データは、画像データ生成部1から供給された24ビットの画素データを補正せずにそのまま出力する。このような処理は、図4に示す出力切替部36が、領域ヒット信号AREAHITに基づいて切替えを行うことで実現できる。
補正処理部30には、補正用のデータを補正テーブルとして記憶したROM14′と、温度計測部15が接続してある。この場合のROM14′は、画素データの各色の階調が変化したときの補正値を記憶する。
補正処理部30は、ROM14′が記憶した補正データを参照しながら、補正処理を行う。補正処理部30が補正処理を行う際には、温度計測部15が計測した温度データに基づいて、温度特性の補償処理を行う。
そして、各画素単位に補正した画像データが、オーバードライブ部10′内の補正処理部30から表示パネル駆動部2に供給される。また、同期データが、オーバードライブ部10′から表示パネル駆動部2に供給される。この場合、オーバードライブ部10′は、同期データを遅延させる遅延させるシフトレジスタ17を備え、表示パネル駆動部2に供給される画像データと同期データのタイミングが一致するようにしてある。
そして、表示パネル駆動部2が、液晶表示パネル3での画像表示の駆動を行う。
[2−2.第2の実施の形態のアドレス生成部]
図11は、アドレス生成部50の構成を示す図である。
アドレス生成部50は、画像データ生成部1が出力する同期データ(垂直同期データVSYNC,水平同期データHSYNC,有効画素期間データDE)が供給される画素アドレス生成部51を備える。画素アドレス生成部51は、これらの同期データに基づいて、水平方向の画素アドレスXと垂直方向の画素アドレスYを生成する。
画素アドレス生成部51が出力する画素アドレスX,Yが、領域判定部52に供給される。領域判定部52は、画素アドレスで示された画素位置が、オーバードライブ部10′内で残像抑制用の補正を行う領域内であるか否かを判断する。そして、この判断に基づいて、領域判定部52が、領域ヒット信号AREAHITを生成する。領域ヒット信号AREAHITは、残像抑制用の補正を行う領域であるとき値1になり、補正を行う領域外であるとき値0になる信号である。
また、領域ヒット信号AREAHITとクロックCKが、メモリアドレス生成部53に供給される。メモリアドレス生成部53は、フレームメモリ20′に書き込まれる画素データの記憶アドレスAREAADRSを生成する。メモリアドレス生成部53が生成した記憶アドレスAREAADRSと、領域判定部52が生成した領域ヒット信号AREAHITが、フレームメモリ20′に供給される。
フレームメモリ20′は、領域ヒット信号AREAHITの値が1であるとき、記憶アドレスAREAADRSで指示されたアドレスに画素データを書き込む。また、記憶アドレスAREAADRSで指示されたアドレスに1フレーム前に書き込まれた画素データが、フレームメモリ20′から読み出される。
[2−3.第2の実施の形態の表示例]
図10に示す表示システムによると、フレームメモリ20′は、領域判定部52で残像抑制用の補正を行う領域内であると判定した領域の画素データだけを記憶する。そして、補正処理部30は、残像抑制用の補正を行う領域(画像範囲)内の画素だけについて、階調の補正を行う。このため、オーバードライブ部10内のフレームメモリ20′は、補正する領域の大きさに対応して、記憶容量を小さくすることができる。フレームメモリ20′の記憶容量が小さくなることによる効果は、既に第1の実施の形態で説明した通りである。
ここで、補正する領域を制限する具体的な例について説明する。
本開示の表示システムが備える液晶表示パネル3は、自動車に設置されるメーターパネルである。図12は、このメーターパネルとしての液晶表示パネル3の表示例を示す。
図12に示すように、液晶表示パネル3が表示する画面100は、車両の速度を示すスピードメーター101と、エンジンの回転数を示すタコメーター102とを、目盛り上の針の位置で表示する。また、液晶表示パネル3が表示する画面100は、燃料計103と温度計104を表示する。
この図12に示すような表示を行うとき、オーバードライブ部10内のフレームメモリ20′が画素データを記憶する範囲は、それぞれのメーター101,102と燃料計103と温度計104を表示する領域101a,102a,103a,104aに設定する。
このようにすることで、メーター101,102と燃料計103と温度計104を表示する領域101a,102a,103a,104aは、残像抑制用の補正が行われた表示形態になる。例えばスピードメーター101内の針が比較的早い速度で動いても、画面100内のスピードメーター101には、残像が発生しないようになる。
メーター101,102と燃料計103と温度計104以外の領域が、文字や図形などで何らかの表示(警告表示など)を行う場合、それらの表示については残像補正が行われないが、メーターのような動きの早い表示ではないので、残像が目立つことはない。
[2−4.変形例:領域を可変設定する例]
図13は、本開示の第2の実施の形態に係る表示システムの変形例を示す図である。
この図13の例の場合には、オーバードライブ部10′がオーバードライブ処理を行う範囲が、外部からの指示で可変設定できるようにしたものである。
すなわち、図13に示すように、オーバードライブ部10′は、領域設定部19を備える。領域設定部19は、画像データ生成部1から供給される同期データ(垂直同期データVSYNC,水平同期データHSYNC,有効画素期間データDEのいずれか)に付加された領域設定データを検出する。
このときには、例えば、垂直同期データVSYNCがローレベル“L”のとき、有効画素期間データDEを表示画像制御の上では無効とする。そして、その無効となった期間に、有効画素期間データDEを使用したUART通信などの1ビットシリアル通信で伝送された領域設定データを検出する。
そして、領域設定部19が検出した領域設定データで領域の変更が指示された場合、領域設定部19は、アドレス生成部50に対して、フレームメモリ20′が記憶する領域の変更を指示する。
図13のその他の部分は、図10に示す表示システムと同様に構成する。
この図13に示すように、フレームメモリ20′が記憶する領域が変更できることで、オーバードライブ部10′がオーバードライブ処理を行う範囲が、自在に設定できるようになる。
例えば、通常のモードの際には、液晶表示パネル3は、図12に示すメーター101,102などを表示する。そして、自動車の燃費を表示するモードの際に、液晶表示パネル3は、図14に示すように、メーター101,102などの代わりに燃費グラフ105を表示する。このようにしたとき、燃費グラフ105の表示時には、画像データ生成部1が、領域設定部19に対して、オーバードライブ処理を行う範囲の変更を指示する。
この指示に基づいて、領域設定部19は、燃費グラフ105を表示した範囲105aがオーバードライブ処理を行うように設定する。
このようにオーバードライブ処理を行う範囲が可変設定できることで、オーバードライブ部10′は、様々な表示形態に対応できるようになる。なお、同期データに領域設定データを付加するのは一例であり、その他の方法で外部からオーバードライブ部10′に色設定データを伝送するようにしてもよい。例えば、画像データ生成部1が、画像データ(画素データ)の無効期間(表示させる画素データが含まれない期間)に色設定データを付加するようにしてもよい。
[3.その他の変形例]
なお、上述した第2の実施の形態の例では、補正処理部30が、メーターパネル用の画像データの内のメーター表示領域だけで、残像抑圧のためのオーバードライブ用の補正処理を行うようにした。この場合、メーター表示領域の表示色は、最大で15色の予め決められた特定の種類の色だけに制限してもよい。そして、メーター表示領域の画素データをフレームメモリが記憶する際に、第1の実施の形態で説明した、各画素データの4ビットなどの色コードへの変換を行うようにして、フレームメモリの記憶容量をさらに削減するようにしてもよい。
また、第1の実施の形態で説明した、24ビットの画素データを4ビットの色コードデータに変換するのは、1つの例であり、その他のビット数の色コードデータに変換するようにしてもよい。ビット数は、表示する画像を描画する際の色の種類の数に応じて、適切に選定すればよい。
さらに、第1の実施の形態で説明したカーナビゲーション装置や、第2の実施の形態で説明したメーター表示パネルは、表示システムの各実施の形態での適用例を示したものであり、本開示の技術は、その他の表示システムに適用してもよい。
また、それぞれの実施の形態の例で説明した補正処理部30は、補正用データを記憶したテーブル(ROM14)を用意して、そのテーブルのデータを参照して補正処理を行うようにした。これに対して、補正処理部30が、補正値演算用の計算式を使用した演算で、画素の補正値を得るようにしてもよい。
なお、本開示は以下のような構成も取ることができる。
(1)
入力した画像データを、特定の数の色または特定の画像範囲に制限して記憶するメモリと、
前記メモリが記憶した1フレーム前の画像データの各画素と、入力した現フレームの画像データの各画素との間に、所定の階調変化があったとき、現フレームの該当する画素を特定の階調の色に置き換える補正処理部とを備え、
前記補正処理部を構成する集積回路が、前記メモリを内蔵した
画像データ処理回路。
(2)
前記メモリが記憶する色数を制限する場合に、前記入力した画像データは、各画素がその制限される種類の色からなる
前記(1)記載の画像データ処理回路。
(3)
前記メモリが記憶する際に制限する色の種類を設定する色設定部を備えた
前記(2)記載の画像データ処理回路。
(4)
前記色設定部は、画像データの同期データもしくは画素データに付加された制御データに基づいて、色の種類を設定する
前記(2)または(3)記載の画像データ処理回路。
(5)
前記メモリが記憶する画像範囲を特定の画像範囲に制限する場合に、前記特定の画像範囲を設定する領域設定部を備えた
前記(1)〜(4)のいずれか1項に記載の画像データ処理回路。
(6)
前記領域設定部は、画像データの同期データもしくは画素データに付加された制御データに基づいて、特定の画像範囲を設定する
前記(5)記載の画像データ処理回路。
(7)
入力した画像データを、特定の数の色または特定の画像範囲に制限して記憶するメモリと、
前記メモリが記憶した1フレーム前の画像データの各画素と、入力した現フレームの画像データの各画素との間に、所定の階調変化があったとき、現フレームの該当する画素を特定の階調の色に置き換える補正処理部とを備えた
画像データ処理回路。
(8)
フレーム周期で表示用の画像データを生成する画像データ生成部と、
前記画像データ生成部が生成した画像データを、特定の数の色または特定の画像範囲に制限して記憶するメモリと、
前記メモリが記憶した1フレーム前の画像データの各画素と、前記画像データ生成部が生成した現フレームの画像データの各画素との間に、所定の階調変化があったとき、現フレームの該当する画素を特定の階調の色に置き換える補正処理部と、
前記補正処理部が生成した画像データにより表示パネルの駆動を行う駆動部とを備えた
表示システム。
さらに、本発明の請求項に記載した構成や処理は、上述した実施の形態の例に限定されるものではない。本発明の要旨を逸脱しない限り、種々の改変、組み合わせ、他の実施の形態例が生じうることは、当業者にとって当然のことと理解される。
1…画像データ生成部、2…表示パネル駆動部、3…液晶表示パネル、10,10′…オーバードライブ部、11…第1色変換部、12…アドレス生成部、13…第2色変換部、14…ROM、15…温度計測部、16…OR回路、17…シフトレジスタ、18…色設定部、19…領域設定部、20,20′…フレームメモリ、21…アドレスデコーダ、22…RAM、23…書き込みポート、24…読み出しポート、30…補正処理部、31R,31G,31B…補正色生成回路、32,33,34…シフトレジスタ、35…AND回路、36…出力切替部、37…温度補正部、50…アドレス生成部、51…画素アドレス生成部、52…領域判定部、53…メモリアドレス生成部

Claims (8)

  1. 入力した画像データを、特定の数の色または特定の画像範囲に制限して記憶するメモリと、
    前記メモリが記憶した1フレーム前の画像データの各画素と、入力した現フレームの画像データの各画素との間に、所定の階調変化があったとき、現フレームの該当する画素を特定の階調の色に置き換える補正処理部とを備え、
    前記補正処理部を構成する集積回路が、前記メモリを内蔵した
    画像データ処理回路。
  2. 前記メモリが記憶する色数を制限する場合に、前記入力した画像データは、各画素がその制限される種類の色からなる
    請求項1記載の画像データ処理回路。
  3. 前記メモリが記憶する際に制限する色の種類を設定する色設定部を備えた
    請求項2記載の画像データ処理回路。
  4. 前記色設定部は、画像データの同期データもしくは画素データに付加された制御データに基づいて、色の種類を設定する
    請求項3記載の画像データ処理回路。
  5. 前記メモリが記憶する画像範囲を特定の画像範囲に制限する場合に、前記特定の画像範囲を設定する領域設定部を備えた
    請求項1記載の画像データ処理回路。
  6. 前記領域設定部は、画像データの同期データもしくは画素データに付加された制御データに基づいて、特定の画像範囲を設定する
    請求項5記載の画像データ処理回路。
  7. 入力した画像データを、特定の数の色または特定の画像範囲に制限して記憶するメモリと、
    前記メモリが記憶した1フレーム前の画像データの各画素と、入力した現フレームの画像データの各画素との間に、所定の階調変化があったとき、現フレームの該当する画素を特定の階調の色に置き換える補正処理部とを備えた
    画像データ処理回路。
  8. フレーム周期で表示用の画像データを生成する画像データ生成部と、
    前記画像データ生成部が生成した画像データを、特定の数の色または特定の画像範囲に制限して記憶するメモリと、
    前記メモリが記憶した1フレーム前の画像データの各画素と、前記画像データ生成部が生成した現フレームの画像データの各画素との間に、所定の階調変化があったとき、現フレームの該当する画素を特定の階調の色に置き換える補正処理部と、
    前記補正処理部が生成した画像データにより表示パネルの駆動を行う駆動部とを備えた
    表示システム。
JP2012186727A 2012-08-27 2012-08-27 画像データ処理回路および表示システム Pending JP2014044322A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012186727A JP2014044322A (ja) 2012-08-27 2012-08-27 画像データ処理回路および表示システム
US13/955,667 US9741314B2 (en) 2012-08-27 2013-07-31 Image data processing circuit and display system
CN201310364922.6A CN103632643B (zh) 2012-08-27 2013-08-20 图像数据处理电路和显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012186727A JP2014044322A (ja) 2012-08-27 2012-08-27 画像データ処理回路および表示システム

Publications (1)

Publication Number Publication Date
JP2014044322A true JP2014044322A (ja) 2014-03-13

Family

ID=50147586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012186727A Pending JP2014044322A (ja) 2012-08-27 2012-08-27 画像データ処理回路および表示システム

Country Status (3)

Country Link
US (1) US9741314B2 (ja)
JP (1) JP2014044322A (ja)
CN (1) CN103632643B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818324B2 (en) 2016-03-07 2017-11-14 Panasonic Liquid Crystal Display Co., Ltd. Transmission device, display device, and display system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10499029B2 (en) * 2007-01-09 2019-12-03 Capso Vision Inc Methods to compensate manufacturing variations and design imperfections in a display device
EP3135189A1 (en) * 2015-08-25 2017-03-01 Capso Vision, Inc. Methods to compensate manufacturing variations and design imperfections in a display device
JP6578850B2 (ja) * 2015-09-28 2019-09-25 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
CN105448263B (zh) * 2015-12-31 2018-05-01 华为技术有限公司 显示驱动装置及显示驱动方法
JP2018063381A (ja) * 2016-10-14 2018-04-19 矢崎総業株式会社 表示装置
CN109147696B (zh) * 2018-09-03 2021-02-26 重庆惠科金渝光电科技有限公司 数据处理方法、显示装置和计算机可读存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838310A (en) * 1996-05-17 1998-11-17 Matsushita Electric Industrial Co., Ltd. Chroma-key signal generator
JP3904841B2 (ja) 2000-05-15 2007-04-11 シャープ株式会社 液晶表示装置及びそれを用いた電子機器並びに液晶表示方法
US7606314B2 (en) * 2002-08-29 2009-10-20 Raritan America, Inc. Method and apparatus for caching, compressing and transmitting video signals
US7330195B2 (en) * 2002-12-18 2008-02-12 Hewlett-Packard Development Company, L.P. Graphic pieces for a border image
JP4536440B2 (ja) 2003-09-09 2010-09-01 シャープ株式会社 液晶表示装置及びその駆動方法
JP2005295508A (ja) * 2004-03-08 2005-10-20 Seiko Epson Corp カラー画像のモノクローム画像化
JP5086524B2 (ja) * 2005-01-13 2012-11-28 ルネサスエレクトロニクス株式会社 コントローラ・ドライバ及びそれを用いた液晶表示装置
JP5332173B2 (ja) 2006-11-10 2013-11-06 セイコーエプソン株式会社 画像表示制御装置
JP2008306236A (ja) * 2007-06-05 2008-12-18 Sony Corp 画像表示装置、画像表示方法、画像表示方法のプログラム及び画像表示方法のプログラムを記録した記録媒体
JP2009080171A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 信号処理装置
CN102054420B (zh) * 2009-10-30 2013-06-19 群康科技(深圳)有限公司 伽马校正电路、伽马校正方法及相关显示器
US8908231B2 (en) * 2011-06-21 2014-12-09 Kabushiki Kaisha Toshiba Image forming apparatus and image processing method that selectively emphasize a specific color when converting a multicolored image to monochrome

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818324B2 (en) 2016-03-07 2017-11-14 Panasonic Liquid Crystal Display Co., Ltd. Transmission device, display device, and display system

Also Published As

Publication number Publication date
US9741314B2 (en) 2017-08-22
CN103632643A (zh) 2014-03-12
CN103632643B (zh) 2018-04-06
US20140055473A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP2014044322A (ja) 画像データ処理回路および表示システム
US10839755B2 (en) Display device capable of changing luminance depending on operating frequency
JP5033475B2 (ja) 液晶表示装置及びその駆動方法
KR100860189B1 (ko) 액정 패널의 표시 제어 장치 및 액정 표시 장치
JP5220268B2 (ja) 表示装置
KR101504750B1 (ko) 표시장치
JP4479710B2 (ja) 液晶用駆動装置、液晶用駆動方法及び液晶表示装置
JP5110788B2 (ja) 表示装置
JP5639751B2 (ja) 液晶表示装置およびその駆動方法
CN102024436A (zh) 显示设备
JP4545386B2 (ja) データ保持型表示装置およびその駆動方法
US8164554B2 (en) Liquid crystal display
WO2008062577A1 (fr) Dispositif d'affichage d'image
JP2007271842A (ja) 表示装置
JP5449404B2 (ja) 表示装置
US8922596B2 (en) LCD overdriving method and device and LCD
KR101991337B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR101480353B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100935404B1 (ko) 표시장치
JP2008268286A (ja) 画像表示装置
JP2007171367A (ja) 液晶表示装置
KR20120089081A (ko) 액정 표시 장치, 영상 신호 보정 장치 및 영상 신호 보정 방법
JP4732440B2 (ja) 表示装置
US9818324B2 (en) Transmission device, display device, and display system
US8542168B2 (en) Display device