JP3446688B2 - タイミング回路および通信装置 - Google Patents
タイミング回路および通信装置Info
- Publication number
- JP3446688B2 JP3446688B2 JP32662999A JP32662999A JP3446688B2 JP 3446688 B2 JP3446688 B2 JP 3446688B2 JP 32662999 A JP32662999 A JP 32662999A JP 32662999 A JP32662999 A JP 32662999A JP 3446688 B2 JP3446688 B2 JP 3446688B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- signal
- counter
- speed clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、異なる周波数を有
する複数のクロック信号に基づいてタイミングパルスを
発生するタイミング回路に関し、特に連続受信と間欠受
信とを状況に応じて切り替える通信装置に関する。
する複数のクロック信号に基づいてタイミングパルスを
発生するタイミング回路に関し、特に連続受信と間欠受
信とを状況に応じて切り替える通信装置に関する。
【０００２】
【従来の技術】移動体通信システムでは、連続通信と間
欠通信とを状況に応じて切り替えることにより消費電力
を削減する。さらに詳しくは、移動局および基地局は、
連続受信時には高速クロックを用いて同期維持を行い、
間欠受信時には低速クロック（ＲＴＣ：Real Time Cloc
k）を用いて同期維持を行う。一般的には設計上の都合
からこれら低速クロックと高速クロックとは非同期であ
り、低速クロックは時計機能用のクロックを兼ねる。ま
た、高速クロックと低速クロックとでは周波数安定精度
が異なり、高速クロックの周波数安定精度は数（ｐｐ
ｍ）と高く、低速クロックの周波数安定精度は１００
（ｐｐｍ）程度と低い。
欠通信とを状況に応じて切り替えることにより消費電力
を削減する。さらに詳しくは、移動局および基地局は、
連続受信時には高速クロックを用いて同期維持を行い、
間欠受信時には低速クロック（ＲＴＣ：Real Time Cloc
k）を用いて同期維持を行う。一般的には設計上の都合
からこれら低速クロックと高速クロックとは非同期であ
り、低速クロックは時計機能用のクロックを兼ねる。ま
た、高速クロックと低速クロックとでは周波数安定精度
が異なり、高速クロックの周波数安定精度は数（ｐｐ
ｍ）と高く、低速クロックの周波数安定精度は１００
（ｐｐｍ）程度と低い。
【０００３】図６は従来の通信装置を例示する構成図で
ある。図において１０はタイミング回路であり、後述す
る分周器７と、切替器１と、カウンタ３と、パルス発生
器４とにより構成される。
ある。図において１０はタイミング回路であり、後述す
る分周器７と、切替器１と、カウンタ３と、パルス発生
器４とにより構成される。
【０００４】また、９は原振クロック９ｔを出力するＴ
ＣＸＯ（Temperature CompensatedCrystal Oscillato
r：温度補償型水晶発振器）、８はＴＣＸＯ９からの原
振クロック９ｔを所定の周波数に逓倍してクロスリファ
レンスクロック８ｔとして出力するＰＬＬ（Phase Lock
ed Loop：位相同期ループ）、７はＰＬＬ８からのクロ
スリファレンスクロック８ｔを分周し、高速クロック７
ｔとして出力する分周器、６は低速クロック６ｔを発生
するＲＴＣ発生器である。
ＣＸＯ（Temperature CompensatedCrystal Oscillato
r：温度補償型水晶発振器）、８はＴＣＸＯ９からの原
振クロック９ｔを所定の周波数に逓倍してクロスリファ
レンスクロック８ｔとして出力するＰＬＬ（Phase Lock
ed Loop：位相同期ループ）、７はＰＬＬ８からのクロ
スリファレンスクロック８ｔを分周し、高速クロック７
ｔとして出力する分周器、６は低速クロック６ｔを発生
するＲＴＣ発生器である。
【０００５】また、１は切替器であり、分周器７からの
高速クロック７ｔ及びＲＴＣ６からの低速クロック６ｔ
のいずれかを受信モードに応じて選択し、複合クロック
１ｔとして出力する。ここでは、切替器１は連続受信モ
ードでは高速クロック７ｔを出力し、間欠受信モードで
は低速クロック６ｔを出力する。
高速クロック７ｔ及びＲＴＣ６からの低速クロック６ｔ
のいずれかを受信モードに応じて選択し、複合クロック
１ｔとして出力する。ここでは、切替器１は連続受信モ
ードでは高速クロック７ｔを出力し、間欠受信モードで
は低速クロック６ｔを出力する。
【０００６】３はカウンタであり、切替器１からの複合
クロック１ｔの立ち上がりエッジ（又は、立ち下がりエ
ッジ）によりカウントアップされる。このカウンタ３の
カウント動作は受信モードに応じて変化する。詳細は後
述する。５は制御部であり、切替器１及びカウンタ３へ
受信モードの切替りタイミングを通知する。ここでは、
連続受信モードから間欠受信モードへの切り替わりタイ
ミング、および間欠受信モードから連続受信モードへの
切り替わりタイミングにおいて、タイミング信号５ｔを
出力する。
クロック１ｔの立ち上がりエッジ（又は、立ち下がりエ
ッジ）によりカウントアップされる。このカウンタ３の
カウント動作は受信モードに応じて変化する。詳細は後
述する。５は制御部であり、切替器１及びカウンタ３へ
受信モードの切替りタイミングを通知する。ここでは、
連続受信モードから間欠受信モードへの切り替わりタイ
ミング、および間欠受信モードから連続受信モードへの
切り替わりタイミングにおいて、タイミング信号５ｔを
出力する。
【０００７】４はパルス発生器であり、カウンタ３が出
力するカウント値３ｔに基づきｎカウント周期（ｎは整
数）でフレームタイミングパルス４ｔを出力する。１２
は復調器であり、受信部１３が出力する受信信号１３ｔ
を復調し、復調データ１２ｔを後述するデータ検出器１
１へ出力する。１１はデータ抽出器であり、パルス発生
器４からのフレームタイミングパルス４ｔに基づき、復
調データ１２ｔから音声データなどのユーザー情報１１
ｔを抽出する。
力するカウント値３ｔに基づきｎカウント周期（ｎは整
数）でフレームタイミングパルス４ｔを出力する。１２
は復調器であり、受信部１３が出力する受信信号１３ｔ
を復調し、復調データ１２ｔを後述するデータ検出器１
１へ出力する。１１はデータ抽出器であり、パルス発生
器４からのフレームタイミングパルス４ｔに基づき、復
調データ１２ｔから音声データなどのユーザー情報１１
ｔを抽出する。
【０００８】図７は、図６に示した切替器１およびカウ
ンタ３の動作を例示する説明図であり、図において横軸
は時間である。図７（ａ）〜（ｄ）はそれぞれ、図６に
示した切替器１に入力される高速クロック７ｔ、切替器
１に入力される低速クロック６ｔ、切替器１が出力する
複合クロック１ｔおよびカウンタ３のカウント値を例示
する。
ンタ３の動作を例示する説明図であり、図において横軸
は時間である。図７（ａ）〜（ｄ）はそれぞれ、図６に
示した切替器１に入力される高速クロック７ｔ、切替器
１に入力される低速クロック６ｔ、切替器１が出力する
複合クロック１ｔおよびカウンタ３のカウント値を例示
する。
【０００９】ここでは、図７（ａ）の高速クロック７ｔ
の周波数を７．６８ＭＨｚ、図７（ｂ）の低速クロック
６ｔの周波数を３２．７６８ｋＨｚとしている。即ち、
低速クロック６ｔの１サイクルは高速クロック７ｔの１
サイクルの２３４．３７５倍であり、高速クロック７ｔ
と低速クロック６ｔとは非同期である。図７（ｃ）の複
合クロック１ｔは、時刻ｔｃにおいて高速クロック７ｔ
から低速クロック６ｔへと切り替わっている。
の周波数を７．６８ＭＨｚ、図７（ｂ）の低速クロック
６ｔの周波数を３２．７６８ｋＨｚとしている。即ち、
低速クロック６ｔの１サイクルは高速クロック７ｔの１
サイクルの２３４．３７５倍であり、高速クロック７ｔ
と低速クロック６ｔとは非同期である。図７（ｃ）の複
合クロック１ｔは、時刻ｔｃにおいて高速クロック７ｔ
から低速クロック６ｔへと切り替わっている。
【００１０】図６に示したカウンタ３は図７（ｄ）に示
すように、複合クロック１ｔが７．６８ＭＨｚの高速ク
ロックであるときは１サイクルを１としてカウントし、
複合クロック１ｔが３２．７６８ｋＨｚの低速クロック
であるときは１サイクルを２３４．３７５としてカウン
トする。即ち、図７の期間Ｔａでは複合クロック１ｔの
立ち上がりエッジを検出する毎に１カウントし、期間Ｔ
ｂでは複合クロック１ｔの立ち上がりエッジを検出する
毎に２３４．３７５カウントする。
すように、複合クロック１ｔが７．６８ＭＨｚの高速ク
ロックであるときは１サイクルを１としてカウントし、
複合クロック１ｔが３２．７６８ｋＨｚの低速クロック
であるときは１サイクルを２３４．３７５としてカウン
トする。即ち、図７の期間Ｔａでは複合クロック１ｔの
立ち上がりエッジを検出する毎に１カウントし、期間Ｔ
ｂでは複合クロック１ｔの立ち上がりエッジを検出する
毎に２３４．３７５カウントする。
【００１１】このように、高速クロックモードから低速
クロックモードへ移行した際、高速クロックに換算した
値で低速クロックをカウントすることにより、低速クロ
ックモードから高速クロックモードへの復帰を容易にす
る。即ち、間欠受信モードにおいても連続受信モードに
おける１カウント時間幅を基本単位としたカウント動作
を行うことにより、間欠受信モードから連続受信モード
への復帰を容易にする。
クロックモードへ移行した際、高速クロックに換算した
値で低速クロックをカウントすることにより、低速クロ
ックモードから高速クロックモードへの復帰を容易にす
る。即ち、間欠受信モードにおいても連続受信モードに
おける１カウント時間幅を基本単位としたカウント動作
を行うことにより、間欠受信モードから連続受信モード
への復帰を容易にする。
【００１２】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のタイミング回路では、高速クロックと低速ク
ロックとが非同期である場合に、低速クロックから高速
クロックへ切り替える際に位相誤差が生じる。即ち、図
７（ｄ）の期間Ｔｄのように切替えを行う際に同期スキ
ューが生じ、カウント値に誤差が生じるといった問題が
あった。また、低速クロックから高速クロックへ切り替
える際にも同様の問題が生じていた。
うな従来のタイミング回路では、高速クロックと低速ク
ロックとが非同期である場合に、低速クロックから高速
クロックへ切り替える際に位相誤差が生じる。即ち、図
７（ｄ）の期間Ｔｄのように切替えを行う際に同期スキ
ューが生じ、カウント値に誤差が生じるといった問題が
あった。また、低速クロックから高速クロックへ切り替
える際にも同様の問題が生じていた。
【００１３】さらにまた、ＴＤＭＡ（Time Division Mu
ltiple Access）方式、ＦＤＭＡ（Frequency Division
Multiple Access）方式、ＣＤＭＡ（Code Division Mul
tiple Access）方式のいずれの場合においても同様の問
題が生じていた。
ltiple Access）方式、ＦＤＭＡ（Frequency Division
Multiple Access）方式、ＣＤＭＡ（Code Division Mul
tiple Access）方式のいずれの場合においても同様の問
題が生じていた。
【００１４】本発明は以上のような問題点を解決するた
めになされたものであり、クロック信号を切り替える際
に生じる非同期スキューを低減するタイミング回路及び
通信装置を提供する。
めになされたものであり、クロック信号を切り替える際
に生じる非同期スキューを低減するタイミング回路及び
通信装置を提供する。
【００１５】
【課題を解決するための手段】この発明に係るタイミン
グ回路においては、第１のクロック信号、第１のクロッ
ク信号よりも周波数が低く第１のクロック信号とは非同
期である第２のクロック信号、および第１のクロック信
号よりも周波数が高く第１のクロック信号と同期した第
３のクロック信号が入力され、出力信号として第１〜第
３のいずれかのクロック信号を選択的に出力する切替手
段と、前記出力信号に応じたカウントアップ幅でカウン
トアップするカウンタと、前記カウンタの値に基づきパ
ルス信号を発生するパルス発生手段とを備え、前記切替
手段は、第１のクロック信号から第２のクロック信号へ
の切替信号が入力されると、前記出力信号を第１のクロ
ック信号から第３のクロック信号へ切り替え、その後、
第３のクロック信号から第２のクロック信号へ切り替え
る。
グ回路においては、第１のクロック信号、第１のクロッ
ク信号よりも周波数が低く第１のクロック信号とは非同
期である第２のクロック信号、および第１のクロック信
号よりも周波数が高く第１のクロック信号と同期した第
３のクロック信号が入力され、出力信号として第１〜第
３のいずれかのクロック信号を選択的に出力する切替手
段と、前記出力信号に応じたカウントアップ幅でカウン
トアップするカウンタと、前記カウンタの値に基づきパ
ルス信号を発生するパルス発生手段とを備え、前記切替
手段は、第１のクロック信号から第２のクロック信号へ
の切替信号が入力されると、前記出力信号を第１のクロ
ック信号から第３のクロック信号へ切り替え、その後、
第３のクロック信号から第２のクロック信号へ切り替え
る。
【００１６】また、この発明に係るタイミング回路にお
いては、前記切替手段は、第２および第３のクロック信
号が同一信号レベルとなるタイミングで、前記出力信号
を第３のクロック信号から第２のクロック信号へ切り替
えることを特徴とする請求項１に記載のタイミング回
路。
いては、前記切替手段は、第２および第３のクロック信
号が同一信号レベルとなるタイミングで、前記出力信号
を第３のクロック信号から第２のクロック信号へ切り替
えることを特徴とする請求項１に記載のタイミング回
路。
【００１７】また、この発明に係るタイミング回路にお
いては、第１のクロック信号、第１のクロック信号より
も周波数が低く第１のクロック信号とは非同期である第
２のクロック信号、および第１のクロック信号よりも周
波数が高く第１のクロック信号と同期した第３のクロッ
ク信号が入力され、出力信号として第１〜第３のいずれ
かのクロック信号を選択的に出力する切替手段と、前記
出力信号に応じたカウントアップ幅でカウントアップす
るカウンタと、前記カウンタの値に基づきパルス信号を
発生するパルス発生手段とを備え、前記切替手段は第２
のクロック信号から第１のクロック信号への切替信号が
入力されると、前記出力信号を第２のクロック信号から
第３のクロック信号へ切り替え、その後、第３のクロッ
ク信号から第１のクロック信号へ切り替える。
いては、第１のクロック信号、第１のクロック信号より
も周波数が低く第１のクロック信号とは非同期である第
２のクロック信号、および第１のクロック信号よりも周
波数が高く第１のクロック信号と同期した第３のクロッ
ク信号が入力され、出力信号として第１〜第３のいずれ
かのクロック信号を選択的に出力する切替手段と、前記
出力信号に応じたカウントアップ幅でカウントアップす
るカウンタと、前記カウンタの値に基づきパルス信号を
発生するパルス発生手段とを備え、前記切替手段は第２
のクロック信号から第１のクロック信号への切替信号が
入力されると、前記出力信号を第２のクロック信号から
第３のクロック信号へ切り替え、その後、第３のクロッ
ク信号から第１のクロック信号へ切り替える。
【００１８】また、この発明に係るタイミング回路にお
いては、前記切替手段は、前記カウンタの値に基づき第
１のクロック信号の立ち上がり又は立ち下がりタイミン
グを検出し、この検出されたタイミングで前記出力信号
を第３のクロック信号から第１のクロック信号へ切り替
える。
いては、前記切替手段は、前記カウンタの値に基づき第
１のクロック信号の立ち上がり又は立ち下がりタイミン
グを検出し、この検出されたタイミングで前記出力信号
を第３のクロック信号から第１のクロック信号へ切り替
える。
【００１９】また、この発明に係る通信装置において
は、第１のクロック信号、第１のクロック信号よりも周
波数が低く第１のクロック信号とは非同期である第２の
クロック信号、および第１のクロック信号よりも周波数
が高く第１のクロック信号と同期した第３のクロック信
号が入力され、出力信号として第１〜第３のいずれかの
クロック信号を選択的に出力する切替手段と、前記出力
信号に応じたカウントアップ幅でカウントアップするカ
ウンタと、前記カウンタの値に基づきパルス信号を発生
するパルス発生手段と、前記パルス発生手段からのパル
ス信号に基づき、受信された信号からデータを抽出する
データ抽出手段とを備え、前記切替手段は、第１のクロ
ック信号から第２のクロック信号への切替信号が入力さ
れると、前記出力信号を第１のクロック信号から第３の
クロック信号へ切り替え、その後、第３のクロック信号
から第２のクロック信号へ切り替える。
は、第１のクロック信号、第１のクロック信号よりも周
波数が低く第１のクロック信号とは非同期である第２の
クロック信号、および第１のクロック信号よりも周波数
が高く第１のクロック信号と同期した第３のクロック信
号が入力され、出力信号として第１〜第３のいずれかの
クロック信号を選択的に出力する切替手段と、前記出力
信号に応じたカウントアップ幅でカウントアップするカ
ウンタと、前記カウンタの値に基づきパルス信号を発生
するパルス発生手段と、前記パルス発生手段からのパル
ス信号に基づき、受信された信号からデータを抽出する
データ抽出手段とを備え、前記切替手段は、第１のクロ
ック信号から第２のクロック信号への切替信号が入力さ
れると、前記出力信号を第１のクロック信号から第３の
クロック信号へ切り替え、その後、第３のクロック信号
から第２のクロック信号へ切り替える。
【００２０】さらにまた、この発明に係る通信装置にお
いては、第１のクロック信号、第１のクロック信号より
も周波数が低く第１のクロック信号とは非同期である第
２のクロック信号、および第１のクロック信号よりも周
波数が高く第１のクロック信号と同期した第３のクロッ
ク信号が入力され、出力信号として第１〜第３のいずれ
かのクロック信号を選択的に出力する切替手段と、前記
出力信号に応じたカウントアップ幅でカウントアップす
るカウンタと、前記カウンタの値に基づきパルス信号を
発生するパルス発生手段と、前記パルス発生手段からの
パルス信号に基づき、受信された信号からデータを抽出
するデータ抽出手段とを備え前記切替手段は第２のクロ
ック信号から第１のクロック信号への切替信号が入力さ
れると、前記出力信号を第２のクロック信号から第３の
クロック信号へ切り替え、その後、第３のクロック信号
から第１のクロック信号へ切り替える。
いては、第１のクロック信号、第１のクロック信号より
も周波数が低く第１のクロック信号とは非同期である第
２のクロック信号、および第１のクロック信号よりも周
波数が高く第１のクロック信号と同期した第３のクロッ
ク信号が入力され、出力信号として第１〜第３のいずれ
かのクロック信号を選択的に出力する切替手段と、前記
出力信号に応じたカウントアップ幅でカウントアップす
るカウンタと、前記カウンタの値に基づきパルス信号を
発生するパルス発生手段と、前記パルス発生手段からの
パルス信号に基づき、受信された信号からデータを抽出
するデータ抽出手段とを備え前記切替手段は第２のクロ
ック信号から第１のクロック信号への切替信号が入力さ
れると、前記出力信号を第２のクロック信号から第３の
クロック信号へ切り替え、その後、第３のクロック信号
から第１のクロック信号へ切り替える。
【００２１】
【発明の実施の形態】実施の形態１．以下、本発明に係
る実施の形態について図を用いて説明する。実施の形態
１では、切替器の出力を第１の高速クロックから低速ク
ロックからへ切り替える際、一旦、第１の高速クロック
よりも更に高速な第２の高速クロックへ切り替える。そ
の後、低速クロックの立ち上がりタイミングに合わせ
て、第２の高速クロックから第１の高速クロックへ切り
替える。
る実施の形態について図を用いて説明する。実施の形態
１では、切替器の出力を第１の高速クロックから低速ク
ロックからへ切り替える際、一旦、第１の高速クロック
よりも更に高速な第２の高速クロックへ切り替える。そ
の後、低速クロックの立ち上がりタイミングに合わせ
て、第２の高速クロックから第１の高速クロックへ切り
替える。
【００２２】図１は、本実施の形態１の通信装置を例示
する構成図である。図において従来と同一又は相当部分
には同一符号を付して説明を省略する。ここでは切替器
１に対して、高速クロック７ｔ、低速クロック６ｔの他
にＰＬＬ８からリファレンスクロック８ｔが入力されて
いる。高速クロック７ｔとリファレンスクロック８ｔと
は同期しているものとする。また、切替器１及びカウン
タ３の動作が従来のものと異なっている。
する構成図である。図において従来と同一又は相当部分
には同一符号を付して説明を省略する。ここでは切替器
１に対して、高速クロック７ｔ、低速クロック６ｔの他
にＰＬＬ８からリファレンスクロック８ｔが入力されて
いる。高速クロック７ｔとリファレンスクロック８ｔと
は同期しているものとする。また、切替器１及びカウン
タ３の動作が従来のものと異なっている。
【００２３】切替器１は、制御部５からタイミング信号
５ｔが入力されると、出力信号（即ち、複合クロック１
ｔ）を高速クロック７ｔから低速クロック６ｔへ直接切
り替えるのではなく、一旦、高速クロック７ｔからリフ
ァレンスクロック８ｔへ切り替える。リファレンスクロ
ック８ｔと高速クロック７ｔとは同期しているため、同
期切替えが可能である。切替器１は、出力信号をリファ
レンスクロック８ｔに切替えた後、低速クロック６ｔの
立ち上がりエッジが検出された時点で、出力信号（即
ち、複合クロック１ｔ）をリファレンスクロック８ｔか
ら低速クロック６ｔへ切り替える。カウンタ３の動作に
ついては後述する。
５ｔが入力されると、出力信号（即ち、複合クロック１
ｔ）を高速クロック７ｔから低速クロック６ｔへ直接切
り替えるのではなく、一旦、高速クロック７ｔからリフ
ァレンスクロック８ｔへ切り替える。リファレンスクロ
ック８ｔと高速クロック７ｔとは同期しているため、同
期切替えが可能である。切替器１は、出力信号をリファ
レンスクロック８ｔに切替えた後、低速クロック６ｔの
立ち上がりエッジが検出された時点で、出力信号（即
ち、複合クロック１ｔ）をリファレンスクロック８ｔか
ら低速クロック６ｔへ切り替える。カウンタ３の動作に
ついては後述する。
【００２４】図２は、図１に示した本実施の形態１の切
替器１およびカウンタ３の動作を例示する説明図であ
り、図において横軸は時間である。図において図１と同
一又は相当部分には同一符号を付して説明を省略する。
図２（ａ）〜（ｅ）はそれぞれ、図１に示した切替器１
に入力されるリファレンスクロック８ｔ、切替器１に入
力される高速クロック７ｔ、切替器１に入力される低速
クロック６ｔ、切替器１が出力する複合クロック１ｔお
よびカウンタ３のカウント値を例示する。
替器１およびカウンタ３の動作を例示する説明図であ
り、図において横軸は時間である。図において図１と同
一又は相当部分には同一符号を付して説明を省略する。
図２（ａ）〜（ｅ）はそれぞれ、図１に示した切替器１
に入力されるリファレンスクロック８ｔ、切替器１に入
力される高速クロック７ｔ、切替器１に入力される低速
クロック６ｔ、切替器１が出力する複合クロック１ｔお
よびカウンタ３のカウント値を例示する。
【００２５】ここでは、リファレンスクロック８ｔの周
波数を６１．４４ＭＨｚ、高速クロック７ｔの周波数を
７．６８ＭＨｚ、低速クロック６ｔの周波数を３２．７
６８ｋＨｚとしている。なお、高速クロック７ｔは、リ
ファレンスクロック８ｔを８分周して得たクロックであ
り、高速クロック７ｔとリファレンスクロック８ｔとは
同期している。つまり、リファレンスクロック８ｔの１
サイクルは高速クロック７ｔの１サイクルの０．１２５
倍である。また、図７と同様、低速クロック６ｔの１サ
イクルは高速クロック７ｔの１サイクルの２３４．３７
５倍であり、高速クロック７ｔと低速クロック６ｔとは
非同期である。
波数を６１．４４ＭＨｚ、高速クロック７ｔの周波数を
７．６８ＭＨｚ、低速クロック６ｔの周波数を３２．７
６８ｋＨｚとしている。なお、高速クロック７ｔは、リ
ファレンスクロック８ｔを８分周して得たクロックであ
り、高速クロック７ｔとリファレンスクロック８ｔとは
同期している。つまり、リファレンスクロック８ｔの１
サイクルは高速クロック７ｔの１サイクルの０．１２５
倍である。また、図７と同様、低速クロック６ｔの１サ
イクルは高速クロック７ｔの１サイクルの２３４．３７
５倍であり、高速クロック７ｔと低速クロック６ｔとは
非同期である。
【００２６】図２の期間Ｔ１において、通信装置は連続
受信モードで動作している。この間、切替器１は複合ク
ロック１ｔとして高速クロック７ｔを出力し、カウンタ
３はこの複合クロック１ｔ（即ち、高速クロック７ｔ）
の１サイクル毎に１ずつカウントアップを行う。
受信モードで動作している。この間、切替器１は複合ク
ロック１ｔとして高速クロック７ｔを出力し、カウンタ
３はこの複合クロック１ｔ（即ち、高速クロック７ｔ）
の１サイクル毎に１ずつカウントアップを行う。
【００２７】時刻ｔ１において、制御部５から切替器１
及びカウンタ３へタイミング信号５ｔが入力されること
により、連続受信モードから間欠受信モードへ切替わ
る。ｔ１以降の期間Ｔ２において、切替器１は複合クロ
ック１ｔとしてリファレンスクロック８ｔを出力すると
ともに、このリファレンスクロック８ｔを用いて低速ク
ロック６ｔの立ち上がりエッジを検出する。また、カウ
ンタ３はこの複合クロック１ｔ（即ち、リファレンスク
ロック８ｔ）の１サイクル毎に０．１２５ずつカウント
アップを行う。
及びカウンタ３へタイミング信号５ｔが入力されること
により、連続受信モードから間欠受信モードへ切替わ
る。ｔ１以降の期間Ｔ２において、切替器１は複合クロ
ック１ｔとしてリファレンスクロック８ｔを出力すると
ともに、このリファレンスクロック８ｔを用いて低速ク
ロック６ｔの立ち上がりエッジを検出する。また、カウ
ンタ３はこの複合クロック１ｔ（即ち、リファレンスク
ロック８ｔ）の１サイクル毎に０．１２５ずつカウント
アップを行う。
【００２８】時刻ｔ２は、切替器１が低速クロック６ｔ
の立ち上がりエッジを検出した時刻であり、以降の期間
Ｔ３では、切替器１は複合クロック１ｔとして低速クロ
ック６ｔを出力し、カウンタ３はこの複合クロック１ｔ
（即ち、低速クロック６ｔ）の１サイクル毎に２３４．
３７５ずつカウントアップを行う。
の立ち上がりエッジを検出した時刻であり、以降の期間
Ｔ３では、切替器１は複合クロック１ｔとして低速クロ
ック６ｔを出力し、カウンタ３はこの複合クロック１ｔ
（即ち、低速クロック６ｔ）の１サイクル毎に２３４．
３７５ずつカウントアップを行う。
【００２９】このように、切替器１は出力信号を高速ク
ロック７ｔから低速クロック６ｔへ切り替える際、低速
クロック６ｔへ直接切り替えるのではなく、一旦、高速
クロック７ｔよりも更に高速なリファレンスクロック８
ｔへ切り替える。従って、切替器１はリファレンスクロ
ック８ｔを用いて低速クロック６ｔの立ち上がりエッジ
を高い精度で検出することにより、同期スキューを軽減
することができる。なお、リファレンスクロック８ｔと
高速クロック７ｔとは同期しているため同期切替えが可
能であり、スキューによるカウント誤差は生じない。
ロック７ｔから低速クロック６ｔへ切り替える際、低速
クロック６ｔへ直接切り替えるのではなく、一旦、高速
クロック７ｔよりも更に高速なリファレンスクロック８
ｔへ切り替える。従って、切替器１はリファレンスクロ
ック８ｔを用いて低速クロック６ｔの立ち上がりエッジ
を高い精度で検出することにより、同期スキューを軽減
することができる。なお、リファレンスクロック８ｔと
高速クロック７ｔとは同期しているため同期切替えが可
能であり、スキューによるカウント誤差は生じない。
【００３０】さらに詳しくは、切替器１はリファレンス
クロック８ｔと低速クロック６ｔとが同一信号レベルと
なるタイミングにおいて出力信号をリファレンスクロッ
ク８ｔから低速クロック６ｔへと切り替える。これによ
り、当該切替時に生じる同期スキューを軽減するととも
に、いわゆる「ひげ状パルス」が発生しないようにする
ことができる。なお、ここにいう「同一信号レベル」と
は、電圧値が完全に一致する場合を意味せず、双方のク
ロックが共にハイレベル又は共にローレベルに分類され
る状態を意味する。
クロック８ｔと低速クロック６ｔとが同一信号レベルと
なるタイミングにおいて出力信号をリファレンスクロッ
ク８ｔから低速クロック６ｔへと切り替える。これによ
り、当該切替時に生じる同期スキューを軽減するととも
に、いわゆる「ひげ状パルス」が発生しないようにする
ことができる。なお、ここにいう「同一信号レベル」と
は、電圧値が完全に一致する場合を意味せず、双方のク
ロックが共にハイレベル又は共にローレベルに分類され
る状態を意味する。
【００３１】そして、カウンタ３は複合クロック１ｔの
種類に応じたカウント動作、すなわち、高速クロック７
ｔ、低速クロック６ｔ、リファレンスクロック８ｔそれ
ぞれのクロック周波数に応じたカウント動作を行う。即
ち、高速クロック７ｔの１サイクルを１としてカウント
し、リファレンスクロック８ｔおよび低速クロック６ｔ
の１サイクルを高速クロック７ｔに換算してカウントす
る。ここでは、６１．４４ＭＨｚのリファレンスクロッ
ク８ｔは７．６８ＭＨｚの高速クロック７ｔの０．１２
５倍であるから、リファレンスクロック８ｔの１サイク
ルを０．１２５としてカウントし、３２．７６８ｋＨｚ
の低速クロック６ｔは７．６８ＭＨｚの高速クロック７
ｔの２３４．３７５倍であるから、低速クロック６ｔの
１サイクルを２３４．３７５としてカウントしている。
種類に応じたカウント動作、すなわち、高速クロック７
ｔ、低速クロック６ｔ、リファレンスクロック８ｔそれ
ぞれのクロック周波数に応じたカウント動作を行う。即
ち、高速クロック７ｔの１サイクルを１としてカウント
し、リファレンスクロック８ｔおよび低速クロック６ｔ
の１サイクルを高速クロック７ｔに換算してカウントす
る。ここでは、６１．４４ＭＨｚのリファレンスクロッ
ク８ｔは７．６８ＭＨｚの高速クロック７ｔの０．１２
５倍であるから、リファレンスクロック８ｔの１サイク
ルを０．１２５としてカウントし、３２．７６８ｋＨｚ
の低速クロック６ｔは７．６８ＭＨｚの高速クロック７
ｔの２３４．３７５倍であるから、低速クロック６ｔの
１サイクルを２３４．３７５としてカウントしている。
【００３２】以上のように、高速クロックを使用する連
続受信モードから低速クロックを使用する間欠受信モー
ドへと切り替える際、その高速クロックに同期したさら
に高速なクロックを用いることにより、非同期スキュー
の少ない高精度のタイミング管理が行える。
続受信モードから低速クロックを使用する間欠受信モー
ドへと切り替える際、その高速クロックに同期したさら
に高速なクロックを用いることにより、非同期スキュー
の少ない高精度のタイミング管理が行える。
【００３３】実施の形態２．実施の形態１では、連続受
信モードから間欠受信モードへの切替えについて説明し
た。実施の形態２では逆の場合、すなわち間欠受信モー
ドから連続受信モードへの切替えについて説明する。
信モードから間欠受信モードへの切替えについて説明し
た。実施の形態２では逆の場合、すなわち間欠受信モー
ドから連続受信モードへの切替えについて説明する。
【００３４】本実施の形態２では、切替器の出力を低速
クロックから第１の高速クロックへ切り替える際、一
旦、第１の高速クロックよりも更に高速な第２の高速ク
ロックへ切り替える。その後、カウンタの整数部がカウ
ントアップされるのに合わせて第２の高速クロックから
第１の高速クロックへと切り替える。
クロックから第１の高速クロックへ切り替える際、一
旦、第１の高速クロックよりも更に高速な第２の高速ク
ロックへ切り替える。その後、カウンタの整数部がカウ
ントアップされるのに合わせて第２の高速クロックから
第１の高速クロックへと切り替える。
【００３５】図３は、図１に示した切替器１およびカウ
ンタ３の動作を例示する説明図である。図において図２
と同一又は相当部分には同一符号を付して説明を省略す
る。
ンタ３の動作を例示する説明図である。図において図２
と同一又は相当部分には同一符号を付して説明を省略す
る。
【００３６】図３の期間Ｔ４において、通信装置は間欠
受信モードで動作している。この間、切替器１は複合ク
ロック１ｔとして低速クロック６ｔを出力し、カウンタ
３はこの複合クロック１ｔ（即ち、低速クロック６ｔ）
の１サイクル毎に２３４．３７５ずつカウントアップを
行う。
受信モードで動作している。この間、切替器１は複合ク
ロック１ｔとして低速クロック６ｔを出力し、カウンタ
３はこの複合クロック１ｔ（即ち、低速クロック６ｔ）
の１サイクル毎に２３４．３７５ずつカウントアップを
行う。
【００３７】時刻ｔ３において、制御部５から切替器１
及びカウンタ３へタイミング信号５ｔが入力されること
により、間欠受信モードから連続受信モードへ切替わ
る。図２の期間Ｔ５において、切替器１は複合クロック
１ｔとしてリファレンスクロック８ｔを出力するととも
に、カウンタ３のカウンタ値の整数部がカウントアップ
されるのを待つ。一方、カウンタ３は期間Ｔ５において
複合クロック１ｔ（即ち、リファレンスクロック８ｔ）
の１サイクル毎に０．１２５ずつカウントアップを行
う。整数部がカウントアップされるのに合わせて切替器
１の出力は高速クロック７ｔへ切替えられる（図３のｔ
４）。
及びカウンタ３へタイミング信号５ｔが入力されること
により、間欠受信モードから連続受信モードへ切替わ
る。図２の期間Ｔ５において、切替器１は複合クロック
１ｔとしてリファレンスクロック８ｔを出力するととも
に、カウンタ３のカウンタ値の整数部がカウントアップ
されるのを待つ。一方、カウンタ３は期間Ｔ５において
複合クロック１ｔ（即ち、リファレンスクロック８ｔ）
の１サイクル毎に０．１２５ずつカウントアップを行
う。整数部がカウントアップされるのに合わせて切替器
１の出力は高速クロック７ｔへ切替えられる（図３のｔ
４）。
【００３８】以降の期間Ｔ６では、切替器１は複合クロ
ック１ｔとして高速クロック７ｔを出力し、カウンタ３
はこの複合クロック１ｔ（即ち、高速クロック７ｔ）の
１サイクル毎に１ずつカウントアップを行う。
ック１ｔとして高速クロック７ｔを出力し、カウンタ３
はこの複合クロック１ｔ（即ち、高速クロック７ｔ）の
１サイクル毎に１ずつカウントアップを行う。
【００３９】このように、切替器１は出力信号を３２．
７６８ｋＨｚの低速クロック６ｔから７．６８ＭＨｚの
高速クロック７ｔへ切り替える際、直接、高速クロック
７ｔへ切り替えるのではなく、まず６１．４４ＭＨｚの
リファレンスクロック８ｔへ切り替える。低速クロック
６ｔとリファレンスクロック８ｔとは非同期であるた
め、スキューによる遅延が発生するが、低速クロック６
ｔから高速クロック７ｔへ直接切替える場合に比べてス
キューを減少させることができる。
７６８ｋＨｚの低速クロック６ｔから７．６８ＭＨｚの
高速クロック７ｔへ切り替える際、直接、高速クロック
７ｔへ切り替えるのではなく、まず６１．４４ＭＨｚの
リファレンスクロック８ｔへ切り替える。低速クロック
６ｔとリファレンスクロック８ｔとは非同期であるた
め、スキューによる遅延が発生するが、低速クロック６
ｔから高速クロック７ｔへ直接切替える場合に比べてス
キューを減少させることができる。
【００４０】切替器１は出力信号をリファレンスクロッ
ク８ｔに切替えた後、カウンタ３の値の整数部分がカウ
ントアップされるのを待つ。なお、ここでは高速クロッ
ク７ｔの立ち上がりと同期してカウンタ値の整数部分が
カウントアップされるものとする。切替器１はカウンタ
値の整数部分がカウントアップされるのに合わせて出力
信号をリファレンスクロック８ｔから高速クロック７ｔ
に切替える。リファレンスクロック８ｔと高速クロック
７ｔとは同期しているので、同期切替えが可能であり、
スキューによる遅延は生じない。
ク８ｔに切替えた後、カウンタ３の値の整数部分がカウ
ントアップされるのを待つ。なお、ここでは高速クロッ
ク７ｔの立ち上がりと同期してカウンタ値の整数部分が
カウントアップされるものとする。切替器１はカウンタ
値の整数部分がカウントアップされるのに合わせて出力
信号をリファレンスクロック８ｔから高速クロック７ｔ
に切替える。リファレンスクロック８ｔと高速クロック
７ｔとは同期しているので、同期切替えが可能であり、
スキューによる遅延は生じない。
【００４１】以上のように、低速クロックを使用する間
欠受信モードから高速クロックを使用する連続受信モー
ドへと切り替える際、その高速クロックに同期したさら
に高速なクロックを用いることにより、非同期スキュー
の少ない高精度のタイミング管理が行える。
欠受信モードから高速クロックを使用する連続受信モー
ドへと切り替える際、その高速クロックに同期したさら
に高速なクロックを用いることにより、非同期スキュー
の少ない高精度のタイミング管理が行える。
【００４２】実施の形態３．実施の形態３では、低速ク
ロックを用いる間欠受信モードから高速クロックを用い
る連続受信モードへ移行し、再び連続受信モードから間
欠受信モードへ移行する場合について説明する。
ロックを用いる間欠受信モードから高速クロックを用い
る連続受信モードへ移行し、再び連続受信モードから間
欠受信モードへ移行する場合について説明する。
【００４３】図４は本実施の形態３の通信装置を例示す
る構成図である。図において図１に示したものと同一又
は相当部分には同一符号を付して説明を省略する。ま
た、各クロック、すなわち低速クロック６ｔ、高速クロ
ック７ｔ、リファレンスクロック８ｔの周波数は実施の
形態１、２と同様とする。
る構成図である。図において図１に示したものと同一又
は相当部分には同一符号を付して説明を省略する。ま
た、各クロック、すなわち低速クロック６ｔ、高速クロ
ック７ｔ、リファレンスクロック８ｔの周波数は実施の
形態１、２と同様とする。
【００４４】本実施の形態３では通信装置が周波数補正
値検出回路２を備える。この周波数補正値検出回路２
は、分周器７から入力される高速クロック７ｔ及びＲＴ
Ｃ６から入力される低速クロック６ｔに基づき、高速ク
ロック７ｔと低速クロック６ｔの間の周波数偏差を検出
し、検出結果を低速クロック補正値２ａとしてカウンタ
１４へ出力するものである。
値検出回路２を備える。この周波数補正値検出回路２
は、分周器７から入力される高速クロック７ｔ及びＲＴ
Ｃ６から入力される低速クロック６ｔに基づき、高速ク
ロック７ｔと低速クロック６ｔの間の周波数偏差を検出
し、検出結果を低速クロック補正値２ａとしてカウンタ
１４へ出力するものである。
【００４５】周波数補正値検出回路２の動作について説
明する。一般にＲＴＣ６は周波数安定精度が悪く、高速
クロック８ｔに対して常に一定の割合で低速クロック６
ｔを発生しているわけではない。たとえば、高速クロッ
ク８ｔの２３４．３７５クロック期間毎に１クロックを
発生する場合もあれば、高速クロック８ｔの（２３４．
３７５＋α）クロック期間毎に１クロックを発生するこ
ともある（ただし、αは実数）。周波数補正値検出回路
２は、同一期間に発生する低速クロック６ｔ、高速クロ
ック７ｔのクロック数を比較することにより上述の誤差
αを検出し、低速クロック補正値２ａとしてカウンタ１
４へ出力する。カウンタ１４は、低速クロックのカウン
ト時、この低速クロック補正値２ａ（即ち、誤差α）を
１サイクル毎にカウント値に加算する。
明する。一般にＲＴＣ６は周波数安定精度が悪く、高速
クロック８ｔに対して常に一定の割合で低速クロック６
ｔを発生しているわけではない。たとえば、高速クロッ
ク８ｔの２３４．３７５クロック期間毎に１クロックを
発生する場合もあれば、高速クロック８ｔの（２３４．
３７５＋α）クロック期間毎に１クロックを発生するこ
ともある（ただし、αは実数）。周波数補正値検出回路
２は、同一期間に発生する低速クロック６ｔ、高速クロ
ック７ｔのクロック数を比較することにより上述の誤差
αを検出し、低速クロック補正値２ａとしてカウンタ１
４へ出力する。カウンタ１４は、低速クロックのカウン
ト時、この低速クロック補正値２ａ（即ち、誤差α）を
１サイクル毎にカウント値に加算する。
【００４６】切替器１及びカウンタ１４の動作について
説明する。間欠受信時、切替器１は低速クロック６ｔを
出力し、周波数補正値検出回路２は低速クロック補正値
２ａを出力する。カウンタ１４は、この低速クロック６
ｔの１サイクルを２３４．３７５としてカウントアップ
するとともに、このカウント値に周波数補正値検出回路
２からの低速クロック補正値２ａを１サイクル毎に加算
する。
説明する。間欠受信時、切替器１は低速クロック６ｔを
出力し、周波数補正値検出回路２は低速クロック補正値
２ａを出力する。カウンタ１４は、この低速クロック６
ｔの１サイクルを２３４．３７５としてカウントアップ
するとともに、このカウント値に周波数補正値検出回路
２からの低速クロック補正値２ａを１サイクル毎に加算
する。
【００４７】間欠受信モードから連続受信モードへ切り
替える際、一旦、切替器１は出力を低速クロック６ｔか
らリファレンスクロック８ｔへ切り替える。カウンタ１
４は、リファレンスクロック８ｔの１サイクルを０．１
２５としてカウントする。なお、リファレンスクロック
８ｔと高速クロック７ｔとは原振クロックが同じである
ため、周波数安定精度に起因したカウント誤差は生じな
い。
替える際、一旦、切替器１は出力を低速クロック６ｔか
らリファレンスクロック８ｔへ切り替える。カウンタ１
４は、リファレンスクロック８ｔの１サイクルを０．１
２５としてカウントする。なお、リファレンスクロック
８ｔと高速クロック７ｔとは原振クロックが同じである
ため、周波数安定精度に起因したカウント誤差は生じな
い。
【００４８】カウンタ１４のカウント値の整数部分がカ
ウントアップされるのに合わせて、切替器１は出力をリ
ファレンスクロック８ｔから高速クロック７ｔへと切り
替える。カウンタ１４はその後、カウンタ値の小数部分
を無視するとともに、この高速クロック７ｔの１サイク
ルを１としてカウントする。ただし、カウンタ値の小数
部分はクリアせずに記憶保持しておく。
ウントアップされるのに合わせて、切替器１は出力をリ
ファレンスクロック８ｔから高速クロック７ｔへと切り
替える。カウンタ１４はその後、カウンタ値の小数部分
を無視するとともに、この高速クロック７ｔの１サイク
ルを１としてカウントする。ただし、カウンタ値の小数
部分はクリアせずに記憶保持しておく。
【００４９】連続受信モードから間欠受信モードへ切り
替える際は、まず、切替器１の出力を高速クロック７ｔ
からリファレンスクロック８ｔへと切り替える。リファ
レンスクロック８ｔと高速クロック７ｔとは同期してい
るため、同期切替えが可能である。リファレンスクロッ
ク８ｔへ切替えた後、リファレンスクロック８ｔを用い
て低速クロック６ｔの立ち上がりエッジを検出した後、
切替器１の出力をリファレンスクロック８ｔから低速ク
ロック６ｔへと切り替える。以降、前回クリアせずに記
憶保持しておいたカウンタ値の小数部分を用いることに
より、再び精細なカウント動作を行う。
替える際は、まず、切替器１の出力を高速クロック７ｔ
からリファレンスクロック８ｔへと切り替える。リファ
レンスクロック８ｔと高速クロック７ｔとは同期してい
るため、同期切替えが可能である。リファレンスクロッ
ク８ｔへ切替えた後、リファレンスクロック８ｔを用い
て低速クロック６ｔの立ち上がりエッジを検出した後、
切替器１の出力をリファレンスクロック８ｔから低速ク
ロック６ｔへと切り替える。以降、前回クリアせずに記
憶保持しておいたカウンタ値の小数部分を用いることに
より、再び精細なカウント動作を行う。
【００５０】図５は、図４に示した切替器１およびカウ
ンタ１４の動作を例示する説明図である。図において図
２と同一又は相当部分には同一符号を付して説明を省略
する。なお、図５（ｄ）及び（ｅ）は間欠受信モードか
ら連続受信モードへ移行する際の複合クロック１ｔ及び
カウンタ３の値、図５（ｆ）及び（ｇ）は連続受信モー
ドから間欠受信モードへ移行する際の複合クロック１ｔ
及びカウンタ３の値である。
ンタ１４の動作を例示する説明図である。図において図
２と同一又は相当部分には同一符号を付して説明を省略
する。なお、図５（ｄ）及び（ｅ）は間欠受信モードか
ら連続受信モードへ移行する際の複合クロック１ｔ及び
カウンタ３の値、図５（ｆ）及び（ｇ）は連続受信モー
ドから間欠受信モードへ移行する際の複合クロック１ｔ
及びカウンタ３の値である。
【００５１】図の時刻ｔ５、すなわち複合クロック１ｔ
をクロスリファレンスクロック８ｔから高速クロック７
ｔへ切り替える際、カウンタ１４はカウンタ値の小数部
分をリセットしない。期間Ｔ７では、カウンタ１４は当
該小数部分を無視して整数部分のみを用いたカウント動
作を行う。時刻ｔ６以降、即ち低速クロック６ｔからク
ロスリファレンスクロック８ｔに基づくカウント動作へ
移行した後は、それまで無視していたカウント値の小数
部分を再び用いてカウントを行う。
をクロスリファレンスクロック８ｔから高速クロック７
ｔへ切り替える際、カウンタ１４はカウンタ値の小数部
分をリセットしない。期間Ｔ７では、カウンタ１４は当
該小数部分を無視して整数部分のみを用いたカウント動
作を行う。時刻ｔ６以降、即ち低速クロック６ｔからク
ロスリファレンスクロック８ｔに基づくカウント動作へ
移行した後は、それまで無視していたカウント値の小数
部分を再び用いてカウントを行う。
【００５２】以上のように、低速クロックから高速クロ
ックに切り替える際にカウンタ値の小数部分を記憶して
おき、以後、高速クロックに基づきカウンタ値の整数部
分のみをカウントアップし、再び高速クロックから低速
クロックに切り替える際に当該記憶しておいた小数部分
の値を用いることにより、スキュー分布を時間的に平均
化する、即ちスキュー分布の偏りを低減するタイミング
回路を得ることができる。
ックに切り替える際にカウンタ値の小数部分を記憶して
おき、以後、高速クロックに基づきカウンタ値の整数部
分のみをカウントアップし、再び高速クロックから低速
クロックに切り替える際に当該記憶しておいた小数部分
の値を用いることにより、スキュー分布を時間的に平均
化する、即ちスキュー分布の偏りを低減するタイミング
回路を得ることができる。
【００５３】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。この発明
に係るタイミング回路においては、高速クロックから当
該高速クロックとは非同期の低速クロックへと切り替え
る際、その高速クロックに同期したさらに高速なクロッ
クを用いることにより、非同期スキューの少ない高精度
のタイミング管理が行える。
ているので、以下に示すような効果を奏する。この発明
に係るタイミング回路においては、高速クロックから当
該高速クロックとは非同期の低速クロックへと切り替え
る際、その高速クロックに同期したさらに高速なクロッ
クを用いることにより、非同期スキューの少ない高精度
のタイミング管理が行える。
【００５４】また、この発明に係るタイミング回路にお
いては、高速クロックから当該高速クロックとは非同期
の低速クロックへと切り替える際、これらのクロック信
号の信号レベルに基づいてクロック切替を行うので、高
精度のタイミング管理が行える。
いては、高速クロックから当該高速クロックとは非同期
の低速クロックへと切り替える際、これらのクロック信
号の信号レベルに基づいてクロック切替を行うので、高
精度のタイミング管理が行える。
【００５５】また、この発明に係るタイミング回路にお
いては、低速クロックから当該低速クロックとは非同期
の高速クロックへと切り替える際、その高速クロックに
同期したさらに高速なクロックを用いることにより、非
同期スキューの少ない高精度のタイミング管理が行え
る。
いては、低速クロックから当該低速クロックとは非同期
の高速クロックへと切り替える際、その高速クロックに
同期したさらに高速なクロックを用いることにより、非
同期スキューの少ない高精度のタイミング管理が行え
る。
【００５６】また、この発明に係るタイミング回路にお
いては、クロックをカウントするカウンタの値に基づき
クロック切替えを行うので、高精度のタイミング管理が
行える。
いては、クロックをカウントするカウンタの値に基づき
クロック切替えを行うので、高精度のタイミング管理が
行える。
【００５７】また、この発明に係る通信装置において
は、高速クロックから当該高速クロックとは非同期の低
速クロックへと切り替える際、その高速クロックに同期
したさらに高速なクロックを用いることにより、高精度
のタイミング管理による通信が行える。
は、高速クロックから当該高速クロックとは非同期の低
速クロックへと切り替える際、その高速クロックに同期
したさらに高速なクロックを用いることにより、高精度
のタイミング管理による通信が行える。
【００５８】さらにまた、この発明に係る通信装置にお
いては、低速クロックから当該低速クロックとは非同期
の高速クロックへと切り替える際、その高速クロックに
同期したさらに高速なクロックを用いることにより、高
精度のタイミング管理による通信が行える。
いては、低速クロックから当該低速クロックとは非同期
の高速クロックへと切り替える際、その高速クロックに
同期したさらに高速なクロックを用いることにより、高
精度のタイミング管理による通信が行える。
【図１】 本実施の形態１の通信装置を例示する構成図
である。
である。
【図２】 本実施の形態１の切替器およびカウンタの動
作を例示する説明図である。
作を例示する説明図である。
【図３】 本実施の形態２の切替器およびカウンタの動
作を例示する説明図である。
作を例示する説明図である。
【図４】 本実施の形態３の通信装置を例示する構成図
である。
である。
【図５】 本実施の形態３の切替器およびカウンタの動
作を例示する説明図である。
作を例示する説明図である。
【図６】 従来の通信装置を例示する構成図である。
【図７】 従来の切替器およびカウンタの動作を例示す
る説明図である。
る説明図である。
１ 切替器 １ｔ 複合クロック ２ 周波数偏差
検出回路 ２ａ低速クロック補正値 ３ カウンタ
３ｔ カウント値 ４ パルス発生器 ４ｔ
フレームタイミングパルス ５ 制御部 ５ｔ タ
イミング信号 ６ ＲＴＣ ６ｔ 低速クロック
７ 分周器 ７ｔ 高速クロック ８ ＰＬＬ
８ｔ リファレンスクロック ９ ＴＣＸＯ ９
ｔ原振クロック １０ タイミング回路 １１ データ検出器 １１ｔ ユーザー情報 １２
復調器 １２ｔ復調データ １３ 受信部 １
３ｔ 受信信号 １４ カウンタ
検出回路 ２ａ低速クロック補正値 ３ カウンタ
３ｔ カウント値 ４ パルス発生器 ４ｔ
フレームタイミングパルス ５ 制御部 ５ｔ タ
イミング信号 ６ ＲＴＣ ６ｔ 低速クロック
７ 分周器 ７ｔ 高速クロック ８ ＰＬＬ
８ｔ リファレンスクロック ９ ＴＣＸＯ ９
ｔ原振クロック １０ タイミング回路 １１ データ検出器 １１ｔ ユーザー情報 １２
復調器 １２ｔ復調データ １３ 受信部 １
３ｔ 受信信号 １４ カウンタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−55232（ＪＰ，Ａ)
特開 平５−153096（ＪＰ，Ａ)
特開 平５−102952（ＪＰ，Ａ)
特開 平８−30350（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/02
G06F 1/08
H04B 7/26
Claims (6)
- 【請求項１】第１のクロック信号、第１のクロック信号
よりも周波数が低く第１のクロック信号とは非同期であ
る第２のクロック信号、および第１のクロック信号より
も周波数が高く第１のクロック信号と同期した第３のク
ロック信号が入力され、出力信号として第１〜第３のい
ずれかのクロック信号を選択的に出力する切替手段と、
前記出力信号に応じたカウントアップ幅でカウントアッ
プするカウンタと、前記カウンタの値に基づきパルス信
号を発生するパルス発生手段とを備え、前記切替手段
は、第１のクロック信号から第２のクロック信号への切
替信号が入力されると、前記出力信号を第１のクロック
信号から第３のクロック信号へ切り替え、その後、第３
のクロック信号から第２のクロック信号へ切り替えるこ
とを特徴とするタイミング回路。 - 【請求項２】前記切替手段は、第２および第３のクロッ
ク信号が同一信号レベルとなるタイミングで、前記出力
信号を第３のクロック信号から第２のクロック信号へ切
り替えることを特徴とする請求項１に記載のタイミング
回路。 - 【請求項３】第１のクロック信号、第１のクロック信号
よりも周波数が低く第１のクロック信号とは非同期であ
る第２のクロック信号、および第１のクロック信号より
も周波数が高く第１のクロック信号と同期した第３のク
ロック信号が入力され、出力信号として第１〜第３のい
ずれかのクロック信号を選択的に出力する切替手段と、
前記出力信号に応じたカウントアップ幅でカウントアッ
プするカウンタと、前記カウンタの値に基づきパルス信
号を発生するパルス発生手段とを備え、前記切替手段は
第２のクロック信号から第１のクロック信号への切替信
号が入力されると、前記出力信号を第２のクロック信号
から第３のクロック信号へ切り替え、その後、第３のク
ロック信号から第１のクロック信号へ切り替えることを
特徴とするタイミング回路。 - 【請求項４】前記切替手段は、前記カウンタの値に基づ
き第１のクロック信号の立ち上がり又は立ち下がりタイ
ミングを検出し、この検出されたタイミングで前記出力
信号を第３のクロック信号から第１のクロック信号へ切
り替えることを特徴とする請求項３に記載のタイミング
回路。 - 【請求項５】第１のクロック信号、第１のクロック信号
よりも周波数が低く第１のクロック信号とは非同期であ
る第２のクロック信号、および第１のクロック信号より
も周波数が高く第１のクロック信号と同期した第３のク
ロック信号が入力され、出力信号として第１〜第３のい
ずれかのクロック信号を選択的に出力する切替手段と、
前記出力信号に応じたカウントアップ幅でカウントアッ
プするカウンタと、前記カウンタの値に基づきパルス信
号を発生するパルス発生手段と、前記パルス発生手段か
らのパルス信号に基づき、受信された信号からデータを
抽出するデータ抽出手段とを備え、前記切替手段は、第
１のクロック信号から第２のクロック信号への切替信号
が入力されると、前記出力信号を第１のクロック信号か
ら第３のクロック信号へ切り替え、その後、第３のクロ
ック信号から第２のクロック信号へ切り替えることを特
徴とする通信装置。 - 【請求項６】第１のクロック信号、第１のクロック信号
よりも周波数が低く第１のクロック信号とは非同期であ
る第２のクロック信号、および第１のクロック信号より
も周波数が高く第１のクロック信号と同期した第３のク
ロック信号が入力され、出力信号として第１〜第３のい
ずれかのクロック信号を選択的に出力する切替手段と、
前記出力信号に応じたカウントアップ幅でカウントアッ
プするカウンタと、前記カウンタの値に基づきパルス信
号を発生するパルス発生手段と、前記パルス発生手段か
らのパルス信号に基づき、受信された信号からデータを
抽出するデータ抽出手段とを備え前記切替手段は第２の
クロック信号から第１のクロック信号への切替信号が入
力されると、前記出力信号を第２のクロック信号から第
３のクロック信号へ切り替え、その後、第３のクロック
信号から第１のクロック信号へ切り替えることを特徴と
する通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32662999A JP3446688B2 (ja) | 1999-11-17 | 1999-11-17 | タイミング回路および通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32662999A JP3446688B2 (ja) | 1999-11-17 | 1999-11-17 | タイミング回路および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144737A JP2001144737A (ja) | 2001-05-25 |
| JP3446688B2 true JP3446688B2 (ja) | 2003-09-16 |
Family
ID=18189939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32662999A Expired - Lifetime JP3446688B2 (ja) | 1999-11-17 | 1999-11-17 | タイミング回路および通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446688B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5375705B2 (ja) * | 2010-03-26 | 2013-12-25 | 株式会社デンソー | マイクロコンピュータ |
-
1999
- 1999-11-17 JP JP32662999A patent/JP3446688B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144737A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| JPH06282347A (ja) | 直列入力信号の同期回路 | |
| JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
| JP2002108490A (ja) | クロック供給回路 | |
| JP2001136062A (ja) | Ｐｌｌ回路 | |
| JP3327249B2 (ja) | Ｐｌｌ回路 | |
| JPH08265140A (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| JPH088738A (ja) | Ｐｌｌ回路装置 | |
| JP3446688B2 (ja) | タイミング回路および通信装置 | |
| JPH06507769A (ja) | クロック同期方法および回路 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JP2003283476A (ja) | バーストデータ受信装置 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH0832569A (ja) | クロック再生回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH06104887A (ja) | 位相同期回路の入力クロック瞬断時の位相変動抑止方法 | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JPH1098379A (ja) | クロック位相同期回路 | |
| JP2003051745A (ja) | Ｐｌｌ回路 | |
| JP3826530B2 (ja) | ビット同期回路 | |
| JPH07273648A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3446688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |