JP2003347932A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JP2003347932A JP2003347932A JP2002156164A JP2002156164A JP2003347932A JP 2003347932 A JP2003347932 A JP 2003347932A JP 2002156164 A JP2002156164 A JP 2002156164A JP 2002156164 A JP2002156164 A JP 2002156164A JP 2003347932 A JP2003347932 A JP 2003347932A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- switching
- input reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
成できクロック切替回路を提供する。 【解決手段】クロック分周回路12は第1の入力基準ク
ロックを、クロック分周回路13は第2の入力基準クロ
ックを、クロック分周回路17は装置内基準クロックを
分周する。切替回路4はクロック分周回路12または1
3の出力の何れかを選択する。位相比較器5は切替回路
が選択したクロック分周回路12または13の出力とク
ロック分周回路17の出力との位相差を検出する。電圧
制御発信器6は位相差を基に装置内基準クロックを生
成、出力する。切替信号制御回路18は装置内基準クロ
ックと外部クロック切替信号を入力し、外部クロック切
替信号の変化に対応しクロック分周回路12または13
の分周カウンタ値をクロック分周回路17の分周カウン
タ値に書替制御した後切替回路を制御する。
Description
に同期したデジタル信号を伝送するデジタル通信システ
ムにおいて、切り替えようとする入力基準分周クロック
と装置内基準分周クロックの位相がずれている場合で
も、入力基準クロックの切替による装置内基準クロック
の位相ずれを抑圧し、安定した装置内基準クロックを生
成することができるクロック切替回路に関する。
伝送するデジタル通信システムにおけるクロック切替回
路は、基準クロックに同期したデジタル信号を伝送する
上で、装置内基準クロックの安定性は一番の課題とな
る。
の入力基準クロックの中の所定の第1入力基準クロック
と、他の少なくとも一つ以上の第2入力基準クロック
と、装置内基準クロックとをそれぞれ計数し、第1入力
基準クロックあるいは第2入力基準クロックの位相と装
置内基準クロックの位相とを比較しその位相差に応じた
位相差信号により第1入力基準クロックあるいは第2入
力基準クロックの位相に同期した装置内基準クロックを
生成するクロック切替回路が、例えば特開平11-29
8460号公報に開示されている。
ック制御回路1に入力される第1の入力基準クロック
と、第2の入力基準クロックにそれぞれ対応して第1の
クロック分周回路2、第2のクロック分周回路3が設け
られている。クロック制御回路1で第1の入力基準クロ
ックを選択しているときには、選択されている第1の入
力基準クロックは第1クロック分周回路2にそのまま出
力し、それ以外の入力基準クロック、すなわち第2の入
力基準クロックは対応する第2のクロック分周回路3に
出力され、第2のクロック分周回路3のカウントが
「0」となったら第2の入力基準クロックの出力を停止
して分周カウント値「0」を保持するようにしている。
しているときには、選択されている第2の入力基準クロ
ックは第2のクロック分周回路3にそのまま出力し、そ
れ以外の入力基準クロック、すなわち第1の入力基準ク
ロックは対応する第1のクロック分周回路2に出力さ
れ、第1のクロック分周回路2のカウントが「0」とな
ったら、第1の入力基準クロックの出力を停止して分周
カウント値「0」を保持するようにしている。
基準クロック、第2の入力基準クロックの第1のクロッ
ク分周回路2、第2のクロック分周回路3への出力の選
択は、クロック切替信号と切替信号制御回路8から出力
される比較結果の信号とにより切り替えるようになって
いる。
ク分周回路3の出力は、切替回路4、クロック制御回路
1、および切替信号制御回路8に出力するようになって
いる。
り、切替回路4は第1のクロック分周回路2で分周され
た第1の入力基準クロックと、第2のクロック分周回路
3で分周された第2の入力基準クロックとを切り替えて
選択して位相比較器5に出力するようになっている。
れた第1の入力基準クロックの位相、第2の入力基準ク
ロックの位相のいずれか一方と、第3のクロック分周回
路7で分周された装置内基準クロックの位相とを比較
し、その位相差に応じた位相差信号を電圧制御発振器6
に出力するようになっている。
選択された第1の入力基準クロックあるいは第2の入力
基準クロックの位相に同期したクロックを出力し、その
一部は前記第3のクロック分周回路7および切替信号制
御回路8に送出するようになっている。
いる。このように構成することにより、装置内基準クロ
ックの第3のクロック分周回路7で分周したクロック
と、第1の入力基準クロックの分周したクロックあるい
は、第2の入力基準クロックの分周したクロックとの間
に位相差がある場合でも、切り替えようとする分周され
た第1の入力基準クロック、あるいは第2の入力基準ク
ロックの位相を第3のクロック分周回路7で分周された
装置内基準クロックの位相に合わせてから、第1の入力
基準クロック、あるいは第2の入力基準クロックの切替
を行うので、装置内基準クロックの位相ずれを防止する
ことができるようになっている。
準クロックまたは第2の入力基準クロックの第1のクロ
ック分周回路2あるいは第2のクロック分周回路3への
該当するこの第1の入力基準クロックまたは第2の入力
基準クロックの供給を停止するので、消費電力を抑制す
るようになっている。
作について図3を参照して説明する。複数の入力基準ク
ロックのうち、選択した入力基準クロックに電圧制御発
振器のクロックを同期させ、電圧制御発振器から出力さ
れるクロックを装置内基準クロックとして使用する場合
を例示している。
ロック、第2の入力基準クロックを入力し、第1の入力
基準クロックは第1のクロック分周回路2に出力し、第
2の入力基準クロックは第2のクロック分周回路3に出
力する。
る方、すなわち、第1の入力基準クロックはそのまま第
1のクロック分周回路2に出力し、その他、すなわち第
2の入力基準クロックは第2のクロック分周回路3のカ
ウント値が「0」になるまで第2のクロック分周回路3
にクロックを出力し、第2のクロック分周回路3の分周
カウントが「0」になったら第2の入力基準クロックの
出力を停止して第2のクロック分周回路3のカウント値
を「0」に保持する。
きは、その第2の入力基準クロックをそのまま第2のク
ロック分周回路3へ出力し、第1の入力基準クロックは
第1のクロック分周回路2へ出力し、第1のクロック分
周回路2のカウント値が「0」となったら、第1の入力
基準クロックの第1のクロック分周回路2への出力を停
止する。
の切替信号により第1のクロック分周回路2からの第1
の入力基準分周クロックか、第2のクロック分周回路3
からの第2の入力基準分周クロックかを選択して、位相
比較器5へ出力する。
れた第1の入力基準クロックを第1のクロック分周回路
2で分周したクロックと、第2の入力基準クロックを第
2のクロック分周回路3で分周したクロックのうちの選
択されている方のクロックと、装置内基準クロックを第
3のクロック分周回路7で分周したクロックとの位相を
比較し、両クロック間の位相差に応じた位相差信号を電
圧制御発振器6へ出力する。
力基準クロックまたは第2の入力基準クロックに同期し
たクロックを位相比較器5からの位相差信号により出力
し、これを装置内基準クロックとして使用し、第3のク
ロック分周回路7では装置内基準クロックを前述したよ
うに、分周して位相比較器5に出力する。
信号により第1のクロック分周回路2の第1の基準クロ
ック分周カウンタ「0」検出信号、もしくは第2のクロ
ック分周回路3の第2の基準クロック分周カウンタ
「0」検出信号をセレクタ(図示せず)で選択し、その
選択したカウント「0」の検出信号、すなわち、第1の
基準クロック分周カウンタ「0」検出信号、あるいは第
2の基準クロック分周カウンタ「0」検出信号と装置内
基準クロックとを入力して、アンド論理をとる。
ック分周回路7からの装置内基準クロック分周カウンタ
「0」検出信号とセレクタで選択された第1の基準クロ
ック分周カウンタ「0」検出信号、もしくは第2の基準
クロック分周カウンタ「0」検出信号がともに、カウン
ト「0」となったら切り替られる第1の入力基準クロッ
クの第1のクロック分周回路2、第2の入力基準クロッ
クの第2のクロック分周回路3へのクロック供給を再開
し、切替回路4への切替信号を出力して第1の入力基準
クロック、第2の入力基準クロックを切り替える。
術は、パルス成形回路、クロック制御回路とクロック切
替回路とにより構成されているので、回路規模が大き
く、クロック切替回路の小型化を阻害する要因となる。
した簡易な方法で安定した装置内基準クロックを生成で
きクロック切替回路を提供することにある。
路は、入力基準クロックに同期したデジタル信号を伝送
するデジタル通信システムにおけるクロック切替回路に
おいて、入力された複数の入力基準クロックの1つの第
1の入力基準クロックと、前記第1の入力基準クロック
以外の1以上の第2の前記入力基準クロックの何れかを
選択し、選択された前記第1または第2前記入力基準ク
ロックと装置内基準クロックとの位相を同期させること
を特徴とする。
ル信号を伝送するデジタル通信システムにおけるクロッ
ク切替回路において、入力された複数の入力基準クロッ
クの1つの第1の入力基準クロックを分周する第1のク
ロック分周回路と、前記第1の入力基準クロック以外の
1以上の第2の前記入力基準クロックを分周する第2の
クロック分周回路と、前記第1のクロック分周回路の出
力である分周クロックと前記第2のクロック分周回路の
出力である分周クロックの何れかを選択し位相比較器へ
出力する切替回路と、装置内基準クロックを分周する第
3のクロック分周回路と、前記切替回路が選択した前記
第1のクロック分周回路または前記第2のクロック分周
回路の分周クロックと前記第3のクロック分周回路の分
周クロックとの位相差を検出する前記位相比較器と、前
記位相比較器で検出した前記位相差を基に前記切替回路
で選択された入力基準分周クロックに同期した装置内基
準クロックを生成、出力する電圧制御発信器と、前記装
置内基準クロックと共に外部クロック切替信号を入力
し、前記外部クロック切替信号の変化に対応し前記第1
のクロック分周回路の分周カウンタ値または前記第2の
クロック分周回路の分周カウンタ値を前記第3のクロッ
ク分周回路の分周カウンタ値に書替制御すると共に前記
切替回路を制御する切替信号制御回路とを有することを
特徴とする。
記第1の入力基準クロックのクロック数をカウントする
と共に前記切替信号制御回路から前記分周カウンタ値を
書き替えるためのカウンタ値書込信号が入力されたと
き、前記第3のクロック分周回路の分周カウンタ値に書
き換えることを特徴とする。
記第2の入力基準クロックのクロック数をカウントする
と共に前記切替信号制御回路から前記分周カウンタ値を
書き替えるためのカウンタ値書込信号が入力されたと
き、前記第3のクロック分周回路の分周カウンタ値に書
き替えることを特徴とする。
記装置内基準クロックのクロック数をカウントしその分
周クロックを前記位相比較器に入力すると共に分周カウ
ンタ値を前記第1のクロック分周回路および前記第2の
クロック分周回路に入力することを特徴とする。
内基準クロック信号と共に前記外部クロック切替信号を
入力し、前記外部クロック切替信号の変化に対応して、
前記切替回路が前記第1のクロック分周回路の分周クロ
ックを選択しているときは前記第2のクロック分周回路
に前記第3のクロック分周回路の分周カウンタ値を書き
込むための前記カウンタ値書込信号を出力し、前記切替
回路が前記第2の分周回路の分周クロックを選択してい
るときは前記第1の分周回路に前記第3の分周回路の分
周カウンタ値を書き込むための前記カウンタ値書込信号
を出力した後、前記切替回路へクロック切替信号を出力
することを特徴とする。
を参照して説明する。
ク図、図2は動作を示すタイムチャートである。なお、
図1における切替回路4、位相比較器5、電圧制御発信
器6は、従来技術(図3)と同様な機能を有する。
ロック分周回路13では通常は入力基準クロックに従っ
てカウンタを加算し、そのカウンタ値をもとにクロック
を分周して出力する。クロック切替時には選択されてい
ないほうのクロック分周回路のカウンタ値をクロック分
周回路17の装置内基準クロックの分周カウンタ値に書
き換える。カウンタ値書き換えにより位相合わせが完了
し、その後に切替回路4にて入力基準クロックを切り替
える。
クと切り替えようとする入力基準クロックの分周クロッ
ク間に、位相差がある場合でも切り替えようとする入力
基準クロックの分周クロック位相を装置内基準クロック
の分周クロック位相にあわせてから入力基準クロックの
切替を行うので、装置内基準クロックの位相ずれを防止
できる。
したデジタル信号を伝送するデジタル通信システムにお
けるクロック切替回路において、複数の入力基準クロッ
クのうち、選択した入力基準クロックに電圧制御発振器
のクロックを同期させ、電圧制御発振器のクロックを装
置内基準クロックとして使用する例で、クロック分周回
路12では入力された第1の入力基準クロックを分周し
て、切替回路4に出力する。
分周回路17の分周カウンタ値を読み込むための書き替
えパルス信号が入力されたときはクロック分周回路12
の分周カウンタ値をクロック分周回路17から入力され
る分周カウンタ値に書き換えた後に通常の分周動作をす
る。
の入力基準クロックを分周して、切替回路4に出力す
る。また、切替信号制御回路18からクロック分周回路
17の分周カウンタ値を読み込むための書き換えパルス
信号が入力されたときはクロック分周回路13の分周カ
ウンタ値をクロック分周回路17から入力される分周カ
ウンタ値に書き替えた後に通常の分周動作をする。
の切替信号によりクロック分周回路12からの第1の入
力基準クロックの分周クロックか、クロック分周回路1
3からの第2の入力基準クロックの分周クロックかを選
択して位相比較器5へ出力し、位相比較器5では切替回
路4からの選択クロックとクロック分周回路17からの
装置内基準クロックの分周クロック位相を比較し位相差
に応じた位相差信号を電圧制御発振器6へ出力する。
位相差信号により選択された入力基準クロックに同期し
たクロックを出力し、これを装置内基準クロックとして
使用し、クロック分周回路17では装置内基準クロック
を分周して位相比較器5に出力するとともにクロック分
周回路12とクロック分周回路13に分周カウンタ値を
出力する。
号と装置内基準クロックが入力され、クロック切替信号
が変化したときに、切替回路4にて第1の入力基準クロ
ックが選択されているときは、選択されていないほうの
クロック分周回路13にクロック分周回路17のカウン
タ値を読み込むためのパルス信号を生成、送出し、切替
回路4にて第2の入力基準クロックが選択されていると
きは、選択されていないほうのクロック分周回路12に
クロック分周回路17のカウンタ値を読み込むためのパ
ルス信号を生成送出する。また、パルス信号を送出した
後にクロックを切り替えるためのクロック切替信号を切
替回路4に出力する。
切替回路の動作について説明する。
準クロックが装置内基準クロックとして選択されている
場合を例に説明する。なお、第1、第2の入力の基準ク
ロックと装置内基準クロックのクロック分周回路12、
13、17の分周数は256分周とする。
クロックは、それぞれクロック分周回路12、クロック
分周回路13に入力される。それぞれの分周回路は入力
の基準クロックに従って一定の分周を行っている。
18からのクロック切替信号が“0”のときにクロック
分周回路12にて分周された第1の入力基準クロック
を、クロック切替信号が“1”のときにクロック分周回
路13にて分周された第2の入力基準クロックを選択す
るものとし、クロック分周回路12、13、17の分周
カウントは図2(E)に示す如く、0から255までカ
ウントした後に、再び0からカウントするものとする。
周クロックは図2(F)に示す如く、それぞれの分周カ
ウントが0〜127までは“0”、128〜255まで
は“1”となるように分周する。
ロックが第2の入力基準クロックから第1の入力基準ク
ロックに切り替わって安定した状態を示している。
す如く、装置内基準クロックを第1の入力基準クロック
から第2の入力基準クロックへ切り替えるためのクロッ
ク切替信号が入力される。
にてクロック分周回路12もしくはクロック分周回路1
3の分周カウンタ値を書き換えるための書き替え信号
(C)を装置内基準クロックで生成し、第1の入力基準
クロックから第2の入力基準クロックに切り替えるとき
はクロック分周回路13に出力し、第2の入力基準クロ
ックから第1の入力基準クロックに切り替えるときはク
ロック分周回路12に出力する。
より第2の基準クロック分周カウント(J)が、装置内
基準クロック分周カウント(E)と同じ値である「2」
に書き換えられ、その後書き換え信号(C)は通常に戻
るので、第2の基準クロック分周カウント(J)は通常
動作であるカウンタの加算が行われる。
た後、図2の時刻t4において切替回路4でクロックを
切り替えるためのクロック切替信号(D)が変して、ク
ロックが第1の入力基準クロックから第2の入力基準ク
ロックに切り替えられる。
周クロックと位相が合った状態で行なわれるため、装置
内基準クロックの位相が大きく変動することを防いでい
る。
入力基準クロックへ切り替える場合も同様の動作とな
る。
切替時の位相変動を最小に抑え、装置内基準クロックの
安定性を高めることができる。
路に入力する基準クロックが第1および第2の2系統を
例に説明したが、入力する基準クロックの数を限定する
ものではなく、3系統以上でも良い。
替回路は、入力基準クロックを切り替えるときに、選択
される入力基準クロックの分周クロック位相を装置内基
準クロックの分周クロック位相にあわせてからクロック
切替を行うので、クロック切替による電圧制御発振器ク
ロックの位相ずれを抑圧すると共に、安定した装置内基
準クロックを生成することができるという特徴を有す
る。
制御回路が不要であるため、回路構成が容易で製品コス
トの低減に寄与する。
における消費電流の削減に寄与する。
る。
チャートである。
Claims (6)
- 【請求項1】 入力基準クロックに同期したデジタル信
号を伝送するデジタル通信システムにおけるクロック切
替回路において、入力された複数の入力基準クロックの
1つの第1の入力基準クロックと、前記第1の入力基準
クロック以外の1以上の第2の前記入力基準クロックの
何れかを選択し、選択された前記第1または第2前記入
力基準クロックと装置内基準クロックとの位相を同期さ
せることを特徴とするクロック切替回路。 - 【請求項2】 入力基準クロックに同期したデジタル信
号を伝送するデジタル通信システムにおけるクロック切
替回路において、入力された複数の入力基準クロックの
1つの第1の入力基準クロックを分周する第1のクロッ
ク分周回路と、前記第1の入力基準クロック以外の1以
上の第2の前記入力基準クロックを分周する第2のクロ
ック分周回路と、前記第1のクロック分周回路の出力で
ある分周クロックと前記第2のクロック分周回路の出力
である分周クロックの何れかを選択し位相比較器へ出力
する切替回路と、装置内基準クロックを分周する第3の
クロック分周回路と、前記切替回路が選択した前記第1
のクロック分周回路または前記第2のクロック分周回路
の分周クロックと前記第3のクロック分周回路の分周ク
ロックとの位相差を検出する前記位相比較器と、前記位
相比較器で検出した前記位相差を基に前記切替回路で選
択された入力基準分周クロックに同期した装置内基準ク
ロックを生成、出力する電圧制御発信器と、前記装置内
基準クロックと共に外部クロック切替信号を入力し、前
記外部クロック切替信号の変化に対応し前記第1のクロ
ック分周回路の分周カウンタ値または前記第2のクロッ
ク分周回路の分周カウンタ値を前記第3のクロック分周
回路の分周カウンタ値に書替制御すると共に前記切替回
路を制御する切替信号制御回路とを有することを特徴と
するクロック切替回路。 - 【請求項3】 前記第1のクロック分周回路は、前記第
1の入力基準クロックのクロック数をカウントすると共
に前記切替信号制御回路から前記分周カウンタ値を書き
替えるためのカウンタ値書込信号が入力されたとき、前
記第3のクロック分周回路の分周カウンタ値に書き換え
ることを特徴とする請求項2記載のクロック切替回路。 - 【請求項4】 前記第2のクロック分周回路は、前記第
2の入力基準クロックのクロック数をカウントすると共
に前記切替信号制御回路から前記分周カウンタ値を書き
替えるためのカウンタ値書込信号が入力されたとき、前
記第3のクロック分周回路の分周カウンタ値に書き替え
ることを特徴とする請求項2記載のクロック切替回路。 - 【請求項5】 前記第3のクロック分周回路は、前記装
置内基準クロックのクロック数をカウントしその分周ク
ロックを前記位相比較器に入力すると共に分周カウンタ
値を前記第1のクロック分周回路および前記第2のクロ
ック分周回路に入力することを特徴とする請求項2記載
のクロック切替回路。 - 【請求項6】 前記切替信号制御回路は、前記装置内基
準クロック信号と共に前記外部クロック切替信号を入力
し、前記外部クロック切替信号の変化に対応して、前記
切替回路が前記第1のクロック分周回路の分周クロック
を選択しているときは前記第2のクロック分周回路に前
記第3のクロック分周回路の分周カウンタ値を書き込む
ための前記カウンタ値書込信号を出力し、前記切替回路
が前記第2の分周回路の分周クロックを選択していると
きは前記第1の分周回路に前記第3の分周回路の分周カ
ウンタ値を書き込むための前記カウンタ値書込信号を出
力した後、前記切替回路へクロック切替信号を出力する
ことを特徴とする請求項2記載のクロック切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002156164A JP2003347932A (ja) | 2002-05-29 | 2002-05-29 | クロック切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002156164A JP2003347932A (ja) | 2002-05-29 | 2002-05-29 | クロック切替回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003347932A true JP2003347932A (ja) | 2003-12-05 |
Family
ID=29772500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002156164A Pending JP2003347932A (ja) | 2002-05-29 | 2002-05-29 | クロック切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003347932A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109687854A (zh) * | 2017-10-19 | 2019-04-26 | 爱思开海力士有限公司 | 半导体器件及使用其的半导体系统 |
-
2002
- 2002-05-29 JP JP2002156164A patent/JP2003347932A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109687854A (zh) * | 2017-10-19 | 2019-04-26 | 爱思开海力士有限公司 | 半导体器件及使用其的半导体系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100512935B1 (ko) | 내부 클럭신호 발생회로 및 방법 | |
US7961018B2 (en) | Semiconductor device including delay locked loop having periodically activated replica path | |
US6968027B2 (en) | Digital PLL device and digital PBX using the same | |
US7424087B2 (en) | Clock divider | |
JPH11205134A (ja) | ロック検出回路及びpll周波数シンセサイザ | |
US6861883B2 (en) | Semiconductor integrated circuit for phase management of clock domains including PLL circuit | |
JPH10229504A (ja) | 同期処理回路 | |
JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
JP2003347932A (ja) | クロック切替回路 | |
JP2002202829A (ja) | マイクロコンピュータ | |
JP3132657B2 (ja) | クロック切替回路 | |
US6825705B2 (en) | Clock signal generation circuit and audio data processing apparatus | |
JP2002353807A (ja) | 周波数同期装置および周波数同期制御方法 | |
US6084442A (en) | Digital oscillator for generating two fixed pulse signals from one clock | |
JP3109550B2 (ja) | 位相同期発振器 | |
JP3655878B2 (ja) | Pll回路 | |
JPH05315898A (ja) | トリガ同期回路 | |
JP2002051032A (ja) | クロック補正回路 | |
JPH09261787A (ja) | Pll回路におけるクロック同期回路 | |
JPH08221151A (ja) | クロック供給装置 | |
JP3560954B2 (ja) | 2系統pll回路装置 | |
JP2000286829A (ja) | クロック生成回路 | |
JP2000036728A (ja) | クロック生成回路及びクロック生成方法 | |
JPH0541664A (ja) | 周波数シンセサイザ | |
JP2000138580A (ja) | プリスケーラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |