JP2746727B2

JP2746727B2 - 位相同期回路、半導体集積回路および記録再生装置

Info

Publication number: JP2746727B2
Application number: JP2111205A
Authority: JP
Inventors: 栄作斉木; 伸太郎鈴村; 深大井; 憲浦上; 徳亨唐沢; 俊次永田; 紳一新井
Original assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1998-05-06
Anticipated expiration: 2013-05-06
Also published as: JPH048016A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、位相同期回路に関し、特に、磁気ディスク
等の記録媒体に記録されたデータ信号を復号化して再生
する記録データ再生装置に好適な位相同期回路に関する
ものである。

［従来の技術］従来の、たとえば、磁気ディスク装置等において、記
録データ信号を再生するときに用いられる位相同期回路
は、第12図に示す構成のものが一般的である。

図中、位相比較器１は、データ信号５と電圧制御発振
器（以下「VCO」という）４が出力するVCOクロック10の
位相を比較し、データ信号５の位相がVCOクロック10の
位相より進んでいるときは、その時間だけINC信号６を
出力し、その逆に遅れているときは、DEC信号７を出力
する。

チャージポンプ２は、このINC信号６、DEC信号７を受
け、INC信号６に応じてチャージ動作を、DEC信号に応じ
てディスチャージ動作を行う。

ループフィルタ３は、チャージポンプ２の出力８を積
分平滑化し、VCO制御電圧９を生成する。

VCO4は、VCO制御電圧９に対応した周波数のVCOクロッ
ク10を出力する。

このように位相同期回路が動作して、VCOクロック10
の位相をデータ信号５の位相に一致させる。

位相比較器１は、たとえば、第13図の回路で構成され
る。

この位相比較回路13の動作を、第14図を用いて説明す
る。

データ信号５の位相が進んでいるときは、まずデータ
信号５の立上りエッジでフリップフロップ11のＱ出力で
あるINC信号６が立上る。

その後、位相差分だけ遅れてVCOクロック10の立上り
エッジでDEC信号７が立上り、NANDゲート13の出力のリ
セット信号14がロウレベルになって、フリップフロップ
11,12がリセットされ、INC信号６、DEC信号７が立下
る。

データ信号５の位相が遅れているときは、先に、VCO
クロック10の立上りエッジで、DEC信号７が立上り、デ
ータ信号５の立上りエッジでリセットがかかることにな
る。

また、チャージポンプの構成技術としては、特開昭62
−256520号公報に記載の時間差検出回路のように、位相
比較出力を直流電流として変換するチャージポンプの技
術が知られている。

この時間差検出回路の概略構成を第16図に、その動作
タイミングを第17図に示す。

図中において、出力電流I_Oは、ホールド用コンデンサ
C₂の電圧V_C2に対応して、次のサンプリングまで維持さ
れる。つまり、前データの位相比較結果に対応した直流
電流が、次データが来るまで出力され続ける。

［発明が解決しようとする課題］磁気ディスク装置等において、記録データ信号を再生
する場合、記録媒体の欠陥やノイズにより、データ信号
５に、データの欠落が生じることがある。

データ欠落が発生したときの、前記従来技術に係る位
相比較器１の動作を、第15図を用いて説明すると、VCO
クロック10の立上りエッジにより、DEC信号７が立上が
るが、データ信号５が欠落しているため、リセット信号
14がロウレベルにならず、次のデータがくるまで、DEC
信号７が出力されたままとなる。

このため、位相比較器１は誤った比較結果を出力する
ことになり、結果、VCOの発生するクロックの、入力デ
ータに対する位相をずらしたり、同期をはずしてしまう
という問題が生じる。

また、このとき、チャージポンプとして前記特開昭62
−256520号公報に記載の時間差検出回路を適用していた
場合には、次データまで前データの位相比較結果が直流
電流として出力され続けるため、次データとの時間間隔
により位相比較利得が変動してしまう。

また、データ欠落のある場合、前データの位相比較結
果が零でないかぎり、直流電流が出力され続けるため、
ループフィルタの電圧が時間とともに変化し位相ずれ、
周波数ずれを起こしてしまうという問題が生じる。

そこで、本発明は、データ信号にデータ欠落等のデー
タ誤りのあった場合でも、誤動作しない位相同期回路を
提供することを第１の目的とする。

また、併せて、本発明は、データ欠落等のデータ誤り
を検出し、記録媒体中の欠落部分を見つけ、対処するこ
とにより、良好に記録データを記録再生できる、記録デ
ータ再生装置を提供することを第２の目的とする。

［課題を解決するための手段］本発明は、前記第１の目的達成のために、クロック信
号を発生する電圧制御発振器と、電圧制御発振回路の発
振周波数を制御する電圧を発生するループフィルタと、
入力データ信号と電圧制御発信器が発生するクロック信
号の位相差を比較する位相比較器と、位相比較器が比較
した位相差に応じてループフィルタを充放電するチャー
ジポンプと、入力データ信号にデータ誤りが発生した場
合に、ループフィルタへの、位相比較器における位相比
較に基づいた充放電を抑止する抑止手段とを備えたこと
を特徴とする第１の位相同期回路を提供する。

また、本発明は、前記第１の目的達成のために、クロ
ック信号を発生する電圧制御発振器と、電圧制御発振回
路の発振周波数を制御する電圧を発生するループフィル
タと、所定のデータパターンを有する入力データ信号と
電圧制御発振器が発生するクロック信号の位相差を比較
する位相比較器と、位相比較器が比較した位相差に応じ
てループフィルタを充放電するチャージポンプと、入力
データ信号のデータパターンの異常を検出する手段と、
データパターンの異常が検出された場合に、ループフィ
ルタへの、位相比較器における位相比較に基づいた充放
電を抑止する手段とを備えたことを特徴とする第２の位
相同期回路を提供する。

また、さらに、前記第１の目的達成のために、本発明
は、クロック信号を発生する電圧制御発振器と、電圧制
御発振回路の発振周波数を制御する電圧を発生するルー
プフィルタと、所定のデータパターンを有する入力デー
タ信号と電圧制御発信器が発生するクロック信号の位相
差を比較する位相比較器と、位相比較器が比較した位相
差に応じてループフィルタを充放電するチャージポンプ
と、入力データ信号のデータパターンにおけるデータ欠
落を検出する手段と、既に入力された入力データ信号に
基づいて、入力されるであろうデータを補間データとし
て生成する補間データ生成手段と、データパターンの異
常が検出された場合に、入力データ信号に代えて、補間
データを位相比較器に入力する手段とを備えたことを特
徴とする第３の位相同期回路を提供する。

また、併せて、本発明は、クロック信号を発生する電
圧制御発振器と、電圧制御発振回路の発振周波数を制御
する電圧を発生するループフィルタと、入力データ信号
と電圧制御発信器が発生するクロック信号の位相差を比
較し、位相差に応じた時間の充電指示信号と放電指示信
号を出力する位相比較器と、充電指示信号と放電指示信
号に応じて、該信号の出力時間ループフィルタを充放電
するチャージポンプと、所定の時間を計測する手段と、
該計測する手段が計測した時間の基づいて、位相比較器
の出力信号の最大時間を制限し、位相比較器における１
回の位相比較に基づく、ループフィルタの充放電時間を
制限する手段とを備えたことを特徴とする第４の位相同
期回路を提供する。なお、本第４の位相同期回路は、磁
気ディスク装置等の記録再生装置の、読み出しクロック
生成用に備えても良い。

また、前記第１、２、３または４の位相同期回路は集
積化し、半導体集積回路とするのが望ましい。

また、前記第２の目的達成のためには、所定の同期パ
ターンを記録データと共に記録する記録媒体と、記録媒
体より読み出したデータ信号を入力し、該データ信号に
同期したクロック信号を出力する、前記第１、２もしく
は３の位相同期回路、または、前記半導体集積回路と、
を有することを特徴とする第１の記録再生装置を提供す
る。

また、本発明は、前記第２の目的達成のために所定の
同期パターンを記録データと共に記録する記録媒体と、
記録媒体より読み出したデータの同期パターンの異常を
検出する検出手段と、記録媒体において、同期パターン
の異常が検出されたデータを記録していた部分の使用を
禁止する手段を有することを特徴とする第２の記録再生
装置を提供する。

なお、これら第１または２の記録再生装置は、前記記
録媒体として磁気ディスクを備え、磁気ディスク記録装
置等とするようにしても良い。

［作用］本発明に係る第１の位相同期回路によれば、入力デー
タ信号にデータ誤り発生した場合に、ループフィルタへ
の、位相比較器における位相比較に基づいた充放電を抑
止するため、データ信号にデータ欠落等のデータ誤りの
あった場合の、誤動作を防ぐことができる。

また、本発明に係る第２の位相同期回路によれば、入
力データ信号のデータパターンの異常を検出し、データ
パターンの異常が検出された場合に、ループフィルタへ
の、位相比較器における位相比較に基づいた充放電を抑
止する。

また、本発明に係る第３の位相同期回路によれば、既
に入力された入力データ信号に基づいて、入力されるで
あろうデータを補間データとして生成する補間データ生
成手段を備え、入力データ信号のデータパターンにおけ
るデータ欠落を検出し、データパターンの異常が検出さ
れた場合に、入力データ信号に代えて、補間データを位
相比較器に入力する。したがい、位相同期回路は、デー
タパターンの異常時は補間データを被同期信号とするの
で、誤動作をすることがない。

また、本発明に係る第４の位相同期回路によれば、所
定の時間を計測する手段を備え、該計測する手段が計測
した時間に基づいて、位相比較器の出力信号の最大時間
を制限し、位相比較器における１回の位相比較に基づく
ループフィルタへの、充放電時間を制限するため、位相
差の大きいときの位相比較利得を制限することができ、
位相同期特性の安定化を図ることができる。

また、本発明に係る第１の記録再生装置によれば、備
えられた位相同期回路は、記録媒体より読み出した、所
定の同期パターン等にデータ欠落等のデータ誤りが発生
した場合でも誤動作することがないため、読み出したデ
ータ信号に同期したクロック信号を安定して得ることが
できる。

また、本発明に係る第２の記録再生装置によれば、記
録媒体より読み出したデータの同期パターンの異常を検
出した場合、同期パターンの異常が検出されたデータを
記録していた部分の使用を禁止するため、装置の信頼性
を向上できる。

［実施例］以下、本発明に係る位相同期回路の一実施例を説明す
る。

まず、第１の実施例について説明する。

第１図に、本第１実施例に係る位相同期回路の構成を
示す。

図示するように、本実施例に係る位相同期回路は、位
相比較器１、ゲート23、チャージポンプ２、ループフィ
ルタ３、VCO4およびデータ欠落検出回路22で構成され
る。

第２図に、データ欠落検出回路22の構成を示す。

図示するように、データ欠落検出回路22は、エッジ検
出回路43、シフトレジスタ28とセレクタ41、設定レジス
タ42で構成される。

以下、データ欠落検出回路22の動作を、第３図を用い
て説明する。

エッジ検出回路43は、入力するデータ信号５の立上り
エッジを検出して、リセット信号44を生成する。

このリセット信号44により、シフトレジスタ28のQ₀30
〜Q_n3nの各ビットがリセットされる。

シフトレジスタ28のData入力29は、ハイレベルに固定
されており、シフトレジスタ28の出力Q₀30〜Q_n3nは、基
準クロック24の立上りごとに、ハイレベルを順次出力す
る。

セレクタ41は、設定レジスタ42により設定されたシフ
トレジスタ28の出力を選択し、欠落検出信号25を出力す
る。この場合は、Q₂32を設定してある。

データ欠落の無い場合は、Q₂32がハイレベルになる前
に、リセット信号44がシフトレジスタ28に入力され、欠
落検出信号25は出力されない。

一方、データ欠落の有る場合は、エッジ検出回路43に
よるリセット信号44がQ₂32がハイレベルになるタイミン
グまでに生成されないため、欠落検出信号25が出力され
ることになる。

すなわち、たとえば、記録データが符号化により語長
制限されたり、同期時のシンクパターンが一定であるこ
とから、ある時間以上、無信号状態が続かないことを利
用したものである。

この欠落検出信号25は、次データにより、リセット信
号44が生成されるまで出力される。

これにより、位相同期回路（第１図参照）において、
欠落信号25により、ゲート23は、位相比較器１の出力で
あるINC信号６、DEC信号７を手段し、INCG信号26、DECG
信号27を抑止する。

結果、チャージポンプ２は動作せず、データ欠落時の
VCO4の誤動作を軽減できる。

なお、データ欠落検出回路22は、設定レジスタ45に任
意に設定することができるのでたとえば、データ信号５
が、その転送速度が変化するような信号である場合にも
対応できる。また、位相同期回路を半導体集積回路化し
た場合に、このように設定レジスタを設ければ、外部の
マイクロプロセッサから位相同期回路の制御が容易に行
える。

また、設定レジスタ76の設定により、任意の時間を計
測し、時間的制御信号として欠落検出信号25を出力する
ようにすることができる。

したがい、位相同期回路の位相比較器の出力をある時
間以上では、遮断するようににし、位相差の大きいとき
の位相比較利得を制限することができ、位相同期特性の
安定化を図ることができる。

以下、本発明の第２の実施例について説明する。

第４図に、本第２実施例に係る位相同期回路のこのと
きの構成を示す。

図示するように、本実施例に係る位相同期回路は、位
相比較器１、チャージポンプ２、ループフィルタ３、VC
O4およびデータ欠落検出回路22、遅延回路101で構成さ
れる。

すなわち、本実施例は、前記第１実施例に係る位相同
期回路におけるゲート23に代えて、遅延回路を設け、欠
落検出信号25の出力時に、INC信号６、DEC信号７を遮断
するかわりに、位相比較器１をリセットするようにした
ものである。

第５図に、本第２実施例に係る位相同期回路の動作タ
イミングを示す。

まず、欠落検出信号25の、出力されるべきタイミング
にあわせて、遅延回路101の遅延時間を調整する。

すなわち、遅延データ信号102の欠落データと位相同
期するはずのVCOクロック10の立上りエッジよりも前
に、リセット信号104がロウレベルになるように調整す
る。

リセット信号104は、インバータ103により、欠落検出
信号25を反転することで作ることができる。

このリセット信号104により、位相比較器１がリセッ
トされるため、データ欠落のタイミングにおいてDEC信
号７は発生せず、データ欠落時のVCO4の誤動作をなくす
ことごできる。

なお、データ信号５の転送速度が変化する場合には、
遅延回路101は、その遅延量が可変なものとするのが望
ましい。また、さらには、その遅延量を設定するレジス
タを設けることが望ましい。

次に、第３の実施例について説明する。

第６図に本実施例に係る位相同期回路の構成を示す。

図示するように、本実施例に係る位相同期回路は、位
相比較器１、チャージポンプ２、ループフィルタ３、VC
O4およびデータ欠落検出回路22、スイッチ90で構成され
る。

すなわち、本実施例は、前記第１実施例に係る位相同
期回路におけるゲート23に代えて、スイッチ90をチャー
ジポンプ２とループフィルタ３の間に設け、欠落検出信
号25の出力時に、INC信号６、DEC信号７を遮断するかわ
りに、欠落検出信号25でスイッチ90を制御してチャージ
ポンプの出力を遮断するようにしたものである。

次に、第４の実施例について説明する。

本第４実施例に係る位相同期回路の構成を第７図に示
す。

図示するように、本実施例に係る位相同期回路は、補
間データ生成回路51、位相比較器１、チャージポンプ
２、ループフィルタ３、VCO4で構成される。

補間データ生成回路51は、欠落データを補間したデー
タ信号53を出力するものである。

第８図に、この補間データ生成回路51の構成を示す。

図示するように、補間データ生成回路51は、エッジ検
出回路71、ｍビットカウンタ72、コンデンサ73、セレク
タ74、ORゲート75、設定レジスタ76、遅延回路81で構成
される。

第９図に補間データ生成回路51の動作タイミングを示
す。

まず、エッジ検出回路71は、データ信号５の立上りエ
ッジを検出し、リセット信号77を出力し、ｍビットカウ
ンタ72をリセットする。

ｍビットカウンタは、基準クロック52の立上りごとに
カウントアップし、カウント数78をデコーダ73に出力す
る。

デコーダ73はカウント数78に応じてD₀60〜D2^m−1 62^m
−１を順次出力する。

セレクタ74は、設定レジスタ76により設定されたデコ
ーダ出力を選択し、補間データ79として出力する。この
場合はD₂62に設定してある。

遅延回路81で、データ信号５を遅延させ、補間データ
79を、遅延データ信号82の欠落データのタイミングとな
るようにする。

ORゲート75で、遅延データ信号82と補間データ79の論
理和を取り、データ欠落を補間したデータ信号53を位相
比較器５に出力する。

これにより、データ欠落時は位相比較器５において、
VCO4クロックと補間データの位相を比較させることによ
り、VCO4の誤動作を抑圧することができる。

なお、このように、補間データを用いることにより、
VCO4に、データ欠落時に、それ以前の発振周波数への保
持性を持たせることができるため、データ欠落により同
期はずれをおこすような特性を有する位相同期回路にお
いて、本実施例は、特に有効である。

次に、第５の実施例について説明する。

本第５実施例は、前記従来技術の、特開昭62−256520
号公報に記載のチャージポンプ（第16図参照）に、前記
第３実施例において説明したチャージポンプ出力の遮断
の技術を適用したものである。

第11図に、このチャージポンプの構成を示す。

図示するように、本実施例に係るチャージポンプは、
従来の回路に、出力MOSトランジスタのゲート側にスイ
ッチS4、S5を追加したものであり、制御信号T4により、
スイッチS4S5をオン、オフして、出力電流I_Oを制御す
る。

制御信号T4は、上記のデータ欠落検出回路22の欠落検
出信号25を用いる。

なお、この場合、前記設定レジスタ76の設定により、
任意の時間を計測し、時間的制御信号として欠落検出信
号25を出力するようにし、位相同期回路の位相比較器の
出力をある時間以上では、遮断するようににして、位相
差の大きいときの位相比較利得を制限することができる
のは前述したとうりである。

次に、第６の実施例について説明する。

本実施例では、前記欠落検出回路22を用いて、記録媒
体中のデータ欠落部分を検出して、その部分の使用を禁
止する記録データ再生装置について説明する。

第11図に、本実施例に係る記録データ再生装置の特徴
部分の構成を示す。

図示するように、本実施例に係る記録データ再生装置
は、欠落検出回路22、記録媒体81、システムコントロー
ラ84を有している。

記録媒体81の中のｍセクタ82中に、データ欠落部分83
がある。

このデータ欠落を、データ欠落検出回路で検出し、検
出結果85をシステムコントローラ84に知らせる。

システムコントローラ84は、この検出結果85よりｍセ
クタ82の中に、データ欠落が発生していることを知り、
ｍセクタ82のセクタを使用しないようにシステム制御を
行なう。

または、ｍセクタ82中のデータ欠落部83以外を、新し
いセクタとして使用することもできる。

以上のように、前記各実施例に係る位相同期回路によ
れば、データ欠落による位相同期回路の同期はずれや位
相ずれを防止できる。

また、記録データ再生装置によれば、データ欠落部分
を使用しないようにできるため、再生データの品質を向
上させることができる。

なお、以上各実施例は、データ欠落を例にとり説威名
したが、データ欠落に限らず、データ信号の一般のデー
タ誤りに対しても適用でき、同様な効果を有する。

また、前記各実施例の位相同期回路は、記録データ再
生装置に限らず、たとえば、通信装置に等にも適用でき
る。

［発明の効果］以上のように、本発明によれば、データ信号にデータ
欠落等のデータ誤りのあった場合でも、誤動作しない位
相同期回路を提供することができる。

また、データ欠落等のデータ誤りを検出し、記録媒体
中の欠陥部分を見つけて対処することにより、良好に記
録データを記録再生できる、記録データ再生装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例に係る位相同期回路の構成
を示すブロック図、第２図はデータ欠落検出回路の構成
を示すブロック図、第３図は第１実施例に係る位相同期
回路の動作を示すタイミングチャート、第４図は本発明
の第２実施例に係る位相同期回路の構成を示すブロック
図、第５図は第２実施例に係る位相同期回路の動作を示
すタイミングチャート、第６図は本発明の第３実施例に
係る位相同期回路の構成を示すブロック図、第７図は本
発明の第４実施例に係る位相同期回路の構成を示すブロ
ック図、第８図は補間データ生成回路の構成を示すブロ
ック図、第９図は本発明の第４実施例に係る位相同期回
路の動作を示すタイミングチャートである。第10図は本
発明の第５実施例に係るチャージポンプの構成を示す回
路図、第11図は本発明の第６実施例に記録データ再生装
置の特徴部の構成を示すブロック図、第12図は従来の位
相同期回路の構成を示すブロック図、第13図は従来の位
相比較器の構成を示す回路図、第14図、および、第15図
は従来の位相同期回路の動作を示すタイミングチャー
ト、第16図は従来のチャージポンプの構成を示す回路
図、第17図は従来のチャージポンプの動作を示すタイミ
ングチャートである。１……位相比較器、２……チャージポンプ２、３……ル
ープフィルタ、４……VCO、22……データ欠落検出回
路、23……ゲート、43……エッジ検出回路、28……シフ
トレジスタ、41……セレクタ、42……設定レジスタ、51
……補間データ生成回路、71……エッジ検出回路、72…
…ｍビットカウンタ、73……コンデンサ、74……セレク
タ74、75……ORゲート、76……設定レジスタ、81……遅
延回路、81……記録媒体、84……システムコントロー
ラ、90……スイッチ、101……遅延回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者大井深神奈川県小田原市国府津2880番地株式会社日立製作所小田原工場内 (72)発明者浦上憲群馬県高崎市西横手町111番地株式会社日立製作所半導体設計開発センタ内 (72)発明者唐沢徳亨神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (72)発明者永田俊次神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (72)発明者新井紳一神奈川県小田原市国府津2880番地株式会社日立製作所小田原工場内 (56)参考文献特開昭58−50827（ＪＰ，Ａ) 特開昭59−67731（ＪＰ，Ａ) 特開昭63−234630（ＪＰ，Ａ) 特開昭59−111423（ＪＰ，Ａ) 特開昭56−94842（ＪＰ，Ａ) 特開昭55−42443（ＪＰ，Ａ) 特開昭61−105147（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】クロック信号を発生する電圧制御発振器
と、前記電圧制御発振器の発振周波数を制御する電圧を
発生するループフィルタと、入力データ信号と前記電圧
制御発振器が発生するクロック信号との位相差を比較す
る位相比較器と、前記位相比較器が比較した位相差に応
じて前記ループフィルタを充放電するチャージポンプ
と、前記入力データ信号にデータ欠落が発生したことを
検出して、データ欠落信号を出力するデータ欠落検出手
段と、前記データ欠落信号にしたがい、前記ループフィ
ルタへの、前記位相比較器における位相比較に基づいた
充放電を抑止する抑止手段と、を備え、前記データ欠落検出手段は、基準クロックにしたがい、複数の出力端子から信号を順
次出力するシフトレジスタと、前記入力データ信号を検出して、前記シフトレジスタを
リセットするためのリセット信号を出力する信号検出手
段と、設定レジスタと、前記設定レジスタに格納された情報にしたがい、前記シ
フトレジスタに設けられた複数の出力端子のうちのいず
れか１つを、前記データ欠落信号を出力するための出力
端子として選択するセレクタと、を備えていることを特徴とする位相同期回路。
【請求項２】請求項１記載の位相同期回路を有すること
を特徴とする半導体集積回路。
【請求項３】所定の同期パターンを記録データと共に記
録する記録媒体と、前記記録媒体から読み出したデータ
信号を入力して、当該データ信号に同期したクロック信
号を出力する、請求項１記載の位相同期回路、あるいは
請求項２記載の半導体集積回路と、を有することを特徴
とする記録再生装置。
【請求項４】請求項３記載の記録再生装置であって、前記記録媒体として磁気ディスクを備えたことを特徴と
する記録再生装置。