JPH05258476A - 信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 温度変動、電源電圧変動、経年変化等による
ウインドマージン劣化を抑制し、データ読出しの信頼性
を高める。 【構成】 ＰＬＬ回路１でこのリードデータ１０１から
クロック信号１０３が生成され、遅延回路２に供給され
て互いに位相が異なる複数の遅延クロック信号ＴＤ
（ｋ）が生成される。これら遅延クロック信号ＴＤ
（ｋ）はマルチプレクサ１０に供給され、マイコン６か
らレジスタ１１に格納されるデータに応じて遅延クロッ
ク信号ＴＤ（ｋ）が選択されてラツチ回路３に供給され
る。ラッチ回路３では、このクロック信号ＴＤ（ｋ）で
リードデータ１０１がラッチされ、デコーダ４でデコー
ドされ、ディスクコントローラ５でリードエラーの検出
が行なわれるが、リードエラーが検出されると、リトラ
イ動作が行なわれて、リードエラーがなくなるように、
レジスタ１１のデータが変更される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気ディスク装置等に
用いられる信号処理回路に係り、特に、磁気記録媒体か
らのリードデータを該リードデータから生成されるクロ
ック信号を用いて処理する信号処理回路に関する。

【０００２】

【従来の技術】従来、磁気ディスク装置に用いられる信
号処理回路としては、例えば特開昭５９−１６７８１３
号公報に開示されるような構成のものが知られている。
図７はこのような従来の信号処理回路の一般的な構成を
示すブロック図であって、１はＰＬＬ（フェイズ・ロッ
クド・ループ）回路、２´は遅延せん、３はラッチ回
路、４はデコーダ、５はディスクコントローラ、６はマ
イコン（マイクロコンピュータ）である。

【０００３】同図において、図示しない磁気記録媒体か
ら読み出されたリードデータ１０１は、遅延回路２´で
時間ＴＤだけ遅延されてラッチ回路３に供給されるとと
もに、ＰＬＬ回路１に供給されてこのリードデータ１０
１に同期したクロック信号１０３が生成される。ラッチ
回路３では、このクロック信号１０３により、遅延回路
２´から出力される遅延リードデータ１０４がラッチさ
れ、ラッチデータ１０５とラッチクロック１０６とが出
力される。このラッチデータ１０５は、デコーダ４に供
給され、ラッチクロック１０６によって復号される。こ
のデコーダ４から出力される復号されたリードデータ１
０７と同期クロック１０８とはディスクコントローラ５
に供給され、マイコン６からのデータに応じて処理され
る。

【０００４】ラッチ回路３はリードデータ読出し時のウ
インドマージンを決定するためのものであって、その一
般的な構成を図７に示す。但し、７、８はＤ−ＦＦ回路
（Ｄタイプ−エッジトリガ−フリップフロップ回路）、
９はインバータであり、図７に示した信号と同一信号に
は、同一符号をつけている。

【０００５】次に、このラッチ回路３の動作を図９を用
いて説明する。ＰＬＬ回路１（図１）から供給されるク
ロック信号１０３はこのＰＬＬ回路１に内蔵されている
発振器の出力信号であって、上記のように、リードデー
タ１０１と位相が一致している。遅延リードデータ１０
４はＤ−ＦＦ回路２１に供給され、その立上りエッジを
クロックとして“Ｈ”に固定された入力データＤがサン
プルホールドされる。このＤ−ＦＦ回路７のＱ出力２０
１は入力データＤとしてＤ−ＦＦ回路８に供給され、ク
ロック信号１０３の立上りエッジでサンプルホールドさ
れる。このＤ−ＦＦ回路２２のＱ出力がラッチ回路３か
ら出力される上記のラッチデータ１０５である。遅延リ
ードデータ１０４の立上りエッジでＤ−ＦＦ回路７のＱ
出力が“Ｈ”となり、クロック信号１０３の次の立上り
エッジでＤ−ＦＦ回路８のＱ出力であるラッチデータ１
０５が“Ｈ”となると、このＤ−ＦＦ回路８のＱ（−）
出力は“Ｌ”になるが、この“Ｌ”のＤ−ＦＦ回路８の
Ｑ（−）出力はクリア信号としてＤ−ＦＦ回路７のクリ
ア端子ＣＬに供給され、これによってＤ−ＦＦ回路７は
クリアされてそのＱ出力２０１は“Ｌ”になる。Ｑ出力
２０１が“Ｌ”になると、クロック信号１０３の次の立
上りエッジでこれがＤ−ＦＦ回路８にサンプルホールド
され、ラッチデータ１０５は“Ｌ”になる。

【０００６】従って、図９に図示するように、ラッチデ
ータ１０５は遅延リードデータ１０４の立上りエッジ後
の最初のクロック信号１０３の立上りエッジのタイミン
グで立ち上り、クロック信号１０３の１周期幅の信号と
なる。

【０００７】クロック信号１０３は、また、インバータ
９で反転される。このインバータ９の出力がラッチ回路
３から出力される上記のラッチクロック１０６である。
これにより、ラッチデータ１０５はこのラッチクロック
１０６の立下りエッジに位相が一致している。

【０００８】ここで、クロック信号１０３の立上りエッ
ジから遅延リードデータ１０４の立上りエッジまでの時
間をアーリーマージンＴＥといい、また、遅延リードデ
ータ１０４の立上りエッジからクロック信号１０３の次
の立上りエッジまでの時間をレイトマージンＴＬという
が、これらのうち値の小さい方をウインドマージンとい
う。この場合、遅延回路２´の遅延量ＴＤは、アーリー
マージンＴＥとレイトマージンＴＬが等しくなるように
設定されたとき最適値となり、このときのクロック信号
１０３に対する遅延リードデータ１０４の立上りエッジ
の位置がウインドセンタとなる。磁気ディスク装置で
は、組立て時に遅延回路２´の遅延量ＴＤが最適値にな
るように設定されている。また、ウインドマージンがな
くなり、読み出したリードデータ１０１が間違っている
とディスクコントローラ５が判断したときには、このデ
ィスクコントローラ５はリードリトライ動作を行ない、
再度リードデータの読出し動作を行なう。

【０００９】

【発明が解決しようとする課題】しかし、上記従来のデ
ィスク装置においては、次に図１０で説明するような問
題があった。図１０（Ａ）は遅延回路２´の遅延量ＴＤ
が上記の最適値に設定された場合の動作タイミングを示
す図である。同図において、時間範囲ＴＪはＰＬＬ回路
１（図７）で生成されたクロック信号１０３の位相変動
（ジッタ）範囲を示すものであり、かかるジッタはＰＬ
Ｌ回路１の特性等に依存して発生する。クロック信号１
０３の立上りエッジはこの時間範囲で変動する。また、
時間範囲ＴＢは遅延リードデータ１０４のジッタ範囲で
あり、磁化干渉によるピークシフト等が原因となって発
生する。遅延リードデータ１０４の立上りエッジはこの
時間範囲で変動する。遅延回路２´の遅延量ＴＤが上記
の最適値に設定された場合には、このようなジッタがあ
っても、アーリーマージンＴＥとレイトマージンＴＬは
夫々図示する時間となり、互いに等しい値となる。

【００１０】図１０（Ｂ）は、ＰＬＬ回路１、遅延回路
２´及びラッチ回路３の回路特性の温度変動、電源電圧
変動、経年変化等の原因により、ウインドセンタが最適
値から変動した場合の動作タイミングを示す図である。
同図において、ここでもジッタの時間範囲ＴＪ、ＴＢが
図１０（Ａ）の場合と同じとすると、アーリーマージン
ＴＥとレイトマージンＴＬの差はウインドセンタの変動
量の２倍になる。従って、ウインドマージンは変動量の
２倍だけ減少する。一般的な磁気ディスク装置において
は、データ転送速度が１５Ｍビット／秒程度である場
合、ウインドセンタを最適値に設定しても、ウインドマ
ージンは５ｎｓｅｃ程度であるため、温度変動、電源電
圧変動、経年変化等によるウインドセンタの変動量が１
〜２ｎｓｅｃ程度であっても、信頼性の点からみて問題
となる。

【００１１】現在では、ウインドマージンが減少してリ
ードエラーが発生した場合、ディスクコントローラ５は
リードリトライ動作を数回行なってウインドマージン不
足を補なっている。しかし、今後、さらにデータ転送速
度は高くなり、クロック信号１０３の周期が短くなる
と、これに応じてウインドマージンも減少し、信頼性の
高い磁気ディスク装置用の信号処理回路を実現すること
は益々困難となる。

【００１２】また、ウインドセンタが変動しない場合で
も、特定のデータパターンを書き込んだ場合の磁化干渉
によるピークシフトや磁気記録媒体から読み出したデー
タをリードデータ１０１に波形整形する回路のミスマッ
チ特性等が原因となって、遅延リードデータ１０４のジ
ッタが、アーリー側とレイト側でアンバランスになるこ
とがある。この場合の波形タイミングを図１０（Ｃ）に
示す。これは、ほとんどのデータパターンに対してはウ
インドセンタは変動していないが、特定データパターン
に対してはウインドセンタが変動しているのと等価にな
ることを示している。つまり、単一周波数で書かれたリ
ードデータ１０１の立上りエッジはウインドセンタ上に
あるが、この特定データパターンのリードデータ１０１
に対してはジッタ量がアーリー側とレイト側で一致して
いないのである。このような減少はリードデータのパタ
ーンに依存するため、そのような特定データパターンが
書かれた磁気ディスク上のセクタに限り、ウインドマー
ジンが減少する。極端な場合には、このセクタだけはデ
ータのリードが不可能になる場合もある。

【００１３】本発明の目的は、上記従来技術の問題点を
克服し、温度変動、電源電圧変動、経年変化等によるウ
インドマージンの減少を抑制し、磁気記録再生装置の信
頼性を向上させることができるようにした信号処理回路
を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、磁気記録媒体から読み出されたリードデ
ータとこれから生成されたクロック信号との位相関係を
調整する遅延回路の遅延量を可変として、該リードデー
タからリードエラーが発生する毎に該遅延量を増減させ
て同じリードデータのリトライ動作をさせる手段を設け
る。。

【００１５】

【作用】遅延回路にある遅延量が設定されている状態で
磁気記録媒体から読み出されたリードデータからリード
エラーが発生すると、該遅延回路の遅延量を増減して同
じセクタのリトライ動作を行なわせて、リードデータと
クロック信号との位相関係を変更し、これによるリード
データからのリードエラーの発生の有無を検出する。こ
のとき、やはりリードエラーが発生すると、該遅延回路
の遅延量を再度増減させ、リトライ動作を行なわせてリ
ードエラーの発生の有無を判定する。このように、該遅
延回路の遅延量の変更とリトライ動作を繰り返すことに
より、このセクタでのリードエラーが発生しない該遅延
回路の遅延量、従って、リードデータとクロック信号と
の位相関係が検出できる。

【００１６】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は本発明による信号処理回路の一実施例を示す
ブロック図であって、２はタップ付き遅延回路、１０は
マルチプレクサ、１１はレジスタであり、図７に対応す
る部分には同一符号を付けて重複する説明を省略する。

【００１７】図１において、磁気記録媒体（図示せず）
から読み出されたリードデータ１０１は、直接ラッチ回
路３に供給されるとともに、ＰＬＬ回路１にも供給さ
れ、図７の従来技術と同様に、リードデータ１０１に同
期したクロック信号１０３が生成される。このクロック
信号１０３は所定数のタップを有するタップ付き遅延回
路２に供給される。このタップ付き遅延回路２の各タッ
プからは互いに異なる時間遅延された遅延クロック信号
が出力される。ここで、タップ付き遅延回路２のｋ番目
のタップから出力される遅延クロック信号を遅延クロッ
ク信号ＴＤ（ｋ）ということにする。

【００１８】タップ付き遅延回路２から出力される遅延
クロック信号ＴＤ（ｋ）の全てがマルチプレクサ１０に
供給され、そのうちの１つが選択されて、遅延クロック
信号１０２としてラッチ回路３に供給される。このラッ
チ回路３は図８、図９で説明した動作をなし、ラッチデ
ータ１０５とラッチクロック１０６とを出力する。そし
て、このラッチデータ１０５は、先の従来技術と同様、
デコーダ４でデコードされてディスクコントローラ５に
供給される。一方、磁気ディスク装置の制御を行なうマ
イコン６からのデータはレジスタ１１にも保持され、マ
ルチプレクサ１０はこのレジスタ１１の保持データに応
じた遅延クロック信号ＴＤ（ｋ）を選択してラッチ回路
３への遅延クロック信号１０２とする。

【００１９】ここで、図２により、マルチプレクサ１０
の選択動作についてさらに詳しく説明する。図２では、
説明を容易にするため、いま、ｋ＝ｎ−２、ｎ−１、
ｎ、ｎ＋１、ｎ＋２として、タップ付き遅延回路２から
出力される５個の遅延クロック信号ＴＤ（ｎ−２）、Ｔ
Ｄ（ｎ−１）、ＴＤ（ｎ）、ＴＤ（ｎ＋１）、ＴＤ（ｎ
＋２）を示している。図７に示した従来の技術と同様、
クロック信号１０３の立上りエッジはリードデータ１０
１の立上りエッジと位相が一致しており、かかるクロッ
ク信号１０３がタップ付き遅延回路２に供給されて、遅
延クロック信号ＴＤ（ｎ−２）、ＴＤ（ｎ−１）、ＴＤ
（ｎ）、ＴＤ（ｎ＋１）、ＴＤ（ｎ＋２）が形成される
のであるが、ここでは、図２に示すように、遅延クロッ
ク信号ＴＤ（ｎ）の立上りエッジがクロック信号１０３
の立下りエッジに位相同期し、この遅延クロック信号Ｔ
Ｄ（ｎ）に対し、遅延クロック信号ＴＤ（ｎ−１）、Ｔ
Ｄ（ｎ−２）が所定時間ずつ位相が進み、遅延クロック
信号ＴＤ（ｎ＋１）、ＴＤ（ｎ＋２）は所定時間ずつ位
相が遅れているものとする。

【００２０】マルチプレクサ１０は、かかる遅延クロッ
ク信号ＴＤ（ｋ）のうち、その立上りエッジからリード
データ１０１の立上りエッジまでの時間と、リードデー
タ１０１のこの立上りエッジから遅延クロック信号ＴＤ
（ｋ）の次の立上りエッジまでの時間とが等しいものを
選択する。マルチプレクサ１０の選択切替えはレジスタ
１４を介してマイコン６で行なう。

【００２１】次に、図３を用いてウインドセンタが変動
した場合のこの実施例の動作について説明する。通常の
場合もしくは磁気ディスク装置の組立て直後の場合、リ
ードデータ１０１に対してマルチプレクサ１０は遅延ク
ロック信号ＴＤ（ｎ）を選択する。このとき、ウインド
センタは最適値になっており、アーリーマージンＴＥと
レイトマージンＴＬは等しい。しかし、温度変動、電源
電圧変動、経年変化等によってリードデータが位相シフ
トしているにも拘らず、マルチプレクサ１０によって遅
延クロック信号ＴＤ（ｎ）が選択されていると、リード
エラーが発生する場合がある。例えば、リードデータの
立上りエッジが進んで図示するリードデータ１０１ａと
なっている場合には、アーリーマージンＴＥがなくなる
し、また、リードデータの立上りエッジが遅れて図示す
るリードデータ１０１ｂとなっている場合には、レイト
マージンＴＬがなくなり、いずれの場合もリードエラー
が発生する。

【００２２】この実施例では、リードデータの位相シフ
ト量に応じてマルチプレクサが異なる遅延クロック信号
ＴＤ（ｋ）を選択するようにして、アーリーマージンＴ
ＥもしくはレイトマージンＴＬがなくなることによるリ
ードエラーの発生を防止するものであるが、以下、かか
る動作を図４を用いて説明する。

【００２３】これは、磁気記録媒体から読み取られたリ
ードデータにリードエラーが発生すると、レジスタ１１
に保持されている設定値を変更してマルチプレクサ１０
による遅延クロック信号ＴＤ（ｋ）の選択を変更し、こ
の新たに選択された遅延クロック信号ＴＤ（ｋ）に対し
再度この同じリードデータの読取り（リトライ動作）を
行なうようにするものであって、レジスタ１１での設定
値はリードエラーがなくなる方向にマルチプレクサ１０
による遅延クロック信号ＴＤ（ｋ）の選択を変更するよ
うにしたものである。

【００２４】即ち、図４において、ディスクコントロー
ラ５は、リード動作が行なわれると、リードエラーの有
無のチェックを行ない（ステップ（１））、リードエラ
ーが発生しなければ、レジスタ１１の設定値と磁気記録
媒体でのリードしたセクタの番号とを記憶し、マイコン
６はこの設定値を変更しない（ステップ（１３））。そ
して、このセクタでのリード動作を完了する。以後、こ
のセクタを読み取る場合には、この記憶された設定値に
基づいてマルチプレクサ１０が遅延クロック信号ＴＤ
（ｋ）を選択する。

【００２５】これに対し、リードエラーが発生すると
（ステップ（１））、このセクタに対してリトライ動作
を行なうのであるが、このために、まず、これから行な
うリトライ動作が１回目か否かを判定し（ステップ
（２））、リトライ動作が１回目であれば、マイコン６
はレジスタ１１の設定値にある値を加算もしくは減算し
てある方向に変化させ（ステップ（７））、これをレジ
スタ１１に再設定する（ステップ（６））。そして、再
リード、即ち１回目のリトライ動作を開始し（ステップ
（１２））、リードエラーチェックして（ステップ
（１））、リードエラーが発生しなければ、上記のステ
ップ（１３）の動作に移る。

【００２６】上記１回目のリトライ動作で再びリードエ
ラーが発生した（ステップ（１））場合には、再びリト
ライ動作を行なうものであるが、次に行なうリトライ動
作は１回目でないので（ステップ（２））、現在のレジ
スタ１１での設定値が前回の変更処理である値が加算さ
れたものか減算されたものかを判定する（ステップ
（３））。この場合には、現在のレジスタ１１での設定
値の前回の変更処理はステップ（７）によるものであ
り、これが加算処理の場合には、この前回の変更処理の
１つ前の変更処理、即ち前前回の変更処理で上記ある値
の減算処理がなされたか否かが判定される（ステップ
（８））。この１回目のリトライ動作では、変更処理が
なされていないので、現在のレジスタ１１での設定値に
上記のある値を減算し（ステップ（１０））、これをレ
ジスタ１１に設定して再度リトライ動作を行なうように
する。

【００２７】また、１回目のリトライ動作でリードエラ
ーがあって、現在のレジスタ１１での設定値がステップ
（７）である値の減算処理がなされたものであるときに
は（ステップ（３））、前前回の変更処理で上記ある値
の加算処理がなされたか否かが判定される（ステップ
（４））。この１回目のリトライ動作では、変更処理が
なされていないので、現在のレジスタ１１での設定値に
上記のある値を加算し（ステップ（１０））、これをレ
ジスタ１１に設定して再度リトライ動作を行なうように
する。

【００２８】以上は１回目のリトライ動作でリードエラ
ーが発生した場合の処理動作であったが、次に、これに
続く２回目以降のリトライ動作での処理動作について説
明する。

【００２９】２回目以降のリトライ動作では、レジスタ
１１での設定値は前回、前前回の変更処理がなされてい
る。かかるリトライ動作でもリードエラーが発生する
と、ステップ（１）、（２）を経てステップ（３）に進
む。そして、レジスタ１１での設定値の前回の変更処理
が上記ある値の加算処理である場合には、前前回の変更
処理が減算処理であったか否か判定し（ステップ
（８））、減算処理であったときには、レジスタ１１で
の設定値を減算処理して加算処理したにも拘らずリード
エラーが発生したから、変更処理の方向が誤っていたこ
とになり、現在のレジスタ１１での設定値に上記のある
値よりも大きな値を減算し（ステップ（１１））、これ
をレジスタ１１の新たな設定値として再度リトライ動作
を行なわせる。また、前前回の変更処理も加算処理であ
ったとき（ステップ（８））には、現在のレジスタ１１
での設定値に上記のある値を減算して変更処理の方向を
変更し（ステップ（１０））、これをレジスタ１１の新
たな設定値として再度リトライ動作を行なわせる。

【００３０】２回目以降のリトライ動作において、ステ
ップ（３）でレジスタ１１での設定値の前回の変更処理
が上記ある値の加算処理であると判定された場合には、
前前回の変更処理が加算処理であったか否か判定し（ス
テップ（４））、加算処理であったときには、レジスタ
１１での設定値を加算処理して減算処理したにも拘らず
リードエラーが発生したから、変更処理の方向が誤って
いたことになり、現在のレジスタ１１での設定値に上記
のある値よりも大きな値を加算し（ステップ（９））、
これをレジスタ１１の新たな設定値として再度リトライ
動作を行なわせる。また、前前回の変更処理も減算処理
であったとき（ステップ（４））には、現在のレジスタ
１１での設定値に上記のある値を加算して変更処理の方
向を変更し（ステップ（５））、これをレジスタ１１の
新たな設定値として再度リトライ動作を行なわせる。

【００３１】以上の処理が各リトライ動作毎に行なわ
れ、レジスタ１１での設定値が変化してこれとともにマ
ルチプレクサ１０で選択される遅延クロック信号ＴＤ
（ｋ）が切り換えられていき、これによってリードエラ
ーが発生しなくなっていく。

【００３２】図５は本発明による信号処理回路の他の実
施例を示すブロック図であって、２ａはタップ付き遅延
回路であり、図１に対応する部分には、同一符号を付け
ている。図１に示した実施例は、入力されるリードデー
タから生成されるクロック信号から位相が異なる複数の
遅延クロック信号を生成するものであったが、図５に示
すこの実施例は、逆に入力されたリードデータから位相
が異なる複数のリードデータを生成するものである。

【００３３】即ち、図５において、ＰＬＬ回路１で生成
されたクロック信号１０３は直正ラッチ回路３に供給さ
れるが、入力リードデータ１０１はタップ付き遅延回路
２ａに供給され、各タップから互いに異なる位相の遅延
リードデータＴＤ（ｋ）´が得られる。かかる遅延リー
ドデータＴＤ（ｋ）´がマルチプレクサ１０に供給さ
れ、図１に示した実施例と同様にして、その内の１つが
選択されてラッチ回路３に供給される。

【００３４】この実施例の動作タイミングは図６に示す
が、位相が異なる複数の遅延クロック信号を生成する
か、あるいはまた、位相が異なる複数の遅延リードデー
タを生成するかが異なるだけで、マルチプレクサ１０の
選択動作等他の部分については図１に示した実施例と同
様である。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
温度変動や電源電圧変動、経年変化等の要因によってリ
ードデータが変化しても、リードデータとクロック信号
との位相関係を適正にすることができるので、常にウイ
ンドマージンの減少を抑制することができ、リードエラ
ーによる読み出し不能といった障害を防止できて、磁気
ディスク装置等の信頼性を高めることができる。

【図面の簡単な説明】

【図１】本発明による信号処理回路の一実施例を示すブ
ロック図である。

【図２】図１におけるタップ付き遅延回路の出力タイミ
ングを示す図である。

【図３】図１に示した実施例の動作を示すタイミングチ
ャートである。

【図４】図１に示した実施例の動作を示すフローチャー
トである。

【図５】本発明による信号処理回路の他の実施例を示す
ブロック図である。

【図６】図５に示した実施例の動作を示すタイミングチ
ャートである。

【図７】従来の信号処理回路の一例を示すブロック図で
ある。

【図８】図７におけるラッチ回路の構成を示すブロック
図である。

【図９】図７における各部の信号を示すタイミング図で
ある。

【図１０】図７に示した従来例でのリードデータに応じ
たウィンドマージンの変化を示す図である。

【符号の説明】

１ ＰＬＬ回路 ２、２ａ タップ付き遅延回路 ３ ラッチ回路 ４ デコーダ ５ ディスクコントローラ １０ マルチプレクサ １１ レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷 健一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 平野 章彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 木村 博 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 浦上 憲 東京都小平市上水本町五丁目22番１号 株 式会社日立製作所半導体設計開発センタ内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 磁気記録媒体の指定セクタからリードデ
   ータを再生する毎に、再生された該リードデータに同期
   したクロック信号を生成するＰＬＬ回路と、該リードデ
   −タと該クロック信号の位相関係を調整する遅延回路
   と、位相調整された該リードデータを該クロック信号で
   ラッチするラッチ回路と、該ラッチ回路の出力データを
   出力クロックを用いて復号するデコーダと、該デコーダ
   の出力リードデータのリードエラー検出等の処理を行な
   うディスクコントローラとを備えた磁気記録再生装置の
   信号処理回路において、 該遅延回路の遅延量を可変とし、 該ディスクコントローラがリードエラーを検出するとと
   もに、該遅延回路の遅延量を増減調整して該指定セクタ
   のリトライ動作をさせる手段を設け、 リトライ動作により、該遅延回路の遅延量をリードエラ
   ーが抑制される所定の遅延量に設定可能に構成したこと
   を特徴とする信号処理回路。
2. 【請求項２】 請求項１において、 前記磁気記録媒体でのデータ書込み、読取りのための全
   てのセクタを前記指定セクタとすることを特徴とする信
   号処理回路。
3. 【請求項３】 請求項１または２において、 前記リトライ動作で前記リードエラーが抑制されたと
   き、前記遅延回路に設定される前記所定の遅延量を示す
   遅延量情報と前記指定セクタの番号情報とを保持する手
   段を設け、 前記指定セクタから同じ前記リードデータを読み取ると
   き、前記遅延回路に該遅延量情報に応じた遅延量を設定
   することを特徴とする信号処理回路。