JP3292521B2 - 位相ロックループ及び復号回路 - Google Patents

位相ロックループ及び復号回路

Info

Publication number
JP3292521B2
JP3292521B2 JP31354292A JP31354292A JP3292521B2 JP 3292521 B2 JP3292521 B2 JP 3292521B2 JP 31354292 A JP31354292 A JP 31354292A JP 31354292 A JP31354292 A JP 31354292A JP 3292521 B2 JP3292521 B2 JP 3292521B2
Authority
JP
Japan
Prior art keywords
length
signal
pulse
locked loop
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31354292A
Other languages
English (en)
Other versions
JPH05243991A (ja
Inventor
クロウテン アンリ
ウイルヘルムス カタリナ フルン ロベルタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH05243991A publication Critical patent/JPH05243991A/ja
Application granted granted Critical
Publication of JP3292521B2 publication Critical patent/JP3292521B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、発振器信号を受け取る
ための発振器入力及びパルスを含む入力信号を受け取る
ためのデータ入力を持つ位相比較器と、該位相比較器の
周波数に結合する入力を持つループフィルター回路と、
該ループフィルター回路の周波数に結合する制御入力及
び位相比較器の発振器入力に結合する出力を持つ発振器
とを有する位相ロックループ<phase locked loop>(以
下、PLL と略記することもある)であって、更に、上記
データ信号と上記発振器信号との間の周波数の差を検波
するための、そして上記ループフィルター回路の入力に
結合する出力を持つ周波数偏差検波器をも有する位相ロ
ックループに関する。
【０００２】かような PLLは、その中のパルスが基本的
な長さの単位の整数倍の長さを持つディジタル・データ
信号からクロック信号を復元するために用いられる。例
えば、CDプレーヤやその他のディジタル記録装置のよう
なディジタル光学的読み出し装置からのディジタル信号
がそれである。クロック信号は、各パルスの長さを基本
的な長さの単位で表した数として導くのに使われる。従
って発振器は、発振器周期が可能な限り最大限に基本的
な長さの単位にロックされているような周波数で動作す
べきである。かような PLLはまた、すべてのパルスが同
じ長さを持つ時にも用いることができる。本発明はま
た、かような PLLを含むディジタル記録システム用の復
号回路にも関する。
【０００３】
【従来の技術】前節に述べた PLL及び復号回路は「フィ
リップス・データ・ハンドブック1990, IC 01a巻、671-
691 ページ」<Philips Data Handbook 1990, Vol.IC01
a,pages671-691>から既知である。この文献には復号回
路(SAA7210) がディジタル・オーディオ用として記載さ
れている。この回路はアナログ電圧制御発振器を持つ P
LLを含む。 PLLシステムが位相ロックでない時には、１
対の周波数検波器を含む捕捉補助器<capture-aid> が、
発振器周波数を PLLの捕捉範囲に引き込む信号を生成す
る。捕捉補助器内では、１番目の周波数検波器が発振器
の周波数を水晶クロックの周波数と比較して、大雑把な
周波数制御を行う。２番目の周波数検波器は精密な周波
数制御を行うためにデータ・ランレングスの違反を用い
る。ランレングスの違反は、データ信号中のパルスが信
号中には生じない長さを持つと判定された時に生じる；
標準化されたコンパクト・ディスクのフォーマットであ
るところのEFM<Eight to Fourteen Modulation−８から
14への変調>-符号化では、パルスは、基本的な長さの単
位で最小でも３、最大でも11の長さを持つ。 PLLがロッ
クされる時は、周波数検波器からの疑似信号により攪乱
されることなく PLLが動作することを可能ならしめるた
めに、ロック検波器が周波数検波器の出力を阻止する。
【０００４】既知の回路には欠点がある、それは、可能
な範囲で最短又は最長のパルスは、或る種の符号化又は
データ列では相対的に稀であろうというもので、EFM-符
号化では僅かに1%のパルスが最大長である11単位長を持
つのみである。一般的に云えば、既知の回路は最長パル
スを攪乱する雑音に対して鋭敏である。その結果、或る
種の符号化又はデータ列ではロック・インが劣悪（遅
い）であり、 PLL周波数が高速<fast>ジャンプ中にずれ
ることがある。ディスク形の記録担体では、読み出しユ
ニットが半径方向に急速な動きをして多数の環状情報ト
ラックを横断する時に、高速ジャンプが起きる。高速
（半径方向）ジャンプ中には、 PLLは或るトラックで短
時間しかデータを読み出さないであろう。その時間の後
には隣のトラックにスキップするであろう。トラックを
横断することが最長のパルスを攪乱するのは、捕捉補助
器が PLL周波数を最早データ周波数に引き込もうとしな
いからである。最長のパルスは正しく認識されないであ
ろうし、間違った検波も同様に起こり得る。
【０００５】
【発明が解決しようとする課題】本発明の目的はとりわ
け、捕捉補助器を持つ位相ロックループであって、多く
の又は僅かの最大長パルスをもつ符号化列の場合といえ
ども、また高速ジャンプ中といえども、すべての環境下
で高速の信頼できるロック・イン行動をとるものを提供
することである。ランレングスの長い情報を考慮しなく
てもよい PLL捕捉補助器を実現することも本発明の目的
である。
【０００６】
【課題を解決するための手段】この目的のために、本発
明による PLLは、捕捉補助器が、上記入力信号中のパル
スの長さを発振器信号の周期の整数倍に丸めるために方
向の符号を指示する量を決定する丸め検波器を有して成
り、該周期の整数倍の値は上記パルスの長さに最も近い
全長を持つことを特徴とする。発振器信号の周期でパル
スの長さを測定することにより、また最も近い整数が測
定された長さより小さいか大きいかを検出することによ
り、周波数偏差が相対的に穏当なものであるならば、各
パルスが周波数偏差信号に寄与する。本発明によれば、
丸め検波器はパルス長の符号とその周期数の直近整数を
実際に計算できる。又はその代わりに本発明により、パ
ルス長より小さい発振器周期の最大整数を超過するパル
ス長の端数の量を検出することもある。この端数の量は
符号に直接関連し、それは該端数が２分の１より大きい
か小さいかを見ればすぐ分かる。丸め動作の符号に直接
関係する周期の数を決めるその他様々な案が本発明の枠
内で設計できる。
【０００７】上記のように定義された捕捉補助器の捕捉
範囲は、長い方のパルスの長さにより限定される。最大
長のパルスが11単位の長さを持つとき、捕捉範囲は約5%
である。もし長い方のパルスの生起が相対的に低いなら
ば、これは若干大きくなる。例えば、EFM-符号化でコン
パクト・ディスク上に記録されたオーディオ信号の場合
には、捕捉範囲は約6%である。
【０００８】大きい捕捉範囲を得るために、本発明によ
る PLLの一実施例では、上記パルスの長さに最も近い全
長を持つ周期の整数倍の値が予め定められた値から逸脱
している時には、丸め検波器の出力を抑止するための手
段を有することを特徴とする。特に、もし予め定められ
た値が小さくてその長さを持つパルスが頻繁に起きるな
らば、捕捉範囲はかなり増大することがある。EFM-符号
化された信号では、予め定められた値として３を選択す
べきことは明らかである。シンボル長復号器は丸めた後
の長さが３に等しいパルスの存在を検出する。そのよう
なパルスが検出されたら捕捉補助器の出力はアクティベ
ートされるであろう。得られた範囲は約16％である（0.
5/3 にほぼ等しい）。
【０００９】更に大きな捕捉範囲を得るために、本発明
による PLLの一実施例では、入力信号は可変長のパルス
を含むことを特徴とし、また捕捉補助器は更に、引き続
くＮ個のパルス中で最短である入力信号中のパルス長を
検波するためのパルス長検波器をも有することを特徴と
する。パルス長検波器は単に丸めた後の可能な限り最短
の長さのパルスを検出するばかりでなく、ランレングス
の違反すなわち起きてはならないパルス長をも検出し、
それに加えて起きるべきパルス長の不存在も検出する。
この実施例は更に、捕捉補助器が、もし検波された最低
パルス長が予め定められた最低の長さを下廻るならば、
１番目の値を持つ出力信号をその出力に生成するため、
及びもし検波された最短パルス長が予め定められた最低
の長さを上廻るならば、２番目の値を生成するための手
段を有することを特徴とする。もし起きるべき最短のパ
ルス長よりも更に短いパルス長が検出されたら、捕捉補
助器は PLL周波数を増加させる信号を生成するであろ
う。パルスの列が試験されて、最短長のパルスに対して
十分長い長さを持つその列が高い生起確率を持ち、その
ようなパルスが検出されなかった時は、捕捉補助器は発
振器周波数を減少させる信号を生成するであろう。この
捕捉補助器の利点はその極めて大きい捕捉範囲にあり、
それは実際 PLLの全範囲に拡大されている。この実施例
のもう一つの利点は PLLの捕捉範囲を増大するのに外部
クロックを必要としないことである。
【００１０】その代わりに、生起する最長パルスに対す
るランレングスの違反の存在又はその不存在が、 PLL周
波数を増加又は減少させる信号の生成に対して同様に使
用できる。
【００１１】丸め検波器やパルス長検波器からの疑似信
号による PLLの攪乱を避けるためにPLLは捕捉補助器の
出力信号をオン及びオフに切り換えるための周波数ロッ
ク検波器を有する。それによって、該ロック検波器は、
入力信号中の予め定められた距離にある特性パルス列間
の距離を、発振器信号の周期を単位として測定するよう
に配置して成ることを特徴とする。 PLLがロックされる
ときに捕捉補助器の出力を抑止するためにロック検波器
を用いることそれ自体は、上述した文献「フィリップス
・データ・ハンドブック1990, IC 01a巻、671-691 ペー
ジ」から既知であることに注意されたい。しかし既知の
検波器は予め定められた距離の後の同期パルスの存在又
は不存在のみを検出するに過ぎず、データの流れの中で
同期列間の距離は測定しない。本発明による PLLの実施
例では更に、ロック検波器は、上記特性パルス列間の測
定された距離が名目上の距離に等しい時には捕捉補助器
出力信号をディアクティベートするために接続されてい
ることを特徴とする。
【００１２】本発明による PLLのもう１つの実施例は丸
め検波器とパルス長検波器とを共に有し、ロック検波器
は、上記特性パルス列間の測定された距離が予め定めら
れた窓の外部に在る時は１番目の状態にあり、該測定さ
れた距離が該窓の内部に在る時は２番目の状態にある制
御信号用の制御出力を持ち、該制御出力は、１番目又は
２番目の状態にある時に検波器出力信号のうちの１つを
選択的にアクティベートするために、上記パルス長検波
器及び丸め検波器に結合して成ることを特徴とする。同
期パルス間の距離を測定し、２つのタイプの周波数偏差
信号間を切り換えることにより、捕捉補助器の出力信号
は周波数偏差に対して最適化される。
【００１３】本発明による PLLは完全にディジタルであ
るから、それは集積回路内に集積されるのによく適して
いる。
【００１４】本発明はディジタル記録システム用の復号
回路にも関し、其処では、情報信号が可変長のデータ・
パルス列によって表され、各データ・パルスは基本的な
長さの単位の整数倍の長さを持つディジタル記録システ
ム用の復号回路であって、該復号回路は、上記基本的な
長さの単位に関連する周期を持つクロック信号をデータ
・パルスから生成するために、上述のタイプの位相ロッ
クループを有する。このような復号回路は完全にディジ
タルとすることができ、特にディジタル発振器を有する
ので、誤り訂正回路のような情報処理用のディジタル回
路と一緒に１つのチップ上に簡単に集積することができ
る。
【００１５】以上の、及び本発明のその他の更に詳細な
態様が、図面を引用し実例を用いて以下に説明される。
【００１６】
【実施例】図１には、CDプレーヤからの信号の中のデー
タ復元用の PLL回路が図式的に示される。この回路は、
データ入力信号HFin用の接続２と入力発振器信号用の接
続３とを持つ位相検波器１を有する。発振器信号はディ
ジタル発振器４で生成され、該ディジタル発振器を以
後、離散的時間発振器<discrete time oscillator>すな
わちDTO と呼び、発振器信号の周波数は DTO入力信号 D
TOi により定められる。例えば DTO４は２つの出力信号
を生成する、その１つは接続３を介して位相検波器１に
与えられる標本化された鋸歯波形DTO0であり、もう１つ
はデータ復元回路網11内でクロック信号として使うため
のパルス化された出力信号 DTOc である。 DTOc のパル
スは鋸歯波形中のオーバフロー<overflows> すなわち立
ち下がり縁<the falling edges> に対応し、DTO0信号の
値は最後の標本化の瞬間における鋸歯波形の値に対応す
る。位相検波器１は、位相誤り信号Δφに対応するHF転
移時における DTO周波数をもつ鋸歯波形の期待値を生成
する。この信号は出力接続６を経由してディジタル・ル
ープフィルター７の入口、データ復元回路11及び捕捉補
助器<capture aid> ９に送られる。ループフィルター７
は PLL制御ループを閉じて、 DTO入力信号 DTOi の値を
調整することにより位相誤りを０に規制することになろ
う。完全にディジタルのPLL の一例がヨーロッパ特許出
願EP-A 0 342736号に記載され、全回路の動作用にはこ
れを参照文献として適用する。
【００１７】上述の機能に加えて図１には更に２つの回
路が示されている。それは捕捉補助器９とデータ・スラ
イサー12である。データ・スライサー12は、信号の読み
出し中に生じる平均レベルのいかなるオフセットに対し
ても補償するために入力データ信号HFinの直流レベルに
変化を与える。例えばデータ・スライサー12の入力は、
正及び負のパルスの平均長すなわち補償されたデータ信
号の平均値である。入力は図示のようなデータ復元回路
網11からだけではなく、回路中の種々の点から導かれ
る。
【００１８】捕捉補助器９は DTO４を正常な周波数範囲
に引き込むために必要である。捕捉補助器９の入力はデ
ータ入力信号HFinであり、発振器パルス信号 DTOc であ
り、位相誤り信号Δφである。HFin信号と発振器信号と
の間に偏差があるときには、捕捉補助器９の出力は接続
10を経由したループフィルター７への入力となり、発振
器周波数を増加させ又は減少させる。
【００１９】図２には本発明による捕捉補助器９の実施
例が更に詳細に示される。説明は、コンパクト・ディス
ク(CD)と呼ばれる光学的ディジタル・オーディオ・ディ
スク用に現在使用されている符号方式である EFM符号化
されたデータを取り扱う回路に基づいている。図示の回
路の実施に使用されるそのようなデータの特性は、パル
スは基本的な長さの単位で表された３から11までの範囲
内のパルス長を持つという事実、長さの短いパルスは長
さの長いパルスよりも遙かに多いという事実、及び同期
列<synchronisation sequences> は長さ11の２個の順次
のパルスから成るデータ信号中に起こり、該同期列は58
8 個の基本長単位の距離により分離されているという事
実を含んでいる。上述の特性とは異なる特性を持つ２進
データ信号を取り扱う回路は、回路に適切な変更を加え
ることにより得られる。
【００２０】図２には、接続２，５，６を経由してパル
ス長測定回路13に与えられるデータ入力信号HFinと発振
器パルス信号 DTOc と位相検波器出力信号Δφとが示さ
れる。パルス長測定回路は、発振器周期の最も近い整数
（直近整数）に丸められたパルスの長さRL、及び実際の
パルス長と丸められた値との差ΔRLを示す出力信号を生
成する。ΔRL出力の故に、パルス長測定回路は丸め検波
器としての役割を果たす。丸められたパルス長RLは接続
14を経由してパルス長検波器16に送られる。差ΔRLは、
接続15を経由して周波数偏差信号としてそれを選択する
ことのできるスイッチ26b へ入力されるか、又はスイッ
チ18a,18b 及び18c を有する周波数偏差検波器18へ入力
される。この検波器18は、パルス長検波器16からの出力
信号であるところの入力信号に応答して、その出力接続
22にもう１つの周波数偏差信号を生成する。
【００２１】パルス長検波器16は４つの出力を有する。
最初の出力17a には長さ３のパルス(RL3) が検出された
時に信号が生成される。２番目の出力17b に現れる信号
は、丸められた長さが３より小さいパルス (RL＜3)の生
起を示し、３番目の出力17cは丸められた長さが３のパ
ルスの不存在(NoRL3) を示すためのものである。４番目
の出力19は、SYNCシンボル検波器21中で使うための長さ
11のパルスの存在を示すのに用いられる。
【００２２】出力信号RL3,RL＜3,NoRL3 は、周波数偏差
検波器18内でスイッチ18a,18b,18cをそれぞれアクティ
ベートする。丸められた長さが３より小さいパルスの存
在又は長さが３のパルスの不存在は、発振器周波数が低
過ぎるか又は高過ぎるかにそれぞれ対応する。これらの
信号は周波数偏差検波器18内で発振器周波数を変化させ
る制御信号を生成するのに用いられる。制御信号の生成
はそれぞれスイッチ18b 及び18c により為される。もし
丸められた長さが３より小さいパルスを示す信号が生じ
たならばアクティベートされるスイッチ18b は、負の制
御信号C1を発出する、また長さが３のパルスの不存在を
示す信号によりアクティベートされるスイッチ18c は、
正の制御信号C2を発出する。更にまた周波数偏差検波器
18は、丸められた長さが３のパルスの接続17a に存在す
ることに反応する。これらのパルスに対して周波数偏差
誤り信号が、スイッチ18a を経由して出力接続22に発出
される。この場合には周波数偏差信号は丸められたパル
ス長差信号ΔRLに等しくなるように採られる。 DTO周波
数とデータ信号HFinの接続15の周波数との間の周波数偏
差が小さい(16%) 場合、長さ３のパルスに対する周波数
偏差信号は、発振器周波数がデータ周波数以上であるか
又は以下であるかを示す。周波数差が16% より大きい時
には、出力17b 及び17c に結合されているスイッチ18b
及び18c により訂正動作が為される。従って周波数偏差
検波器18は全 DTO範囲に等しい捕捉範囲を持つ。
【００２３】周波数偏差検波器18だけしか用いないと、
PLL周波数をロック点すなわち DTO周波数がデータ周波
数に等しい点に十分近く持って来ることが困難である。
これはランレングス差信号ΔRLが長さ３の全パルスに対
してシステマティックなオフセットを持ち得るからであ
る。この結果は、周波数偏差検波器18が、実現された実
施例では制御ロック・イン周波数の4%オフにまで達する
周波数に DTOを追いやることになろう。
【００２４】この問題を解消するためにスイッチ26b が
導入された。もし PLL周波数がデータ周波数に十分近い
ならば、すべてのパルスに対するランレングス差信号が
周波数差信号として用いられるであろう。信号はすべて
のパルスに対して用いられるであろうから、長さ３のパ
ルスのみならず長さ３の任意のオフセットが他のパルス
上のオフセットによって補償されるであろう。 DTOとデ
ータ周波数との間の周波数偏差が6%より小さい範囲に限
定される場合、この信号の符号は発振器周波数がデータ
信号周波数以上であるか又は以下であるかを示す。
【００２５】以下に述べるように、信頼できるロック・
インはスイッチ26b を経由する誤り信号の適当な選択に
より与えられる。接続19が、パルス長検波器16の４番目
の出力と同期検波器21の入力とを結ぶ。同期検波器21の
もう１つの入力では DTO出力信号、例えば接続５を介し
て DTOc を受け取る。 EFM符号化されたデータ信号で
は、基本的な長さの単位で11単位の長さの引き続く２つ
のパルスの存在がSYNCシンボルを示す。SYNCシンボルは
基本的な長さの単位で 588単位の間隔が置かれる。同期
検波器21では、SYNCシンボルが検出され、SYNCシンボル
間の距離は発振器周期で測定される。この距離が正確に
588発振器周期である時は、発振器周波数とデータ周波
数との間の偏差は極めて小さく、 PLLはロック状態にあ
ると考えられる。この状態を示す信号が接続25を経由し
て同期検波器から出力され、周波数偏差検波器18の出力
信号がループフィルターに達するのを抑制するために使
われる。疑似効果及び不必要な効果を避けるために、予
め定められた時間に亙りデータ中にSYNCシンボルが起き
ない時にも、その信号はやはり保持されることができ
る。SYNCシンボルが 588発振器周期の間隔を置かれてい
ない時には PLLはロック状態にはならず、周波数偏差検
波器の出力はループフィルターに進められる。２つのSY
NCシンボル間の発振器周期の数が 588の周りの約6%の窓
<window>の外部にある時、例えば 560より小さいか又は
626より大きい時は、周波数偏差検波器18の出力信号は
PLLを範囲内へ引き込むのに使われる。大きな偏差はSY
NCシンボルを検出することを起こり難くするから、これ
らのシンボルの不存在が長引くことは、偏差検波器18が
引き続きスイッチ・オンである原因となる。
【００２６】２つのSYNCシンボル間の発振器周期の数が
上記窓の内部にある時には、総てのパルスに対するパル
ス長測定回路13の出力信号ΔRLは周波数差信号として使
われるであろう。そうでない場合には周波数偏差検波器
18の出力は所望の周波数に向けて DTOを引っ張るために
ループフィルターへの入力として使われるであろう。適
正な周波数偏差信号の選択はスイッチ26b によってなさ
れるのであって、同期検波器21及び周波数偏差検波器18
の出力信号がスイッチ26b に与えられ、又スイッチ26b
の出力は選択された信号をループフィルター７へ送るた
めに接続10に結合する。
【００２７】図３には、パルス長測定回路13でのパルス
長計算の一例が示される。この図の下の方のグラフが２
つの信号を表しており、階段状の信号がDTO0信号の形状
を表し、鋸歯状信号が DTOと同じ周波数で走る電圧を制
御された発振器の（架空の）出力信号を表す。この後者
の信号が位相検波器１の行動を説明するために加算され
たものである。架空の鋸歯状信号は、線形に立ち上が
り、各周期に１回、所謂オーバフローが起こった時に落
下する信号である。これらのオーバフローはもう一方の
DTO出力信号である DTOc のパルスと一致する。上の方
のグラフはHFinデータ信号の１つの負のパルスを表す。
HFin及び鋸歯状信号は発振器周波数の約２倍の周波数で
標本化され、それはグラフ中の円で示されている。HFin
信号の標本点は鋸歯状信号の標本点の中間、DTO0信号の
ステップの処に位置する。前に挙げたEP-A 0 342 736に
更に詳しく述べてある通り、先ず最初にHFin信号の０を
横切る時点における DTOc の値 Dza及び Dzbが標本点A0
及びA1の間と標本点B0及びB1の間とでそれぞれ線形補間
により計算される。A0とA1及びB0とB1は共に逆の符号を
持ち、データ信号HFinの０を横切る直前及び直後の標本
点である。計算は、A0とA1の間及びB0とB1の間の中間で
それぞれ標本化されたDTO0信号の値 DTOA 及びDTOB か
ら出発する。ＡからＢへのパルスの長さ LABは、NOをオ
ーバフローの数とし Dを鋸歯状信号の振幅とするとき、
発振器周期でLAB＝NO＋(Dza− Dzb)/Dとして表される。
この振幅は正規化して１とすることができる。 Dza又は
Dzbの計算中に例えオーバフローが起こったとしてもこ
の式は正しい。この長さ LABから丸められたパルス長RL
及び丸められた誤りΔRLが導かれる。丸められた長さは
DTOとデータ入力信号との間の位相ロックには依存しな
い。
【００２８】図４には、パルス長検出回路16の回路配置
の一つの可能性が示される。丸められたシンボルRLの長
さが接続14経由で４つの比較器31, 32, 33及び34に与え
られる。比較器31では、そのパルスが丸められた長さ11
を持つかどうかがチェックされ、もし持つならば信号が
接続19経由で同期検波器に与えられる。比較器32, 33又
は34では、短いパルス長、すなわち長さが１，２，又は
３のものが検出される。比較器32, 33及び34の出力信号
は、例えば、論理和(OR)ゲートで短パルス信号に組合せ
られて、計数器35のリセット入力に与えられる。計数器
35は、接続20を経由して信号 DATA-D により与えられる
データ信号中のパルスを計数する。信号DATA-D は、例
えばパルス長測定回路13から導かれ、データ信号が符号
を変える度毎に論理高レベルになる。計数器35が、短パ
ルス信号でリセットされることなく予め定められた数、
例えば９に達した時に、短信号の不存在を示す信号が生
成される。両方の短パルス信号も短パルス信号の不存在
と同じく、接続17a,17b,及び17c を経由して周波数偏差
検波器に与えられる。17a,17b,及び17c の出力はそれぞ
れ、長さ３のパルス、長さが３より短いパルス、及び長
さ３のパルスの不存在を示している。オーディオ・ディ
スク用の EFM符号化されたデータでは、３パルス中の約
１つが基本的な長さの単位で３の長さをもつ。従って９
個の引き続くパルス中に短パルスを持たない機会は極め
て低い。経験によれば、９パルスというのが良好な結果
を与え、それはそれより明らかに大きい数又は小さい数
よりも優れていることが判っている。
【００２９】図５には、同期検波器21が図式的に示され
る。長さ11のパルスが比較器31中に検出された時、信号
が線19上を進んで、レジスタ36、例えばＤ型フリップフ
ロップのデータ入口、及び論理積(AND-)ゲート37の入口
に達する。レジスタ36は線20上のDATA-D信号によりクロ
ック計時される。パルスは、DATA-D信号によってその次
のパルスの生起が示されるまで、レジスタによって遅延
させられる。記憶されたパルスは論理積ゲート37の２番
目の入力に向かって出力する。パルスの生起との同期を
保証するためにDATA-D信号もやはり論理積ゲートに入力
する。その結果、論理積ゲートの出力は、２つの引き続
く長さ11のパルスと、SYNCシンボルとがデータ中に存在
する時に高レベルになる。SYNCシンボルは接続38経由で
計数器39のリセット入力に現れる。この計数器のデータ
入力は DTOの出力に接続する。
【００３０】計数器39はSYNCシンボルの生起後の発振器
周期の数を計数する。計数器が窓間隔の下の縁である56
0 に達するや否や、１番目のフリップフロップ40がセッ
トされる。２番目のフリップフロップ41は、計数器が間
隔の上の縁である626 に達するまでセットされない。２
番目のフリップフロップの出力はインバータ42で反転さ
せられる。１番目のフリップフロップ40の出力、及び２
番目のフリップフロップの反転された出力が論理積ゲー
ト43の入力である。論理積ゲート43の３番目の入力に、
接続38経由でSYNC信号が供給される。その結果として、
論理積ゲート43は、SYNCシンボルが 560発振器周期と 6
26発振器周期との中間に以前のSYNCシンボルから生起す
る時に、出力信号を生成する。２番目の論理積ゲート44
は、SYNCシンボルが 588発振器周期に到達している計数
器39と一致している時に出力信号を生成する。例えば記
録担体上の局所的な異常の故にデータを読み出すことの
できないドロップアウト期間中のような、データ信号中
のSYNC列の一時的な不存在による疑似信号を避けるため
に、論理積ゲート43及び44の出力信号は、SYNC信号が生
起しないときも暫時保持されることができる。
【００３１】図６には、周波数偏差検波器の一例が示さ
れている。最初の部分が短いパルスの存在又は不存在を
取り扱う。長さが１又は２のパルスが存在すれば、周波
数偏差検波器内で発振器(DTO) 周波数を増大させる信号
を出すにことになろう。そのようなパルスは論理和ゲー
ト50及び接続17b を経由して論理積ゲート52に送られ
る。この論理積ゲート52のもう１つの入力には発振器周
波数を増大させるようなレベルの信号C1がある。信号C1
は組合せ回路54に送られる。短いパルスが生起しない時
には、一つの信号が線17c 上に存在する。この信号が、
論理積ゲート51経由で組合せ回路54に信号C2の到達する
ことを可能とさせる。信号C2は発振器周波数を低下させ
ることになろう。長さ３のパルスが検出され、線17a 上
の信号を介して周波数偏差検波器に示されると、接続15
を経由して出ている偏差ΔRLに対応する値は、論理積ゲ
ート53を経由して組合せ回路54に送られる。この信号は
この長さのパルス中に有り得べきシステマティックな誤
りを訂正するために定常値C3により変形することができ
る。組合せ回路54の出力すなわちC1, C2又は（C3で変形
された）ΔRLのうちの１つが、マルチプレクサ55への入
力である。マルチプレクサ55のもう１つの入力は丸めら
れた誤りΔRLから得られた信号に直接結合し、茲ではパ
ルス長についての選択は為されない。マルチプレクサの
出力は接続24上の信号により選択される。この後者の信
号は同期検波器の出力信号であって、入力データ中の同
期列間の距離が発振器周期で測定して予め定められた窓
の内部に生じているか否かを示す。この窓の内部では、
すべてのパルスに対する丸められた誤り信号ΔRLが用い
られ、この窓の外部では、長さ３のパルスの丸められた
誤りか短いパルスの存在又は不存在かが用いられる。
【００３２】最後に、マルチプレクサの出力信号は、例
えば論理積ゲートであるもう１つの選択回路56への入力
であって、該選択回路はこの入力信号を、もう一方の入
力上の信号がそれを許容する時に限り出力接続10に送り
出す。このもう一方の入力は、同期列間の距離が 588発
振器周期であること、すなわち発振器周波数とデータ周
波数との間の偏差が極めて小さいことを示す同期検波器
指示の出力に、線25を経由して接続している。回路56
は、周波数偏差信号がループフィルターに達するのを抑
止するように配置されている。
【図面の簡単な説明】
【図１】 図１は、位相比較器、ループフィルター、デ
ィジタル発振器、データ・スライサー及び捕捉補助器を
持つ PLLを図式的に示す。
【図２】 図２は、捕捉補助器回路の更に詳細を示す図
である。
【図３】 図３は、パルス長の測定を説明する図であ
る。
【図４】 図４は、長さが余りに短いパルスを、又は短
いパルスの不存在を検出するためのパルス長検波器回路
を図式的に示す。
【図５】 図５は、同期検波器の一実施例を図式的に示
す図である。
【図６】 図６は、周波数偏差検波器の一実施例を示す
図である。
【符号の説明】
１ 位相検波器 ４ ディジタル発振器 ７ ループフィルター ９ 捕捉補助器 11 データ復元回路網 12 データ・スライサー 13 パルス長測定回路 16 パルス長検波器 18 周波数偏差検波器 21 SYNCシンボル検波器
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ロベルタス ウイルヘルムス カタリナ フルン オランダ国 5621 ベーアー アインド ーフェン フルーネヴァウツウェッハ１ (56)参考文献 特開 平３−235270（ＪＰ，Ａ) 特開 昭60−206339（ＪＰ，Ａ) 特開 昭60−200635（ＪＰ，Ａ) 特開 昭58−199416（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/113 H03L 7/087

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 発振器信号を受け取るための発振器入力
    及びパルスを含む入力信号を受け取るためのデータ入力
    を有する位相比較器と、 前記位相比較器の出力に結合した入力を有するループフ
    ィルター回路と、 前記ループフィルター回路の出力に結合した制御入力及
    び前記位相比較器の発振器入力に結合した出力を有する
    発振器とを具える位相ロックループであって、 当該位相ロックループは、さらに、前記データ信号と前
    記発振器信号との間の周波数の差を検波する捕捉補助器
    を具え、当該捕捉補助器が前記ループフィルタ回路の入
    力に結合した出力を有する位相ロックループにおいて、 前記捕捉補助器は、前記入力信号中のパルス長を発振器
    信号の周期の整数倍に丸めるために方向の符号を指示す
    る量を決定する丸め検波器を有し、前記発振器の周期の
    整数倍の値が、前記パルス長に最も近い全長を有するこ
    とを特徴とする位相ロックループ。
  2. 【請求項２】 前記捕捉補助器は、前記丸めるための方
    向の符号に直接関係する量を決定する手段を有すること
    を特徴とする請求項１に記載の位相ロックループ。
  3. 【請求項３】 前記丸め検波器は、前記入力信号中のパ
    ルス長と、前記発振器信号の周期の整数倍の全長であっ
    て前記パルス長に最も近い全長との間の差を決定するよ
    うに配置されていることを特徴とする請求項１又は２に
    記載の位相ロックループ。
  4. 【請求項４】 前記パルス長に最も近い全長を持つ周期
    の整数倍の値が予め定められた値から逸脱している場
    合、前記丸め検波器の出力を抑止するための手段を有す
    ることを特徴とする請求項１ないし３のうちのいずれか
    １項に記載の位相ロックループ。
  5. 【請求項５】 前記入力信号が可変長のパルスを含み、
    前記捕捉補助器が、引き続くＮ個のパルス中で最短であ
    る入力信号中のパルス長を検波するためのパルス長検波
    器を具えることを特徴とする請求項１ないし４のうちの
    いずれか１項に記載の位相ロックループ。
  6. 【請求項６】 前記捕捉補助器は、前記検波された最短
    パルス長が予め定めた最短長以下の場合第１の値を有す
    る出力信号を発生し、前記検波された最短パルス長が予
    め定めた最短長以上の場合第２の値を有する出力信号を
    発生する手段を有することを特徴とする請求項５に記載
    の位相ロックループ。
  7. 【請求項７】 前記入力信号が可変長パルスを含む請求
    項１、２、３又は４に記載の位相ロックループにおい
    て、前記捕捉補助器は、入力信号中の連続するＭ個のシ
    ンボル中で最長であるパルス長を検波するためのパルス
    長検波器を有することを特徴とする位相ロックループ。
  8. 【請求項８】 前記捕捉補助器は、検波された最短パル
    ス長が予め定めた最長の長さ以上の場合第１の値を有す
    る出力信号をその出力に発生し、前記検波された最短パ
    ルス長が予め定めた最長の長さ以下の場合第２の値を有
    する出力信号を発生する手段を有することを特徴とする
    請求項７に記載の位相ロックループ。
  9. 【請求項９】 前記捕捉補助器の出力信号をオン及びオ
    フに切り換えるための周波数ロック検波器を有する請求
    項１ないし８のうちのいずれか１項に記載の位相ロック
    ループにおいて、前記周波数ロック検波器は、入力信号
    中の予め定めた距離の特性パルス列間の距離を前記発振
    器信号の周期として測定するように構成されていること
    を特徴とする位相ロックループ。
  10. 【請求項１０】 前記周波数ロック検波器が、前記特性
    パルス列間の測定された距離が公称の距離に等しい場
    合、前記捕捉補助器出力信号をディアクティベートする
    ように接続されていることを特徴とする請求項９に記載
    の位相ロックループ。
  11. 【請求項１１】 前記丸め検波器及びパルス長検波器を
    共に有する請求項９又は10に記載の位相ロックループに
    おいて、前記周波数ロック検波器は、前記特性パルス列
    間の測定された距離が予め定められた窓の外部に在る時
    は第１の状態にあり、前記測定された距離が該窓の内部
    に在る時は第２の状態にある制御信号用の制御出力を有
    し、前記制御出力は前記パルス長検波器及び丸め検波器
    に結合され、第１又は第２の状態に応じて検波器出力信
    号のうちの１つを選択的にアクティベートすることを特
    徴とする位相ロックループ。
  12. 【請求項１２】 集積回路内へ集積されていることを特
    徴とする請求項１ないし11のうちのいずれか１項に記載
    の位相ロックループ。
  13. 【請求項１３】 情報信号が可変長のデータ・パルス列
    によって表され、各データ・パルスは基本的な長さの単
    位の整数倍の長さを持つディジタル記録システム用の復
    号回路であって、該復号回路は、上記基本的な長さの単
    位に関連する周期を持つクロック信号をデータ・パルス
    から生成するために、請求項１ないし12のうちのいずれ
    か１項に記載の位相ロックループを有することを特徴と
    する復号回路。
JP31354292A 1991-11-25 1992-11-24 位相ロックループ及び復号回路 Expired - Fee Related JP3292521B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91203073 1991-11-25
NL91203073:1 1991-11-25

Publications (2)

Publication Number Publication Date
JPH05243991A JPH05243991A (ja) 1993-09-21
JP3292521B2 true JP3292521B2 (ja) 2002-06-17

Family

ID=8208030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31354292A Expired - Fee Related JP3292521B2 (ja) 1991-11-25 1992-11-24 位相ロックループ及び復号回路

Country Status (6)

Country Link
US (1) US5337335A (ja)
EP (1) EP0544358B1 (ja)
JP (1) JP3292521B2 (ja)
KR (1) KR100243622B1 (ja)
DE (1) DE69204144T2 (ja)
TW (1) TW225065B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0619653B1 (en) * 1993-04-05 1998-12-23 Koninklijke Philips Electronics N.V. Digital phase-locked loop
US5612981A (en) * 1994-02-15 1997-03-18 Philips Electronics North America Corporation Apparatus and methods for improving timing recovery of a system clock
US5692023A (en) * 1994-11-04 1997-11-25 Lsi Logic Corporation Phase locked loop including distributed phase correction pulses for reducing output ripple
US5477177A (en) * 1995-01-11 1995-12-19 National Semiconductor Corporation Phase error processor circuit with a comparator input swapping technique
US5808691A (en) * 1995-12-12 1998-09-15 Cirrus Logic, Inc. Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock
DE19546632A1 (de) * 1995-12-14 1997-06-19 Thomson Brandt Gmbh Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
FR2746232B1 (fr) * 1996-03-12 1998-05-29 Procede de reduction autonome des seuils d'acquisition et de poursuite des porteuses recues en orbites
JPH09246965A (ja) * 1996-03-14 1997-09-19 Nec Corp Ｐｌｌ周波数シンセサイザ
US5867533A (en) * 1996-08-14 1999-02-02 International Business Machines Corporation Digital delta mode carrier sense for a wireless LAN
US5727038A (en) * 1996-09-06 1998-03-10 Motorola, Inc. Phase locked loop using digital loop filter and digitally controlled oscillator
KR100213261B1 (ko) * 1996-10-31 1999-08-02 윤종용 위상동기루프의 주파수검출기
GB2321142B (en) * 1997-01-13 2001-03-28 Plessey Semiconductors Ltd Frequency control arrangement
US6330034B1 (en) * 1997-10-31 2001-12-11 Texas Instruments Incorporated Color phase-locked loop for video decoder
JP3094976B2 (ja) * 1997-11-19 2000-10-03 日本電気株式会社 同期回路
KR100318842B1 (ko) * 1998-11-26 2002-04-22 윤종용 디지털위상제어루프에서의주파수검출방법
US6389548B1 (en) * 1999-04-12 2002-05-14 Liam Bowles Pulse run-length measurement for HF data signal by dividing accumulated phase difference between first and second zero-crossings by single-cycle range using multiple cycle range sawtooth waveform
DE10033109C2 (de) * 2000-07-07 2002-06-20 Infineon Technologies Ag Taktsignalgenerator
US6987817B1 (en) * 2000-07-17 2006-01-17 Lsi Logic Corporation Digital clock recovery PLL
US7093151B1 (en) * 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US6785354B1 (en) * 2000-11-28 2004-08-31 Intel Corporation Lock detection system for use in high speed communication systems
US6609781B2 (en) * 2000-12-13 2003-08-26 Lexmark International, Inc. Printer system with encoder filtering arrangement and method for high frequency error reduction
US7430239B2 (en) * 2001-11-30 2008-09-30 Koninklijke Philips Electronics N.V. Bit-detection arrangement and apparatus for reproducing information
FR2833795B1 (fr) * 2001-12-18 2004-04-02 St Microelectronics Sa Procede et dispositif pour evaluer des longueurs de symboles sur un support d'enregistrement
US20030165208A1 (en) * 2002-03-04 2003-09-04 Andrew Carter Non-linear decision feedback phase locked loop filter
TW577992B (en) * 2002-05-20 2004-03-01 Mediatek Inc Jitter measuring method and apparatus
TWI239718B (en) * 2004-01-29 2005-09-11 Mediatek Inc Phase lock loop with higher resolution
US6944099B1 (en) 2004-06-10 2005-09-13 International Business Machines Corporation Precise time period measurement
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
TW200727591A (en) * 2006-01-06 2007-07-16 Realtek Semiconductor Corp Phase lock loop (PLL) for rapid lock-in
US7658114B1 (en) 2008-11-17 2010-02-09 General Electric Company Ultrasonic flow meter
US8422340B2 (en) * 2008-12-08 2013-04-16 General Electric Company Methods for determining the frequency or period of a signal
CN102484578A (zh) * 2009-05-29 2012-05-30 汤姆森特许公司 用于卫星系统的改进的同步检测和频率恢复

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590602A (en) * 1983-08-18 1986-05-20 General Signal Wide range clock recovery circuit
NL8303561A (nl) * 1983-10-17 1985-05-17 Philips Nv Geregelde oscillatorschakeling.
CA1284361C (en) * 1986-08-29 1991-05-21 Mitel Corporation Analog phase locked loop
FR2605162B1 (fr) * 1986-10-08 1988-12-02 Cit Alcatel Procede et dispositif d'aide a l'acquisition d'une boucle a verrouillage de phase
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
US4912729A (en) * 1988-05-16 1990-03-27 U.S. Philips Corporation Phase-locked-loop circuit and bit detection arrangement comprising such a phase-locked-loop circuit
JPH02124637A (ja) * 1988-11-02 1990-05-11 Nec Corp 同期検出回路
GB2235839B (en) * 1989-08-22 1993-06-16 Plessey Co Plc Phase detector

Also Published As

Publication number Publication date
DE69204144D1 (de) 1995-09-21
TW225065B (ja) 1994-06-11
US5337335A (en) 1994-08-09
JPH05243991A (ja) 1993-09-21
KR100243622B1 (ko) 2000-02-01
EP0544358B1 (en) 1995-08-16
EP0544358A1 (en) 1993-06-02
KR930011444A (ko) 1993-06-24
DE69204144T2 (de) 1996-03-21

Similar Documents

Publication Publication Date Title
JP3292521B2 (ja) 位相ロックループ及び復号回路
US6792063B1 (en) Frequency control/phase synchronizing circuit
US5451943A (en) Data recording method and data recording apparatus using a digital sum value of a coded signal
EP1918929A1 (en) Frequency and phase control apparatus and maximum likelihood decoder
US7315968B2 (en) Phase error determination method and digital phase-locked loop system
US6359949B1 (en) Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus
JP2005018843A (ja) デジタルｐｌｌ装置
KR860002215B1 (ko) Pll 회로의 인입 제어장치
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
JP3083221B2 (ja) ディジタル信号再生装置及びディジタル信号再生方法
JP3931021B2 (ja) フレーム番号検出装置
KR100524919B1 (ko) 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
JP3434421B2 (ja) 離散的な記録長で変調記録されたデジタル情報を再生する装置
JP4114251B2 (ja) 周波数制御装置
JPH04162263A (ja) 情報再生装置
JP3309498B2 (ja) ディジタルクロック再生装置
JP2800772B2 (ja) クロック抽出回路
EP1902444A1 (en) Demodulation of a sampling signal from a storage medium
JPH08221907A (ja) デジタルデータ処理回路
JPH1021654A (ja) デジタル情報再生装置及びデジタル情報再生方法
JPH0391336A (ja) Ｐｌｌ回路
JP2002334518A (ja) 情報記録再生装置
WO2008111725A1 (en) Data reproduction apparatus and method capable of determining level value of viterbi decoder, and recording medium having recorded thereof
JPS61284877A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees