KR100213261B1 - 위상동기루프의 주파수검출기 - Google Patents

위상동기루프의 주파수검출기 Download PDF

Info

Publication number
KR100213261B1
KR100213261B1 KR1019960051482A KR19960051482A KR100213261B1 KR 100213261 B1 KR100213261 B1 KR 100213261B1 KR 1019960051482 A KR1019960051482 A KR 1019960051482A KR 19960051482 A KR19960051482 A KR 19960051482A KR 100213261 B1 KR100213261 B1 KR 100213261B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
efm
period
frequency
Prior art date
Application number
KR1019960051482A
Other languages
English (en)
Other versions
KR19980031917A (ko
Inventor
김제국
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960051482A priority Critical patent/KR100213261B1/ko
Priority to JP9298377A priority patent/JPH1139807A/ja
Priority to US08/962,520 priority patent/US5889418A/en
Publication of KR19980031917A publication Critical patent/KR19980031917A/ko
Application granted granted Critical
Publication of KR100213261B1 publication Critical patent/KR100213261B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

컴팩트 디스크(compact disc)로부터 재생된 신호를 재생하기 위한 클록 신호를 발생하는 위상 동기 루프(phase locked loop)를 구성하는 제어 발진기의 발진 주파수를 제어하기 위한 주파수 에러 신호를 발생하는 주파수 검출기(frequenby detector)에 관한 것이다.
본 발명에 따른 주파수 검출기는 FD는 EFM신호의 상한 주파수에 상응하는 3T정보와 전압 제어 발진기의 발진 클록을 3분주한 결과를 비교하여 전압 제어 발진기의 발진 주파수를 높게 하도록 제어하고, EFM신호의 하한 주파수에 상응하는 11T정보와 전압 제어 발진기의 발진 클록을 11분주한 결과를 비교하여 VCO의 발진 주파수를 낮게 하도록 제어한다.

Description

위상 동기 루프의 주파수 검출기{Frequency detector of PLL}
본 발명은 위상 동기 루프(phase locked loop)에 관한 것으로서 더욱 상세하게는 위상 동기 루프를 구성하는 전압 제어 발진기의 발진 주파수를 제어하기 위한 주파수 에러 신호를 발생하는 주파수 검출기(frequenby detector)에 관한 것이다.
컴팩트 디스크(이하 CD라 함)로부터 재생된 EFM(Eight to Fourteen Modulation)신호를 재생하기 위해서는 EFM신호에 동기된 비트 클록이 필요하다. 이 비트 클록은 CD플레이어에 내장된 위상 동기 루프(이하 PLL이라 함)에 의해 발생된다. 주지하는 바와 같이 EFM신호의 주파수는 최소 반전 거리 Tmin(3T, 여기서 T는 클록 주기)에 상응하는 주파수부터 최대 반전 거리 Tmax(11T)에 상응하는 주파수까지 다양하게 존재한다.
기존의 비트 클록을 발생하기 위한 PLL은, VCO의 발진 주파수 제어를 간단하게 하기 위하여, Tmax 정보 구간에서 VCO에서 발생된 클록의 갯수를 계수하는 카운트 방식을 사용하였다.
즉, 11T정보가 발생하는 구간에서의 VCO클록수를 카운트한 계수값과 VCO가 정상적으로 동작할 때의 정규계수치와의 차이에 의해 VCO의 발진주파수를 제어하였다.
이러한 카운트 방식은 적정한 정도의 에러 크기 판별을 달성하기 위해 EFM신호의 주기 T에 상응하는 주파수보다 수 배나 높은 주파수로 발진하는 VCO를 필요로 한다.
그러나, 발진 주파수가 높은 VCO를 집적 회로로 구현하는 것이 어렵고, VCO의 발진 특성이 제어 전압에 대해 선형적인 관계를 가지는 것이 아니기 때문에 높은 주파수가 될 수록 정밀한 보정이 필요하다는 문제점이 있다.
더욱이, EFM신호의 주파수는 컴팩트 디스크의 재생 속도에 따라 증가하기 때문에 고배속의 CD플레이어일 수록 더 높은 주파수로 발진하는 VCO를 필요로 한다는 문제점이 있다.
또한, Tmax정보는 프레임(=588T)당 한번씩 발생되는 것이기 때문에 카운트 방식은 기본적으로 간헐적 제어 방식다. 따라서, 가변속 재생 동작과 같이 EFM신호의 주파수가 빠르게 변동하는 경우에는 VCO의 발진 주파수가 EFM주파수의 변동에 따라 추종하는 속도가 느려지는 등의 문제점이 있다.
본 발명은 상기의 문제점들의 적어도 일부를 해결하기 위하여 창출된 것으로서 EFM신호의 주파수에 상응하는 발진 주파수를 가지는 VCO를 적용할 수 있는 주파수 검출기를 제공하는 것을 그 목적으로 한다.
도 1은 본 발명에 따른 주파수 검출기의 구성을 보이는 블록도이다.
도 2는 도 1에 도시된 장치의 동작을 설명하기 위한 파형도이다.
도 3은 도 1에 도시된 제1펄스 발생기의 상세한 구성을 보이는 블록도이다.
도 4는 도 3에 도시된 장치의 동작을 설명하기 위한 파형도이다.
도 5는 도 1에 도시된 제2펄스 발생기(12)의 상세한 구성을 보이는 블록도이다.
도 6은 도 5에 도시된 장치의 동작을 설명하기 위한 파형도이다.
도 7은 도 1에 도시된 제3펄스 발생기의 상세한 구성을 보이는 블록도이다.
도 8은 도 7에 도시된 장치의 동작을 설명하기 위한 파형도이다.
도 9는 도 1에 도시된 컴퍼레이터의 상세한 구성을 보이는 블록도이다.
도 10은 도 9에 도시된 장치의 동작을 설명하기 위한 파형도이다.
도 11은 도 1에 도시된 제1UP신호 발생기의 상세한 구성을 보이는 블록도이다.
도 12는 도 1에 도시된 제2UP신호 발생기의 상세한 구성을 보이는 블록도이다.
도 13은 도 1에 도시된 DOWN신호 발생기의 상세한 구성을 보이는 블록도이다.
도 14는 도 1에 도시된 차지 펌프 제어기의 상세한 구성을 보이는 블록도이다.
도 15는 도 1에 도시된 엣지 선택기의 상세한 구성을 보이는 블록도이다.
도 16은 도 11에 도시된 장치의 동작을 보이는 파형도이다.
도 17은 도 12에 도시된 장치의 동작을 보이는 파형도이다.
도 18은 도 13에 도시된 장치의 동작을 보이는 파형도이다.
도 19는 차지 펌프의 기본적인 구성을 보이는 회로도이다.
상기의 목적을 달성하는 본 발명에 따른 주파수 검출기는
EFM신호와 PLL를 구성하는 전압 제어 발진기에서 발진된 발진 클록과의 주파수 오차를 검출하여 상기 전압 제어 발진기의 발진 주파수를 제어하는 제어 신호를 발생하는 주파수 검출기에 있어서,
EFM신호의 상승 엣지에서 트리거되어 3Tvco(여기서 Tvco는 VCO에서 발진된 클록의 주기)의 지속기간을 가지는 제1펄스 신호를 발생하는 제1펄스 발생 수단;
EFM신호의 상승 엣지에서 트리거되어 최대 11Tvco의 지속기간을 가지며 지속 기간중 EFM신호의 상태가 변동되면 리세트되는 제3펄스 신호를 발생하는 제3펄스 발생 수단;
EFM신호, 제1펄스 신호 그리고 제3펄스 신호를 입력하여 3T의 EFM신호의 주기가 제1펄스 신호의 주기보다 짧은 구간을 나타내는 제1제어 신호와 11T의 EFM신호의 주기가 제3펄스 신호의 주기보다 긴 구간을 나타내는 제4제어 신호를 각각 발생하는 컴퍼레이터 수단;
EFM신호, 제1펄스 신호 그리고 제1제어 신호를 입력하여 3T의 EFM신호의 주기가 제1펄스 신호의 주기보다 짧은 구간에서 상기 전압 제어 발진기의 발진 주파수가 높아지도록 작용하는 제1UP신호를 발생하는 제1UP신호 발생기; 및
EFM신호, 제3펄스 신호 그리고 제4제어 신호를 입력하여 11T의 EFM신호의 주기가 제3펄스 신호의 주기보다 긴 구간에서 상기 전압 제어 발진기의 발진 주파수가 낮아지도록 작용하는 DOWN신호를 발생하는 DOWN신호 발생기를 포함함을 특징으로 한다.
여기서, 본원 발명의 장치는 EFM신호의 상승 엣지에서 트리거되어 최대 4Tvco의 지속기간을 가지며 지속 기간중 EFM신호의 상태가 변동되거나 리세트 신호가 인가되면 리세트되는 제2펄스 신호를 발생하는 제2펄스 발생 수단;
EFM신호, 제1펄스 신호, 제2펄스 신호, 제2제어 신호 그리고 제3제어 신호를 입력하여 4T의 EFM신호의 주기가 제2펄스 신호의 주기보다 짧은 구간에서 상기 전압 제어 발진기의 발진 주파수가 높아지도록 작용하는 제어 신호로서 인가되는 제2UP신호와 제2제어 신호와 제3제어 신호가 모두 하이 레벨인 경우에 리세트 신호를 발생하는 제2UP신호 발생기;
제1UP신호와 제2UP신호를 오아 연산하여 상기 PLL의 발진 주파수가 높아지도록 작용하는 제어 신호로서 인가하는 오아게이트를 더 구비하고,
상기 컴퍼레이터 수단은 EFM신호와 제2펄스 신호를 더 입력하여
4T의 EFM신호의 주기가 제2펄스 신호의 주기보다 긴 구간을 나타내는 제2제어 신호와 4T의 EFM신호의 주기가 제2펄스 신호의 주기보다 짧은 구간을 나타내는 제3제어 신호를 각각 더 발생하느 것이 바람직하다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명에 따른 주파수 검출기(Frequency Detector; 이하 FD라 함)의 구성을 보이는 블록도이다. 도 1에 도시된 장치는 제1펄스 발생기(10), 제2펄스 발생기(12), 제3펄스 발생기(14), 콤퍼레이터(16), 제1 UP신호 발생기(18), 제2 UP신호 발생기(20), DOWN신호 발생기(22), 차지 펌프 제어기(24), 엣지 선택기(26)를 구비한다.
제1펄스 발생기(10)는 EFM신호의 상승 엣지에서 시작하여 3Tvoc(여기서 Tvco는 VCO 발진 주기)동안 지속되는 즉, VCO를 3분주한 제1펄스 신호(FD3)를 발생한다.
제2펄스 발생기(12)는 EFM신호의 상승 엣지에서 시작하여 최대 4Tvco동안 지속되며 이 동안에 EFM신호의 레벨이 바뀌거나 그의 리세트 단자에 인가되는 리세트신호(RESET)가 인가되면 리세트되는 제2펄스 신호(FD4)를 발생한다.
제3펄스 발생기(14)는 EFM신호의 상승 엣지에서 시작하여 최대 11Tvco동안 지속되며 이 동안에 EFM신호의 레벨이 바뀌면 리세트되는 제3펄스 신호(FD11)를 발생한다.
여기서, 각각의 펄스 발생기(10, 12, 14)는 반드시 EFM신호의 상승 엣지에서 동작을 개시하여야만 하는 것은 아니다. 왜냐하면 3T, 4T 그리고 11T의 정보 구간은 EFM신호의 하이 레벨에서도 발생할 수 있고, 로우 레벨에서도 발생할 수 있기 때문이다.
콤퍼레이터(16)는 EFM신호와 제1펄스 신호(FD3) 내지 제3펄스 신호(FD11)를 비교하고 그 결과를 제1제어 신호(3s) 내지 제4제어 신호(11s)로서 출력한다. 콤퍼레이터(16)는 제1펄스 신호(FD3)가 하이 레벨이고 EFM신호가 로우 레벨인 구간을 나타내는 제1제어 신호(3s), 제2펄스 신호(FD4)가 로우 레벨이고 EFM신호가 하이 레벨인 구간을 나타내는 제2제어신호(4b), 제2펄스 신호(FD4)가 하이 레벨이고 EFM신호가 로우 레벨인 구간을 나타내는 제3제어신호(4s) 그리고 제3펄스 신호(FD11)가 로우 레벨이고 EFM신호가 하이 레벨인 구간을 나타내는 제4제어신호(11s)를 출력한다.
여기서, 제1제어 신호(3s)는 3T의 EFM신호의 주기가 제1펄스 신호(FD3)의 주기보다 짧은 구간을 나타내게 되고, 제2제어 신호는 4T의 EFM신호의 주기가 제2펄스 신호(FD4)의 주기보다 긴 구간을 나타내게 되고, 제3제어 신호는 4T의 EFM신호의 주기가 제2펄스 신호(FD4)의 주기보다 짧은 구간을 나타내게 되며, 그리고 제4제어 신호는 11T의 EFM신호의 주기가 제3펄스 신호(FD11)의 주기보다 긴 구간을 나타내게 된다.
제1UP신호 발생기는(18)는 EFM신호, 제1제어 신호(3s) 그리고 제1펄스 신호(FD3)를 입력하고, EFM신호가 로우레벨이고 제1펄스 신호(FD3)가 하이 레벨인 구간에서 즉, 제1펄스 신호(FD3)의 주기가 3T의 EFM신호의 주기보다 긴 경우에 전압 제어 발진기의 발진주파수를 높이도록 작동하는 제1UP신호(3TUP)를 발생한다.
제2UP신호 발생기(20)는 EFM신호가 로우레벨이고 제2펄스 신호(FD4)가 하이 레벨인 구간에서 즉, 제2펄스 신호(FD4)의 주기가 4T의 EFM신호의 주기보다 큰 경우에 전압 제어 발진기의 발진주파수를 높이도록 작용하는 제2UP신호(4TUP)를 발생한다.
DOWN신호 발생기(22)는 EFM신호가 하이 레벨이고 제3펄스 신호(FD11)가 로우 레벨인 구간 즉, 제3펄스 신호(FD11)의 주기가 11T의 EFM신호의 주기보다 작은 구간에서 전압 제어 발진기의 발진 주파수를 낮추도록 작용하는 DOWN신호(11TDOWN)를 발생한다.
차지 펌프 제어기(24)는 제1UP신호(3TUP), 제2UP신호(4TUP), DOWN신호(11TDOWN)신호에 따라 전압 제어 발진기의 제어 전압을 발생하는 차지 펌프(미도시)에 인가되는 신호들(34UPC, 11DOWNC)을 발생한다. 여기서, 34UPC신호는 차지 펌프의 충전 전압이 높아지도록(전압 제어 발진기의 발진 주파수가 높아지도록) 작용하는 신호이고, 11DOWNC신호는 반대로 차지 펌프의 충전 전압이 낮아지도록(전압 제어 발진기의 발진 주파수가 낮아지도록) 작용하는 신호이다.
도 2는 도 1에 도시된 장치의 동작을 설명하기 위한 파형도이다. 도 2의 최상측에 도시된 신호는 EFM신호이고, 두 번째로 도시된 신호는 제3펄스 신호이고, 세 번째로 도시된 신호는 제1펄스 신호이고, 네 번째로 도시된 신호는 제2펄스 신호이다. 다섯 번째 도시된 신호는 VCO클록이고, 여섯 번째 도시된 신호는 11DOWNC신호이고, 일곱 번째 도시된 신호는 34TUP신호이다.
도 2에서 A로 도시된 구간은 11T의 EFM신호가 제3펄스 신호(FD11)보다 긴 구간이고, B와 D로 도시된 구간은 3T의 EFM신호가 제1펄스 신호(FD3)보다 짧은 구간이고, C로 도시된 구간은 4T의 EFM신호가 제2펄스 신호(FD4)보다 짧은 구간이다.
A구간은 EFM의 11T정보 구간이 VCO를 11분주한 구간보다 크므로 VCO의 발진주파수가 낮아지도록 제어되어야 하고, B와 D구간은 EFM의 3T정보 구간이 VCO의 3분주 구간보다 작으므로 VCO의 발진 주파수가 높아지도록 제어되어야 한다.
도 1에 도시된 주파수 검출기는 EFM의 3T정보구간이 VCO의 3분주구간보다 작거나 EFM의 11T정보 구간이 VCO의 11분주 구간보다 큰 때에만 VCO의 주파수를 제어한다. 그외의 경우에는 전하 펌프 제어기(24)로부터의 제어 신호들(34UPC, 11DOWNC)은 출력되지 않는다.
도 3은 도 1에 도시된 제1펄스 발생기(10)의 상세한 구성을 보이는 블록도이다. 제1펄스 발생기(10)는 EFM신호의 상승 엣지에서 시작하여 3개의 VCO클록에 해당하는 지속기간을 가지는 제1펄스 신호(FD3)를 출력한다.
도 4는 도 3에 도시된 장치의 동작을 설명하기 위한 파형도이다. 도 4에 있어서 최상측에 도시된 파형은 전압 제어 발진기의 발진 신호(VCO)이고, 두 번째로 로시된 파형은 제1펄스 신호(FD3)이고 그리고 세 번째로 도시된 파형은 EFM신호이다. 도 4에 있어서 제1제어 신호가 하이레벨이고 EFM신호가 로우 레벨인 B구간이 제어 대상이 된다.
도 5는 도 1에 도시된 제2펄스 발생기(12)의 상세한 구성을 보이는 블록도이다. 제2펄스 발생기(12)는 EFM신호의 상승 엣지에서 시작하여 최대 4개의 VCO 클록에 해당하는 지속기간을 가지는 제2펄스 신호(FD4)를 출력한다.
제2펄스 발생기(12)는 제1펄스 발생기(10)와는 달리 4개의 VCO클록에 해당하는 지속기간에 EFM신호가 하강되거나 리세트 신호(RESET)가 인가되면 하강되는 제2펄스 신호(FD4)를 발생한다.
도 6은 도 5에 도시된 장치의 동작을 설명하기 위한 파형도이다.
최상측에 도시된 파형은 VCO이고, 두 번째로 로시된 파형은 제2펄스 신호(FD4)이고, 세 번째로 도시된 파형은 리세트(RESET)신호이고 그리고 네 번째로 도시된 파형은 EFM신호이다. 도 4에 있어서 제2제어 신호(FD4)가 하이 레벨이고 EFM신호가 로우 레벨인 C구간이 제어 대상이 된다.
또한, 4개의 VCO클록에 해당하는 지속기간에 EFM신호가 하강되거나 리세트 신호가 인가될 때 제2펄스 신호(FD4)가 리세트됨을 알 수 있다.
도 7은 도 1에 도시된 제3펄스 발생기(14)의 상세한 구성을 보이는 블록도이다. 제3펄스 발생기(14)는 EFM신호의 상승 엣지에서 시작하여 최대 11개의 VCO 클록에 해당하는 지속기간을 가지는 제3펄스신호(FD11)를 출력한다.
제3펄스 발생기(14)는 11개의 VCO클록에 해당하는 지속기간 중에 EFM신호가 하강되면 같이 리세트되는 제3펄스신호(FD11)를 발생한다.
도 8은 도 7에 도시된 장치의 동작을 설명하기 위한 파형도이다. 도 8에 있어서 최상측에 도시된 파형은 VCO이고, 두 번째로 로시된 파형은 제3펄스 신호(FD11)이고 그리고 세 번째로 도시된 파형은 EFM신호이다. 도 8에 있어서 제3제어 신호가 로우 레벨이고 EFM신호가 하이 레벨인 A구간이 제어 대상이 된다.
도 9는 도 1에 도시된 컴퍼레이터(16)의 상세한 구성을 보이는 회로도이다.
컴퍼레이터(16)는 EFM신호와 제1펄스신호(FD3) 내지 제3펄스신호(FD11)를 입력하고, EFM신호와 제1펄스신호(FD3), EFM신호와 제2펄스신호(FD4), EFM신호와 제3펄스신호(FD11)를 비교한 결과를 제1제어 신호(3s) 내지 제4제어 신호(11b)로서 각각 출력한다.
여기서 제1제어 신호(3s)는 EFM신호가 로우 레벨이고, 제1펄스 신호(FD3)가 하이 레벨인 경우에 발생되는 신호이고, 제2제어 신호(4b)는 EFM신호가 하이 레벨이고 제2펄스 신호(FD4)가 로우 레벨인 경우에 발생되는 신호이고, 제3제어 신호(4s)는 EFM신호가 로우 레벨이고 제2펄스 신호(FD4)가 하이레벨인 경우에 발생되는 신호이고 그리고 제4제어 신호(11b)는 EFM신호가 하이레벨이고 제3펄스 신호(FD11)가 로우레벨인 경우에 발생되는 신호이다.
도 10은 도 9에 도시된 장치의 동작을 설명하기 위한 파형도이다. 도 10에 있어서 최상측에 도시된 것은 EFM신호의 파형이고, 두 번째로 도시된 것은 제3펄스 신호(FD11)의 파형이고, 세 번째로 도시된 것은 제1펄스 신호(FD3)의 파형이고, 네 번째로 도시된 것은 제2펄스 신호(FD4)의 파형이고, 다섯 번째로 도시된 것은 제1제어 신호(3s)의 파형이고, 여섯 번째로 도시된 것은 제2제어 신호(4b)의 파형이고, 일곱 번째로 도시된 것은 제3제어 신호(4s)의 파형이고 그리고 여덟 번째로 도시된 것은 제4제어 신호(11b)의 파형이다.
도 11은 도 1에 도시된 제1UP신호 발생기(18)의 상세한 구성을 보이는 블록도이다. 제1UP신호 발생기(18)는 EFM신호, 제1펄스 신호(FD3) 그리고 제1제어 신호(3s)를 입력하여 EFM신호가 로우 레벨이고, 제1펄스 신호(FD3)가 하이 레벨인 경우에 3TUP신호를 발생한다.
익스클루시브 오아 게이트(180)는 EFM신호와 제1펄스 신호(FD3)의 레벨이 서로 일치되지 않는 구간(차신호)들을 검출하고, 앤드게이트(182)는 제1제어 신호(3s)에 의해 EFM신호가 로우 레벨이고, 제1펄스 신호(FD3)가 하이 레벨인 경우의 차신호만 선별적으로 출력되게 한다.
도 16은 도 11에 도시된 장치의 동작을 보이는 파형도이다. 도 16에 있어서 최상측에 도시된 파형은 EFM신호이고, 두 번째로 도시된 파형은 제1펄스 신호(FD3)이고, 세 번째로 도시된 파형은 제1제어 신호(3s)이고, 그리고 네 번째로 도시된 파형은 3TUP신호이다.
도 11에 도시된 제1업신호 발생기에서 익스클로시브 오아 게이트(180)에 의해 EFM신호와 제1펄스 신호(FD3)의 레벨이 다른 구간이 검출되지만 이 구간은 EFM신호의 주기가 FD3의 주기보다 짧은 경우 및 긴 경우의 두 가지가 있을 수 있으므로 이들 중에서 EFM 신호의 주기가 FD3의 주기보다 짧은 경우만을 검출하기 위해서 제1제어 신호가 사용된다.
도 12는 도 1에 도시된 제2UP신호 발생기(20)의 상세한 구성을 보이는 블록도이다.
제2UP 신호 발생기(20)는 EFM신호, 제2펄스 신호(FD4), 제1제어 신호(3s) 그리고 제3제어 신호(4s)들을 입력하여 EFM신호가 로우 레벨이고, 제2펄스 신호(FD4)가 하이 레벨인 경우에 발생되는 4TUP신호와 제1제어 신호(3s)와 제3제어 신호(4s)의 레벨이 모두 하이 레벨인 구간에 발생되는 RESET신호를 발생한다.
익스클루시브 오아 게이트(200)는 EFM신호와 제2펄스 신호(FD4)의 레벨이 서로 일치되지 않는 구간(차신호)들을 검출하고, 앤드게이트(202)는 제3제어 신호(4s)에 의해 EFM신호가 로우 레벨이고, 제2펄스 신호가 하이 레벨인 경우의 차신호만 선별적으로 출력되게 한다. 다른 앤드게이트(204)는 제1제어 신호(3s)가 하이 레벨이고 제3제어 신호(4s)의 레벨이 모두 하이 레벨일 때 RESET신호를 발생한다.
RESET신호는 도 1에 도시된 제2펄스 발생기(12)에 인가되어 제2펄스 신호(FD4)를 리세트시킨다.
도 17은 도 12에 도시된 장치의 동작을 보이는 파형도이다. 도 17에 있어서 최상측에 도시된 파형은 EFM신호이고, 두 번째로 도시된 파형은 제2펄스 신호(FD4)이고, 세 번째로 도시된 파형은 제3제어 신호(4s)이고, 그리고 네 번째로 도시된 파형은 4TUP신호이다.
도 12에 도시된 제2업신호 발생기에서 익스클로시브 오아 게이트(202)에 의해 EFM신호와 제2펄스 신호(FD4)의 레벨이 다른 구간이 검출되지만 이 구간은 EFM신호의 주기가 FD4의 주기보다 짧은 경우 및 긴 경우의 두 가지가 있을 수 있으므로 이들 중에서 EFM 신호의 주기가 FD3의 주기보다 짧은 경우만을 검출하기 위해서 제3제어 신호가 사용된다.
제2펄스 발생기(12)는 EFM신호에서 3T정보가 존재하지 않을 경우에 제1펄스 발생기(10)를 보완하기 위하여 설치된 것이다. EFM신호에서 11T정보는 프레임마다 반드시 하나씩 존재하지만 3T정보는 없을 수도 있다. 따라서, 3T정보가 없을 경우에는 다른 정보에 의해 VCO의 발진 주파수를 제어할 필요가 있다. 본 발명에서는 3T정보가 없을 경우에는 4T정보로서 VCO의 발진 주파수를 제어하도록 한다. 여기서, 반드시 4T정보를 사용할 필요은 없고 5T나 6T를 사용하여도 무방하다.
이 경우 3T정보와 4T정보가 모두 존재하는 경우에는 제어 동작을 일원화하기 위하여 4T정보에 의해서는 동작하지 않도록 하는 것이 좋다. 3T정보와 4T정보가 모두 존재하는 경우는 제1제어 신호(3s)와 제3제어 신호(4s)가 모두 하이 레벨인 경우이다. 따라서, 제1제어 신호(3s)와 제3제어 신호(4s)가 모두 하이 레벨인 경우에는 제2펄스 신호(FD4)를 리세트시켜준다.
도 13은 도 1에 도시된 DOWN신호 발생기(22)의 상세한 구성을 보이는 블록도이다. 11DOWN신호 발생기(22)는 EFM신호, 제3펄스 신호 그리고 제4제어 신호를 입력하여 EFM신호가 하이 레벨이고, 제3펄스 신호(FD11)가 로우 레벨인 경우에 11TDOWN신호를 발생한다.
익스클루시브 오아 게이트(240)는 EFM신호와 제3펄스 신호(FD11)의 레벨이 서로 일치되지 않는 구간(차신호)들을 검출하고, 앤드게이트(222)는 제4제어 신호에 의해 EFM신호가 하이 레벨이고, 제3펄스 신호가 로우 레벨인 경우의 차신호만 선별적으로 출력되게 한다.
도 18은 도 13에 도시된 장치의 동작을 보이는 파형도이다. 도 18에 있어서 최상측에 도시된 파형은 EFM신호이고, 두 번째로 도시된 파형은 제3펄스 신호(FD11)이고, 세 번째로 도시된 파형은 제4제어 신호(11b)이고, 그리고 네 번째로 도시된 파형은 11TDOWN신호이다.
도 13에 도시된 제2업신호 발생기에서 익스클로시브 오아 게이트(220)에 의해 EFM신호와 제3펄스 신호(FD11)의 레벨이 다른 구간이 검출되지만 이 구간은 EFM신호의 주기가 FD11의 주기보다 짧은 경우 및 긴 경우의 두 가지가 있을 수 있으므로 이들 중에서 EFM 신호의 주기가 FD11의 주기보다 긴 경우만을 검출하기 위해서 제4제어 신호가 사용된다.
도 14는 도 1에 도시된 차지 펌프 제어기(24)의 상세한 구성을 보이는 블록도이다. 차지 펌프 제어기(24)는 3TUP, 4TUP 그리고 11TDOWN신호를 입력하여, 3TUP 신호와 4TUP신호를 오아연산할 결과를 34UP신호로 출력하고, 11TDOWN신호의 글리치(glich)성분을 제어하여 출력한다.
오아게이트(240)는 3TUP 신호와 4TUP신호를 오아연산할 결과를 34UP신호로 출력한다. VCO의 하한 발진 주파수는 3TUP 신호나 4TUP신호 중의 하나에 의해 제어되면 되므로 이들을 오아 연산하여 VCO의 발진 주파수를 제어하는 차지 펌프에 인가되어 그의 발진 주파수를 상승시키는 작용을 하는 34UP신호로서 출력한다.
글리치 제거부(242)는 11TDOWN신호에 포함될 수 있는 글리치 성분을 제어하여 차지 펌프이 동작이 안정화될 수 있게 한다.
여기서, 3TUP 및 4UP신호와 11DOWN 신호의 해상도가 다르기 때문에 3UP신호 및 4TUP신호의 감도는 11TDOWN신호의 그것보다 각각 11/3과 11/4정도 크게 한다.
도 19은 34TUP 신호 및 11TDOWN 신호에 의해 동작하는 차지 펌프의 기본적 구성을 보이는 회로도이다.
도 19에 도시된 차지 펌프는 정전류원으로부터 발생된 전하를 캐패시터에 충전시키거나 캐패시터에 충전된 전하를 방전시킴에 의해 캐패시터의 충전 전압을 제어하도록 되어 있다.
즉, EFM의 주기가 VCO의 주기보다 짧을 때는 차지 펌프의 캐패시터 충전 전압이 상승하도록 (전압 제어 발진기의 발진 주파수가 높아지도록) 34TUP 신호를 인가하고, 반대의 경우에는 캐패시터 충전 전압이 하강하도록(전압 제어 발진기의 발진 주파수가 낮아지도록) 11TDOWN 신호를 인가한다.
도 15는 도 1에 도시된 엣지 선택기의 상세한 구성을 보이는 블록도이다.
엣지 선택기(26)는 EFM신호의 상승 엣지에서 제1펄스 발생기(10) 내지 제3펄스 발생기(14)의 동작이 빨리 추종할 수 있게 하는 역할을 수행한다. 제1펄스 발생기(10) 내지 제3펄스 발생기(14)가 EFM의 상승 엣지에서 트리거되고 VCO클록의 상승 엣지를 카운트하여 분주 동작을 수행하는 것으로 설계된다면 EFM의 상승 엣지에서 VCO클록이 하강되는 경우에는 VCO클록의 주기의 절반만큼 제1펄스 발생기(10) 내지 제3펄스 발생기(14)의 분주 동작이 지연되는 결과를 초래한다. 따라서, 이를 방지하기 위해서는 EFM의 상승 엣지에서 VCO클록이 하강되는 경우에도 즉시 응답할 수 있게 하는 겻이 필요하다.
인버터(260)는 VCO클록을 반전시킨다. 인버터(260)의 입력측에 인가되는 VCO믈록과 출력측에서 제공되는 반전된 VCO클록은 선택기(262)에 인가된다. 선택기(262)는 선택신호(SELECT)에 의해 VCO클록 혹은 반전된 VCO클록 중의 하나를 선택하여 출력한다.
인버터(260)의 출력측에서 제공되는 반전된 VCO클록은 D플립플롭(264)의 D입력단자에 제공된다. D플립플롭(264)는 그의 클록 단자에 제공되는 EFM신호의 상승 엣지에서 D입력 단자에 인가된 상태를 래치하고 래치된 상태는 Q출력 단자를 통하여 선택 신호(SELECT)로서 출력된다. 따라서, EFM의 상승 엣지에서 VCO클록이 하이 레벨인 경우에는 선택 신호가 하이레벨이 되고, 선택기는 반전된 VCO클록을 선택하여 출력한다. 그 결과 제1펄스 발생기(10) 내지 제3펄스 발생기(14)의 동작은 VCO의 하강 엣지에 동기된다.
반대로, EFM의 상승 엣지에서 VCO클록이 로우 레벨인 경우에는 선택 신호가 로우레벨이 되고, 선택기는 VCO클록을 선택하여 출력한다. 그 결과 제1펄스 발생기(10) 내지 제3펄스 발생기(14)의 동작은 VCO의 상승 엣지에 동기된다.
상술한 바와 같이 본 발명에 따른 FD는 EFM신호의 상한 주파수에 상응하는 3T정보와 VCO의 발진 클록을 3분주한 결과를 비교하여 VCO의 발진 주파수를 낮추도록 제어하고, EFM신호의 하한 주파수에 상응하는 11T정보와 VCO의 발진 클록을 11분주한 결과를 비교하여 VCO의 발진 주파수를 높게하도록 제어함으로써 EFM신호의 주파수에 상응하는 발진 주파수를 가지는 VCO를 사용할 수 있게 하는 효과를 갖는다.
또한, 프레임마다 한 번씩 발생되는 11T정보와 수시로 발생될 수 있는 3T정보를 사용함으로써 가변속 재생시에도 VCO의 발진 주파수가 EFM신호의 주파수 변동에 신속하게 추종할 수 있게하는 효과도 있다.
또한, 3T정보가 없을 경우에는 4T정보를 사용하여 제어하도록 함으로써 제어 동작의 안정성을 확보하는 이점이 있다.
또한, 3T정보와 VCO클록을 3분주한 결과에 의해 VCO의 발진 주파수를 높이도록 제어하고, 11T정보와 VCO클록을 11분주한 결과에 의해 VCO의 발진 주파수를 낮추도록 제어하는 것도 가능하다.
상술한 실시예에 있어서 CD플레이어를 위한 PLL에 적용된 경우에 대하여 설명하였지만 본 발명의 FD는 DVD에도 적용될 수 있음을 주지하여야 한다. DVD에서의 EFM신호는 3T - 11T, 그리고 14T정보를 가진다. 여기서 14T정보는 프레임 동기 신호에 포함되어 있다. 따라서, 11T정보 대신에 14T정보를 사용하여 VCO의 발진 주파수를 제어하도록 함으로써 본 발명의 주파수 검출기는 DVD에도 충분히 대응할 수 있다.

Claims (5)

  1. EFM신호와 PLL를 구성하는 전압 제어 발진기에서 발진된 발진 클록과의 주파수 오차를 검출하여 상기 전압 제어 발진기의 발진 주파수를 제어하는 제어 신호를 발생하는 주파수 검출기에 있어서,
    EFM신호의 상승 엣지에서 트리거되어 3Tvco(여기서 Tvco는 VCO에서 발진된 클록의 주기)의 지속기간을 가지는 제1펄스 신호를 발생하는 제1펄스 발생 수단;
    EFM신호의 상승 엣지에서 트리거되어 최대 11Tvco의 지속기간을 가지며 지속 기간중 EFM신호의 상태가 변동되면 리세트되는 제3펄스 신호를 발생하는 제3펄스 발생 수단;
    EFM신호, 제1펄스 신호 그리고 제3펄스 신호를 입력하여 3T의 EFM신호의 주기가 제1펄스 신호의 주기보다 짧은 구간을 나타내는 제1제어 신호와 11T의 EFM신호의 주기가 제3펄스 신호의 주기보다 긴 구간을 나타내는 제4제어 신호를 각각 발생하는 컴퍼레이터 수단;
    EFM신호, 제1펄스 신호 그리고 제1제어 신호를 입력하여 3T의 EFM신호의 주기가 제1펄스 신호의 주기보다 짧은 구간에서 상기 전압 제어 발진기의 발진 주파수가 높아지도록 작용하는 제1UP신호를 발생하는 제1UP신호 발생기; 및
    EFM신호, 제3펄스 신호 그리고 제4제어 신호를 입력하여 11T의 EFM신호의 주기가 제3펄스 신호의 주기보다 긴 구간에서 상기 전압 제어 발진기의 발진 주파수가 낮아지도록 작용하는 DOWN신호를 발생하는 DOWN신호 발생기를 포함함을 특징으로 하는 주파수 검출기
  2. 제1항에 있어서,
    DOWN신호에 포함된 글리치 성분을 제거하는 글리치 제거기를 더 구비함을 특징으로 하는 주파수 검출기
  3. 제1항에 있어서,
    EFM신호의 상승 엣지에서 전압 제어 발진기의 발진 클록이 하이 레벨이면 발진 클록을 반전시켜 상기 제1펄스 발생기 및 제3펄스 발생기에 제공하고, EFM신호의 상승엣지에서 전압 제어 발진기의 발진 클록이 로우레벨이면 발진 클록을 상기 제1펄스 발생기 및 제3펄스 발생기에 제공하는 엣지 선택 수단을 더 구비함을 특징으로 하는 주파수 검출기.
  4. 제1항에 있어서,
    EFM신호의 상승 엣지에서 트리거되어 최대 4Tvco의 지속기간을 가지며 지속 기간중 EFM신호의 상태가 변동되거나 리세트 신호가 인가되면 리세트되는 제2펄스 신호를 발생하는 제2펄스 발생 수단;
    EFM신호, 제1펄스 신호, 제2펄스 신호, 제2제어 신호 그리고 제3제어 신호를 입력하여 4T의 EFM신호의 주기가 제2펄스 신호의 주기보다 짧은 구간에서 상기 전압 제어 발진기의 발진 주파수가 높아지도록 작용하는 제어 신호로서 인가되는 제2UP신호와 제2제어 신호와 제3제어 신호가 모두 하이 레벨인 경우에 리세트 신호를 발생하는 제2UP신호 발생기; 및
    제1UP신호와 제2UP신호를 오아 연산하여 상기 PLL의 발진 주파수가 높아지도록 작용하는 제어 신호로서 인가하는 오아게이트를 더 구비하고,
    상기 컴퍼레이터 수단은 EFM신호와 제2펄스 신호를 더 입력하여
    4T의 EFM신호의 주기가 제2펄스 신호의 주기보다 긴 구간을 나타내는 제2제어 신호와 4T의 EFM신호의 주기가 제2펄스 신호의 주기보다 짧은 구간을 나타내는 제3제어 신호를 각각 더 발생함을 특징으로 하는 주파수 검출기.
  5. 제4항에 있어서,
    상기 엣지 선택 수단은 EFM신호의 상승 엣지에서 VCO클록이 하이 레벨이면 VCO클록을 반전시켜 상기 제1펄스 발생기 내지 제3펄스 발생기에 제공하고, EFM신호의 상승엣지에서 VCO클록이 로우레벨이면 VCO클록을 상기 제1펄스 발생기 내지 제3펄스 발생기에 제공함을 특징으로 하는 주파수 검출기.
KR1019960051482A 1996-10-31 1996-10-31 위상동기루프의 주파수검출기 KR100213261B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960051482A KR100213261B1 (ko) 1996-10-31 1996-10-31 위상동기루프의 주파수검출기
JP9298377A JPH1139807A (ja) 1996-10-31 1997-10-30 位相同期ループの周波数検出器
US08/962,520 US5889418A (en) 1996-10-31 1997-10-31 Frequency detector of phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051482A KR100213261B1 (ko) 1996-10-31 1996-10-31 위상동기루프의 주파수검출기

Publications (2)

Publication Number Publication Date
KR19980031917A KR19980031917A (ko) 1998-07-25
KR100213261B1 true KR100213261B1 (ko) 1999-08-02

Family

ID=19480520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051482A KR100213261B1 (ko) 1996-10-31 1996-10-31 위상동기루프의 주파수검출기

Country Status (3)

Country Link
US (1) US5889418A (ko)
JP (1) JPH1139807A (ko)
KR (1) KR100213261B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239718B (en) * 2004-01-29 2005-09-11 Mediatek Inc Phase lock loop with higher resolution
US7430158B1 (en) 2004-12-13 2008-09-30 Chris Tanner Music player with adjustable pitch controller

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206339A (ja) * 1984-03-30 1985-10-17 Victor Co Of Japan Ltd デジタル信号復調装置のビツトクロツク信号発生装置
US5012492A (en) * 1989-09-29 1991-04-30 Ge Fanuc Automation North America, Inc. Apparatus and method for detecting a carrier signal
EP0544358B1 (en) * 1991-11-25 1995-08-16 Koninklijke Philips Electronics N.V. Phase locked loop with frequency deviation detector and decoder circuit comprising such a phase locked loop
US5302916A (en) * 1992-12-21 1994-04-12 At&T Bell Laboratories Wide range digital frequency detector
KR960006292A (ko) * 1994-07-28 1996-02-23 사또 겐이찌로 주파수위상비교기

Also Published As

Publication number Publication date
KR19980031917A (ko) 1998-07-25
JPH1139807A (ja) 1999-02-12
US5889418A (en) 1999-03-30

Similar Documents

Publication Publication Date Title
KR100324189B1 (ko) 위상동기루프회로
JP3176331B2 (ja) Ｐｌｌ回路
JP4260034B2 (ja) クロック生成方法及びクロック生成装置
KR100190032B1 (ko) Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
JP3910986B2 (ja) 光ディスク装置
KR100260066B1 (ko) 디스크 재생 장치
US7471128B2 (en) Delay signal generator and recording pulse generator
KR100585899B1 (ko) Ｐｌｌ 회로
KR100213261B1 (ko) 위상동기루프의 주파수검출기
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
US6205095B1 (en) Optical disk device
JP2001135038A (ja) Ｐｌｌ回路及びデータ読み取り装置
KR0154864B1 (ko) 디스크의 정밀 회전 제어를 위한 디지털 스핀들 서보
US6172951B1 (en) CD encode device for optical disk drive
US6791918B1 (en) Encoding and decoding apparatus for recording write data
JPH11191270A (ja) Ｐｌｌ回路
JP3342937B2 (ja) データ再生用ｐｌｌ回路の制御装置及びデータ再生システム
KR100489414B1 (ko) 서보클럭신호의 안정도 판별장치
KR100468682B1 (ko) 스핀들 모터 제어장치
KR100490637B1 (ko) 기억장치를이용한고속zclv위상동기장치
KR0173952B1 (ko) 가변속 cd-rom의 스핀들모터 제어회로
KR100217185B1 (ko) 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치
JPH0652629A (ja) 回転速度エラー検出回路
JP2001053600A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee