KR100490637B1 - 기억장치를이용한고속zclv위상동기장치 - Google Patents

기억장치를이용한고속zclv위상동기장치 Download PDF

Info

Publication number
KR100490637B1
KR100490637B1 KR1019970077008A KR19970077008A KR100490637B1 KR 100490637 B1 KR100490637 B1 KR 100490637B1 KR 1019970077008 A KR1019970077008 A KR 1019970077008A KR 19970077008 A KR19970077008 A KR 19970077008A KR 100490637 B1 KR100490637 B1 KR 100490637B1
Authority
KR
South Korea
Prior art keywords
speed
phase
signal
zclv
speed change
Prior art date
Application number
KR1019970077008A
Other languages
English (en)
Other versions
KR19990056974A (ko
Inventor
서진교
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970077008A priority Critical patent/KR100490637B1/ko
Publication of KR19990056974A publication Critical patent/KR19990056974A/ko
Application granted granted Critical
Publication of KR100490637B1 publication Critical patent/KR100490637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/26—Speed-changing arrangements; Reversing arrangements; Drive-transfer means therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

개시된 내용은 주파수가 변하는 동기목적신호에 고속으로 동기하기 위해, 기억장치를 이용하여 동기시간지연의 원인이 되는 속도변화성분을 빠르게 보상하는, 기억장치를 이용한 고속 ZCLV 위상동기장치에 관한 것이다. 본 발명의 장치는, 위상검출기, 저역통과필터(LPF) 및 전압제어발진기(VCO)로 정형화된 종래의 위상동기장치(PLL)에, 디스크모터(Spindle Motor)의 속도변화성분을 입력하고, 기억장치를 이용하여 속도변화성분에 대응하는 보상값을 저역통과필터(LPF)에 인가하므로써, 동기목적신호에 빠른 동기를 수행한다. 따라서, 본 발명은 ZCLV방식(지정구역 일정선속도 방식) 입력장치에 입력되는 동기목적신호의 주파수가 변하는 경우, 기억장치를 이용하여 속도변화성분을 빠르게 보상함으로써, 주파수위상동기를 고속으로 수행하는 효과를 제공한다.

Description

기억장치를 이용한 고속 ＺＣＬＶ 위상동기장치
본 발명은 위상동기장치(PLL, Phase-Locked Loop)에 관한 것으로, 보다 상세하게는, ZCLV방식(Zone Constant Linear Velocity ; 지정구역 일정선속도 방식)에서 동기목적신호의 주파수가 변하는 경우, 기억장치를 이용하여 주파수변화의 원인이 되는 속도변화성분을 보상하여 고속으로 동기를 수행하는, 기억장치를 이용한 고속 ZCLV 위상동기장치에 관한 것이다.
일반적으로 위상동기장치(Phase-Locked Loop, 이하 PLL)는 라디오의 동기검파를 위해 오래전부터 소개된 회로(장치)로서, 트랜지스터보다 오랜 역사를 가지고 있다. 근래에 와서 반도체 집적기술의 눈부신 발달과 함께 크게 주목을 받기 시작하여, 현재는 하나의 단일소자처럼 제조될 뿐만아니라, 주파수자동제어, 주파수선택, 합성 및 변환, 신호의 동기 등 다양한 분야에 응용되는 회로(장치)이다.
이러한 종래의 위상동기장치(PLL)를 도 1에 도시하였다. 도 1은 종래 위상동기장치(PLL)의 구성블록도이다.
도시한 바와 같이, 종래의 위상동기장치는, 동기해야 할 동기목적신호 및 전압제어발진기(103, Voltage Control Oscillator, VCO)의 출력신호가 궤환하여 입력되는 위상검출기(101, Phase Detector)를 구비하고 있다. 위상검출기(101) 후단에는, 전압제어발진기(103,VCO)의 구동전압을 발생시키는 저역통과필터(102, Low Pass Filter, LPF)가 연결된다. 저역통과필터(102)후단에는, 저역신호전압에 해당하는 출력주파수를 발생시키는 전압제어발진기(103, VCO)가 연결된다.
이러한 종래 위상동기장치(PLL)의 동작을 도 1을 참조하여 자세히 살펴본다..위상검출기(101)에는,.동기해야 할 동기목적신호(fIN) 및 궤환된 VCO의 출력신호(fOUT)가 입력되어,.두 신호(fIN,fOUT)의 위상차에 해당하는 신호(υd)가 저역통과필터(102)로 출력된다.. 저역통과필터(102)는.위상검출기(101)의 출력신호(υd)중.저주파수신호를 통과(pass)시키고, 저주파수에 대응하는 VCO구동전압(υC)을 출력한다..VCO(103)는 구동전압에 해당하는 주파수를 발진(oscillation)하여 출력하고, 동시에 이 출력신호를 위상검출기(101)로 궤환시킨다.
위상동기장치는 동기해야 할 동기목적신호(fIN)와 궤환된 VCO신호(fOUT)의 주파수 및 위상차가 감소되는 방향으로 루프(LOOP)를 형성하여 동작하므로, 일정시간(짧은 시간)이 경과된 후,.출력신호(fOUT)는 동기목적신호(fIN)의 주파수 및 위상에 동기하게 된다.
전술한 바와 같이, 위상동기장치(PLL)는 크게 3부분의 결합으로 구성되는데, 이러한 내용은,.매우 일반적인 것으로서 거의 정형화되어 쓰이고 있다..더욱이 이러한 위상동기장치(PLL)는 집적화됨에 따라,.더욱 다양한 분야에.쓰이고 있으며, 저항, 커패시터, 인덕터 등과 같은 하나의 소자처럼 인식되기도 한다.
위와 같은 위상동기장치(PLL)의 많은 응용분야 가운데, DVD-ROM(Digital Versatile Drive-ROM) 및 MODD(Magnetic Optical Disc Drive)도 한 분야이다..이러한 장치에서 정보재생시에는 디스크를 회전시켜야 하고,.재생된 정보에 동기하기 위해 위상동기장치(PLL)가 사용된다.
디스크를 회전하여 정보를 재생하는 방법은, 크게 CAV방식(Constant Angular Velocity, 일정각속도 방식) 및 CLV방식(Constant Linear Velocity, 일정선속도 방식)의 2가지로 분류되고, 더욱 정밀하게 조정하기 위해 정보기록구간을 일정하게 나누어 제어하는, ZCAV방식(Zone Constant Angular Velocity, 지정구역 일정각속도 방식) 및 ZCLV방식(Zone Constant Linear Velocity, 지정구역 일정선속도 방식) 등이 개발되어 상용되고 있다.
CAV방식 및 ZCAV방식에서는 픽업(PICK-UP)이 어느 위치로 이동하더라도 재생되는 주파수가 동일하므로 위상동기에 큰 문제가 없다. 그러나, CLV방식 및 ZCLV방식에서는 픽업(PICK-UP)이 이동하는 동안에 디스크모터(Spindle Motor)가 충분히 감가속을 할 수 없으므로, 디스크에서 재생(READ)되는 동기목적신호의 주파수는 변하게 된다. 입력주파수가 크게 변할 경우 주파수위상동기에는 시간이 많이 필요할 뿐만아니라, 주파수위상동기 자체가 불가능할 수도 있다. 또한, 주파수위상동기가 수행되더라도 큰 이득이 필요하고, 이득이 커지면 대역폭이 줄어드는 문제점이 발생한다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록, 동기해야 할 신호의 입력을 시작한 후, 디스크모터(Spindle Motor)의 회전속도가 가변상황을 감지하여 속도변화성분을 보상함으로써, 고속으로 주파수위상동기를 수행하는 기술을 제공한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른, 기억장치를 이용한 고속 ZCLV 위상동기장치는,
위상검출기, 저역통과필터(LPF) 및 전압제어발진기(VCO)로 정형화된 종래의 위상동기장치(PLL)에, 디스크모터(Spindle Motor)의 속도변화성분을 입력하고, 속도변화성분에 해당하는 보상값에 대한 정보를 저장하고 있는 기억장치를 이용하여, 속도변화성분을 보상해 줌으로써, 동기목적신호에 고속으로 동기를 수행한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다. 도 2는 본 발명에 따른, 기억장치를 이용한 고속 ZCLV 위상동기장치의 블록도이고, 도 3은 본 장치의 처리과정에 이용되는 펄스의 생성원리를 설명하기 위한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 장치는, 위상검출기(101), 저역통과필터(102) 및 전압제어발진기(103,VCO)로 구성된 정형화된 위상동기장치(PLL)를 구비하고 있다. 정형화된 위상동기장치(PLL)의 저역통과필터(102)에는 속도변화성분을 보상하기 위한 회로가 연결된다.
속도보상회로(CC)는, 속도변화 성분신호(SSPD)를 입력받아 펄스를 생성하는 신호검출기(20)가 내장된다. 신호검출기(20)에는 생성된 펄스의 수를 계수하는 펄스계수기(30)가 연결된다. 기억장치(40)는 속도변화성분에 대응하는 출력신호 정보를 저장하고 있다. 기억장치(40) 후단에는 기억장치의 출력값(S4)을 아날로그신호(S5)로 변환시키는 D/A변환기(50)가 결합되고, D/A변환기(50)의 출력전압(S5)은 비교기(60)에서 비교되어 정형화된 위상동기장치의 저역통과필터(102)에 인가된다.
본 발명에 따른, 기억장치를 이용한 고속 ZCLV 위상동기장치의 동작을, 도면을 참조하여 자세히 살펴본다.
동작의 설명 이전에, DVD-ROM 또는 MODD의 기록형태(form)를 살펴본다. DVD-ROM 또는 MODD에 기록(write)된 정보형식은, 다수의 VFO(Variable Frequence Oscillation)구간 및 위치기록(ADDRESS MARK, AM)구간, 그리고 사용자정보(USER DATA)구간 등을 포함하고 있다. VFO는 섹터의 시작 부분으로 전압제어발진기(103)가 동기목적신호에 빨리 동기할 수 있도록, 동일한 형태의 주파수패턴이 기록되고, AM에는 정보위치(ADDRESS) 및 식별부호(ID)등의 데이터가 기록(Write)돼 있어 탐색 및 재생시 반드시 확인해야 하는 구간이다. 데이터의 재생에 있어서 위상동기장치(PLL)는, VFO가 시작되는 곳에서 동기를 시작하여 VFO의 어느 한 지점에서 주파수동기를 끝내고, 동시에 위상동기를 시작하여 VFO가 종료되기 전까지(AM이 시작되기 전까지) 동기를 완료해야 된다.
본 발명에 따른, 기억장치를 이용한 고속 ZCLV 위상동기장치에 있어서 정형화된 위상동기장치(101,102,103)의 동작은 전술한 바와 같지만, 중앙의 저역통과필터(102)에 속도변화성분을 보상하여, 고속으로 동기를 수행하는 것이 다르다. 동기목적신호(fIN)는 정형화된 위상동기장치의 위상검출기(101)에 입력된다. 이 신호(fIN)는 디스크모터(Spindle Motor)의 회전속도 변화에 따라 주파수가 변하는 특징이 있다.
속도보상회로(CC)의 신호검출기(20)는 속도변화성분을 검출하여 신호펄스(S2)를 생성한다. 신호검출기(20)로는 회전신호검출기(WOBBLE Detector) 또는 신호발생센서(Frequency Generator Sensor)를 사용한다. 신호펄스를 생성하는 방법은 다양하지만, 도 3에 도시한 바와 같이, 보통 검출된 신호(SSPD)의 상승점 및 하강점을 이용하여 펄스를 생성시키며, 이러한 펄스를 각각 상승점펄스(LEADING EDGE PULSE, PLE) 및 하강점펄스(TRAILING EDGE PULSE, PTE)라 한다. 2이상의 펄스를 생성시키는 것은, 2이상의 펄스수를 비교하여 속도변화성분을 보다 정확하게 보상하기 위해서다. 생성된 2이상의 펄스로 속도변화성분을 처리할 경우, 펄스계수기(30)에서 D/A변환기(50)까지 처리과정은 각각의 펄스에 독립적으로 동일하게 적용된다. 즉, 속도변화성분에 대응하는 펄스를 3종류 발생시켰다면, 펄스계수기(30)에서 D/A변환기(50)는 각각 3개씩의 장치가 쓰인다.
펄스계수기(30)는 입력된 신호(S2)와 기준펄스(SREF)를 비교하여, 두 신호의 차에 해당하는 펄스신호(S3)를 생성한다. 기억장치(40)는 입력신호(S3)에 대응되는 출력신호정보(LOCK-UP TABLE)를 저장하여, 입력된 펄스의 수에 따라 신호(S4)를 출력시킨다. D/A변환기(50)는 기억장치의 출력신호(S4)를 아날로그전압(S5)으로 변환시킨다. 비교기(60)는, 2이상의 신호처리시에는 두 값의 평균값에 해당하는 전압(S6)을 출력하고, 1개의 신호 처리시에는 그대로 출력된다. 출력된 전압(S6)은, 정형화된 위상동기장치의 저역통과필터(102, LPF)에 인가하여, 속도변화성분을 빠르게 보상하고, 고속으로 주파수위상동기를 수행한다.
본 발명에 따른, 기억장치를 이용한 고속 ZCLV 위상동기장치는 집적화(IC)시키면 보다 빠르게 주파수위상동기를 수행할 수 있다. 정형화된 위상동기장치 및 속도보상회로를 동시에 집적하고, 반도체칩의 핀을 다양하게 연결하여 이용하므로써, 정형화된 위상동기장치만을 사용할 수도 있고, 각종 소자를 추가할 수 있으므로, 더욱 효과적인 개선을 수행할 수 있다.
상술한 바와 같이, 본 발명은 ZCLV방식(지정구역 일정선속도 방식)에 의한 동기목적신호의 주파수가 변하는 경우, 기억장치를 이용하여 속도변화성분을 빠르게 보상함으로써, 고속으로 주파수위상동기를 수행하는 효과를 제공한다.
도 1은 종래 위상동기장치(PLL)의 블록도.
도 2는 본 발명에 따른, 기억장치를 이용한 고속 ZCLV 위상동기장치의 블록도.
도 3은 본 발명의 처리과정에 이용되는 펄스의 생성원리를 나타낸 도면.
※ 도면의 주요부분에 대한 부호의 설명
101 : 주파수위상 검출기 102 : 저역통과필터(LPF)
103 : 전압제어발진기(VCO)
CC : 속도보상회로 20 : 신호검출기
30 : 펄스계수기 40 : 기억장치
50 : D/A변환기 60 : 비교기
fIN : 동기목적신호 fOUT : 출력신호
υ d,υ C : 중간처리신호
SSPD : 속도변화신호 SREF : 기준펄스신호
S2∼S6 : 중간처리신호
PLE : 상승점펄스 PTE : 하강점펄스
t1 : 가속구간 t2 : 정속구간

Claims (6)

  1. ZCLV방식으로 스핀들모터(Spindle Motor)의 회전 속도가 가변되는 기기에서의 위상동기장치(PLL)에 있어서,
    동기목적신호와 VCO의 궤환된 출력신호로부터 주파수 및 위상을 검출하는 위상검출기(Phase Detector);
    상기 스핀들모터의 속도변화성분을 입력하고 신호처리하여 보상하기 위한 속도보상회로;
    상기 위상검출기 및 속도보상회로로부터 신호를 인가받아 속도변화성분을 보상하는 저역통과필터(LPF); 및
    상기 저역통과필터의 출력전압에 해당하는 주파수신호를 발진하여, 상기 위상검출기로 궤환시키는 전압제어발진기(VCO)를 포함하는 기억장치를 이용한 고속 ZCLV 위상동기장치.
  2. 제 1항에 있어서, 상기 속도보상회로는
    상기 스핀들모터의 속도를 검지하여 속도변화에 해당하는 펄스를 생성하는 신호검출기;
    상기 신호검출기의 펄스수와 기준펄스를 비교하여 계수하는 펄스계수기;
    속도변화성분에 해당하는 보상값에 대한 정보를 저장하고 있으며, 상기 펄스계수기의 펄스수를 입력받아 펄스수에 대응되는 보상값 신호를 출력하는 기억장치;
    상기 기억장치의 출력신호를 아날로그신호로 변환시키는 D/A변환기; 및
    상기 D/A변환기의 출력전압을 비교하여 상기 저역통과필터로 인가하는 비교기를 구비함을 특징으로 하는 기억장치를 이용한 고속 ZCLV 위상동기장치.
  3. 제 2항에 있어서, 상기 신호검출기는 속도변화성분에 대응하는 펄스신호를 다수 출력함을 특징으로 하는 기억장치를 이용한 고속 ZCLV 위상동기장치.
  4. 제 2항에 있어서, 펄스계수기에 입력되는 기준펄스는 동기목적신호에서 생성됨을 특징으로 하는 기억장치를 이용한 고속 ZCLV 위상동기장치.
  5. 제 2항에 있어서, 상기 기억장치는 룩업테이블 형태로 구현됨을 특징으로 하는 기억장치를 이용한 고속 ZCLV 위상동기장치.
  6. 제 1항에 있어서, 회로적으로 분리된 정형화된 위상동기장치 및 속도보상회로를 동시에 반도체칩으로 제작하여 다양한 소자의 결합이 가능한 것을 특징으로 하는, 기억장치를 이용한 고속 ZCLV 위상동기장치.
KR1019970077008A 1997-12-29 1997-12-29 기억장치를이용한고속zclv위상동기장치 KR100490637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077008A KR100490637B1 (ko) 1997-12-29 1997-12-29 기억장치를이용한고속zclv위상동기장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077008A KR100490637B1 (ko) 1997-12-29 1997-12-29 기억장치를이용한고속zclv위상동기장치

Publications (2)

Publication Number Publication Date
KR19990056974A KR19990056974A (ko) 1999-07-15
KR100490637B1 true KR100490637B1 (ko) 2005-10-21

Family

ID=37305536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077008A KR100490637B1 (ko) 1997-12-29 1997-12-29 기억장치를이용한고속zclv위상동기장치

Country Status (1)

Country Link
KR (1) KR100490637B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585090A2 (en) * 1992-08-28 1994-03-02 AT&T Corp. Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
KR950016077A (ko) * 1993-11-01 1995-06-17 김광호 주파수변조장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585090A2 (en) * 1992-08-28 1994-03-02 AT&T Corp. Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
KR950016077A (ko) * 1993-11-01 1995-06-17 김광호 주파수변조장치

Also Published As

Publication number Publication date
KR19990056974A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
EP1237158B1 (en) Method for consecutive writing on recordable disc
US5347506A (en) Optical disk player including a plurality of independent pick-ups
JPS58220226A (ja) 位相ロツクル−プ制御回路
JPH1173645A (ja) 光ディスク装置
KR100260066B1 (ko) 디스크 재생 장치
JPH0756730B2 (ja) スピンドルサーボ回路
US5602812A (en) Reproducing rate control apparatus for optical disk
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
US7339861B2 (en) PLL clock generator, optical disc drive and method for controlling PLL clock generator
KR100424211B1 (ko) 광디스크장치
KR100307125B1 (ko) 디스크 재생 장치 및 ｒｆ 증폭기 제어 회로
JP2000090589A (ja) クロックリカバリー装置
KR100490637B1 (ko) 기억장치를이용한고속zclv위상동기장치
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
US7038987B2 (en) Optical disk device
US6081492A (en) Disc player reproduction circuit with reproduction speed dependent VFO
JP4099104B2 (ja) 情報記録再生装置
JPH1116293A (ja) 電圧制御発振回路及びディスク再生装置
US6791918B1 (en) Encoding and decoding apparatus for recording write data
JP2001357620A (ja) 光ディスク記録装置とその半導体集積回路
JP4494941B2 (ja) データ記録用クロック信号発生回路
JPH087468A (ja) 光ディスク再生装置
JPH0785331B2 (ja) デイジタルｐｌｌ
KR100263159B1 (ko) Zclv방식의 고속pll장치
JP2005510001A (ja) ウォブル信号から信号を生成する手段を備える、情報を記録または再生する装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee