JPH0785331B2 - デイジタルｐｌｌ - Google Patents
デイジタルｐｌｌInfo
- Publication number
- JPH0785331B2 JPH0785331B2 JP62048039A JP4803987A JPH0785331B2 JP H0785331 B2 JPH0785331 B2 JP H0785331B2 JP 62048039 A JP62048039 A JP 62048039A JP 4803987 A JP4803987 A JP 4803987A JP H0785331 B2 JPH0785331 B2 JP H0785331B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- speed
- phase difference
- speed difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フリーラン周波数を変更可能にして見掛け
上のキャプチャレンジおよびロックレンジを拡大したデ
ィジタルPLL（Phase Locked Loop:位相同期ループ）に
関する。
上のキャプチャレンジおよびロックレンジを拡大したデ
ィジタルPLL（Phase Locked Loop:位相同期ループ）に
関する。
従来、コンパクトディスク（CD）などに記録された音楽
情報などを再生する光ディスク再生装置には、第３図に
示すように、一定の線速度でCD2を回転させるためのCLV
（線速度）サーボ装置を備えている。
情報などを再生する光ディスク再生装置には、第３図に
示すように、一定の線速度でCD2を回転させるためのCLV
（線速度）サーボ装置を備えている。
モータ４によって回転するCD2に対し、ピックアップ６
は、検出媒体としてレーザー光８を照射し、CD2から反
射光を検出して電気信号に変換する。その検出信号は、
信号処理回路10に加えられ、波形成形などを経てEFM信
号を含むRF信号として信号処理回路10から取り出され
る。RF信号は、PLL12、同期パターン検出回路14および
復調回路16に加えられ、PLL12ではRF信号に含まれる同
期信号に同期した位相同期出力を発生し、同期パターン
検出回路14に加える。同期パターン検出回路14は、RF信
号とPLL12からの同期出力によってRF信号からフレーム
同期信号を抽出する。また、復調回路16は、RF信号から
EFM信号を復調し、オーディオ再生系に出力する。そし
て、CLV回路18は、抽出されたフレーム同期信号から一
定の線速度でCD2を回転させるためのサーボ信号を発生
する。フィルタ20は、サーボ信号から低周波成分を取り
出してドライバ22に加え、ドライバ22は、モータ４に対
して駆動出力を発生する。この結果、CD2のトラックの
線速度が一定になるように、モータ４の回転速度が制御
される。このようなサーボ装置において、PLL12は、入
力信号と位相同期出力とを比較して両者の位相差を求
め、その位相差をフィルタ20を通して必要な低域成分を
抽出し、その低域成分を制御入力として電圧制御発振器
（VCO）の発振出力位相を制御することにより、同期出
力を得ている。
は、検出媒体としてレーザー光８を照射し、CD2から反
射光を検出して電気信号に変換する。その検出信号は、
信号処理回路10に加えられ、波形成形などを経てEFM信
号を含むRF信号として信号処理回路10から取り出され
る。RF信号は、PLL12、同期パターン検出回路14および
復調回路16に加えられ、PLL12ではRF信号に含まれる同
期信号に同期した位相同期出力を発生し、同期パターン
検出回路14に加える。同期パターン検出回路14は、RF信
号とPLL12からの同期出力によってRF信号からフレーム
同期信号を抽出する。また、復調回路16は、RF信号から
EFM信号を復調し、オーディオ再生系に出力する。そし
て、CLV回路18は、抽出されたフレーム同期信号から一
定の線速度でCD2を回転させるためのサーボ信号を発生
する。フィルタ20は、サーボ信号から低周波成分を取り
出してドライバ22に加え、ドライバ22は、モータ４に対
して駆動出力を発生する。この結果、CD2のトラックの
線速度が一定になるように、モータ４の回転速度が制御
される。このようなサーボ装置において、PLL12は、入
力信号と位相同期出力とを比較して両者の位相差を求
め、その位相差をフィルタ20を通して必要な低域成分を
抽出し、その低域成分を制御入力として電圧制御発振器
（VCO）の発振出力位相を制御することにより、同期出
力を得ている。
一般に、PLLでは、キャプチャレンジおよびロックレン
ジは、位相差のフィルタリングによって決定され、フィ
ルタリングが低周波であれば、キャプチャレンジが狭く
なるが定常位相差が少なく、また、フィルタリングが高
周波であれば、キャプチャレンジが広くなるが定常位相
差が大きくなるという相反する現象がある。
ジは、位相差のフィルタリングによって決定され、フィ
ルタリングが低周波であれば、キャプチャレンジが狭く
なるが定常位相差が少なく、また、フィルタリングが高
周波であれば、キャプチャレンジが広くなるが定常位相
差が大きくなるという相反する現象がある。
そして、従来のPLLでは、電圧制御発振器のフリーラン
周波数を固定値に設定し、位相差データに応じてフリー
ラン周波数（位相）の補正を行っているため、同期範囲
が一定幅に固定されているのである。
周波数を固定値に設定し、位相差データに応じてフリー
ラン周波数（位相）の補正を行っているため、同期範囲
が一定幅に固定されているのである。
このようなフリーラン周波数を固定しての同期制御は、
入力信号の周波数の変動幅が少ない場合、同期範囲は十
分であり、何等問題を生じないが、モータ４の回転開始
から安定回転に至るまでの広範囲な回転制御を行う場
合、CD2から検出された入力信号の周波数が広範囲に亘
って変化し、等価的に同期範囲が狭くなるので、同期を
取ることが難しく、同期状態への移行に時間がかかるな
どの欠点があった。
入力信号の周波数の変動幅が少ない場合、同期範囲は十
分であり、何等問題を生じないが、モータ４の回転開始
から安定回転に至るまでの広範囲な回転制御を行う場
合、CD2から検出された入力信号の周波数が広範囲に亘
って変化し、等価的に同期範囲が狭くなるので、同期を
取ることが難しく、同期状態への移行に時間がかかるな
どの欠点があった。
そこで、この発明は、状況に応じて同期範囲を変更可能
にして可及的速やかに同期状態に移行させようとするも
のである。
にして可及的速やかに同期状態に移行させようとするも
のである。
この発明のディジタルPLLは、第１図に例示するよう
に、入力信号（Vi）及び出力信号（Vo）を受け、サンプ
リング周波数（fs）に同期して前記入力信号と前記出力
信号とを比較し、両者間の位相差を表すディジタル化さ
れた位相差信号（Δｐ）を発生する位相差検出手段（位
相差検出器24）と、前記入力信号と前記出力信号とを比
較し、両者間の速度差を検出する速度差検出手段（速度
差検出器34）と、この速度差検出手段によって検出され
る前記速度差に対応する速度係数及びフィルタ係数を記
憶する記憶手段（記憶素子30）と、前記速度差検出手段
によって検出された前記速度差に応じて前記記憶手段か
ら読み出された前記フィルタ係数を受けて周波数範囲が
設定されて、前記位相差信号から誤差データを抽出する
フィルタ（ディジタルフィルタ28）と、前記速度差に応
じて前記記憶手段から読み出された前記速度係数を受け
てフリーラン周波数が設定され、このフリーラン周波数
が前記フィルタで抽出された前記誤差データに応じて変
換させた周波数を持つ前記出力信号を発振する発振器
（26）とを備えたことを特徴とする。
に、入力信号（Vi）及び出力信号（Vo）を受け、サンプ
リング周波数（fs）に同期して前記入力信号と前記出力
信号とを比較し、両者間の位相差を表すディジタル化さ
れた位相差信号（Δｐ）を発生する位相差検出手段（位
相差検出器24）と、前記入力信号と前記出力信号とを比
較し、両者間の速度差を検出する速度差検出手段（速度
差検出器34）と、この速度差検出手段によって検出され
る前記速度差に対応する速度係数及びフィルタ係数を記
憶する記憶手段（記憶素子30）と、前記速度差検出手段
によって検出された前記速度差に応じて前記記憶手段か
ら読み出された前記フィルタ係数を受けて周波数範囲が
設定されて、前記位相差信号から誤差データを抽出する
フィルタ（ディジタルフィルタ28）と、前記速度差に応
じて前記記憶手段から読み出された前記速度係数を受け
てフリーラン周波数が設定され、このフリーラン周波数
が前記フィルタで抽出された前記誤差データに応じて変
換させた周波数を持つ前記出力信号を発振する発振器
（26）とを備えたことを特徴とする。
この発明のディジタルPLLでは、入力信号Viと出力信号V
sとの比較によって両者の速度差を検出し、たとえば、
その速度差が特定のフリーラン周波数ωoでの同期範囲
を脱している場合には、同期可能なフリーラン周波数ω
oに変更し、そのフリーラン周波数ωoにおいて、位相差
に応じた周波数補正を行うことにより、同期状態に移行
させるのである。このようにすれば、等価的に同期範囲
が速度差に応じて変更されるので、定常位相差を少なく
し、かつ、キャプチャレンジを広くするために、たとえ
ば、フィルタリングを低周波で行った場合、それによる
キャプチャレンジの狭帯域は、フリーラン周波数ωoを
動かすことで、見掛け上のキャプチャレンジおよびロッ
クレンジを広くでき、可及的速やかに同期状態へ移行さ
せることができる。
sとの比較によって両者の速度差を検出し、たとえば、
その速度差が特定のフリーラン周波数ωoでの同期範囲
を脱している場合には、同期可能なフリーラン周波数ω
oに変更し、そのフリーラン周波数ωoにおいて、位相差
に応じた周波数補正を行うことにより、同期状態に移行
させるのである。このようにすれば、等価的に同期範囲
が速度差に応じて変更されるので、定常位相差を少なく
し、かつ、キャプチャレンジを広くするために、たとえ
ば、フィルタリングを低周波で行った場合、それによる
キャプチャレンジの狭帯域は、フリーラン周波数ωoを
動かすことで、見掛け上のキャプチャレンジおよびロッ
クレンジを広くでき、可及的速やかに同期状態へ移行さ
せることができる。
第１図は、この発明のディジタルPLLの実施例を示す。
入力信号Viは、たとえば、第３図に示したディスク再生
装置の信号処理回路10によって得られたRF信号中のEFM
信号で与えられる。
装置の信号処理回路10によって得られたRF信号中のEFM
信号で与えられる。
位相差検出器24は、この入力信号Viと、発振器26から得
られた位相同期出力である出力信号Vsとを、サンプリン
グ周波数fsに同期して比較することにより、両者の位相
差Δpの検出を行い、その位相差Δpを表わすディジタル
化された位相差信号を発生する。
られた位相同期出力である出力信号Vsとを、サンプリン
グ周波数fsに同期して比較することにより、両者の位相
差Δpの検出を行い、その位相差Δpを表わすディジタル
化された位相差信号を発生する。
ディジタルフィルタ28は、サンプリング周波数fsに同期
するとともに、係数記憶手段として設置された記憶素子
（ROM）30から読み出されたフィルタ係数Kfの設定に応
じて、位相差検出器24からの位相差信号から同期制御に
必要な周波数範囲で定まる低周波成分の抽出によって誤
差データEfを発生する。
するとともに、係数記憶手段として設置された記憶素子
（ROM）30から読み出されたフィルタ係数Kfの設定に応
じて、位相差検出器24からの位相差信号から同期制御に
必要な周波数範囲で定まる低周波成分の抽出によって誤
差データEfを発生する。
発振器26は、電圧制御発振器（VCO）に相当し、ROM30か
ら読み出された速度係数Kvに応じたフリーラン周波数ω
oを発振するとともに、ディジタルフィルタ28からの位
相差データを表わす誤差データEfに応じてフリーラン周
波数ωoを補正して周波数ωsを発振する。
ら読み出された速度係数Kvに応じたフリーラン周波数ω
oを発振するとともに、ディジタルフィルタ28からの位
相差データを表わす誤差データEfに応じてフリーラン周
波数ωoを補正して周波数ωsを発振する。
ここで、発振器26の発振角周波数ωsは、 ωs＝CV＋ωo ・・・（１） であり、ただし、CVは誤差データEfに基づく周波数変化
分である。すなわち、発振周波数ωsは、位相差データ
とフリーランデータと１サンプルタイム前の発振出力デ
ータの加算によって構成される。そこで、位相差φは、 φ＝∫（CV＋ωo）dt ・・・（２） であるから、 φ（nT）＝C1Ｖ（nT）＋C2＋φ〔（ｎ−１）Ｔ〕・・・
（３） である。ただし、C1＝CT、C2＝ωoＴ、Ｔは周期であ
る。
分である。すなわち、発振周波数ωsは、位相差データ
とフリーランデータと１サンプルタイム前の発振出力デ
ータの加算によって構成される。そこで、位相差φは、 φ＝∫（CV＋ωo）dt ・・・（２） であるから、 φ（nT）＝C1Ｖ（nT）＋C2＋φ〔（ｎ−１）Ｔ〕・・・
（３） である。ただし、C1＝CT、C2＝ωoＴ、Ｔは周期であ
る。
そして、この発振器26によって得られた出力信号Vsは、
分周器32によって分周され、その分周出力Vs′が速度差
検出器34に加えられる。
分周器32によって分周され、その分周出力Vs′が速度差
検出器34に加えられる。
速度差検出器34は、入力信号Viと出力信号としての分周
出力Vs′とを比較して速度データとして速度差Δνを求
める。この速度差Δνは、フィルタ係数Kfおよび速度係
数Kvを記憶させたROM30の各係数Kf、Kvの読出しに用い
られる。
出力Vs′とを比較して速度データとして速度差Δνを求
める。この速度差Δνは、フィルタ係数Kfおよび速度係
数Kvを記憶させたROM30の各係数Kf、Kvの読出しに用い
られる。
速度差Δνに応じてROM30から読み出された速度係数Kv
は発振器26に設定されて、フリーラン周波数ωoが変更
されるとともに、位相差データに応じてROM30から読み
出されたフィルタ係数Kfは、ディジタルフィルタ28に設
定される。係数Kvは速度データに応じた最適なフリーラ
ン周波数ωoを得るために設定される定数であり、ま
た、係数KfはPLLの同期を得るために設定される定数で
あって、係数Kvによって得られた特定のフリーラン周波
数ωoに対して最適なフィルタ係数Kfが選択される。こ
の結果、選択された速度係数Kvに応じたフリーラン周波
数ωoでの同期が取られ、同期出力として出力信号Vsが
得られるのである。
は発振器26に設定されて、フリーラン周波数ωoが変更
されるとともに、位相差データに応じてROM30から読み
出されたフィルタ係数Kfは、ディジタルフィルタ28に設
定される。係数Kvは速度データに応じた最適なフリーラ
ン周波数ωoを得るために設定される定数であり、ま
た、係数KfはPLLの同期を得るために設定される定数で
あって、係数Kvによって得られた特定のフリーラン周波
数ωoに対して最適なフィルタ係数Kfが選択される。こ
の結果、選択された速度係数Kvに応じたフリーラン周波
数ωoでの同期が取られ、同期出力として出力信号Vsが
得られるのである。
このようにして、定常位相差を少なくし、かつキャプチ
ャレンジを広くするために、フィルタリングを低周波で
行った場合、低周波によるキャプチャレンジの狭帯域
は、フリーラン周波数自体を動かすことで見掛け上のキ
ャプチャレンジおよびロックレンジを広くすることがで
き、可及的速やかに同期状態へ移行させることができる
のである。
ャレンジを広くするために、フィルタリングを低周波で
行った場合、低周波によるキャプチャレンジの狭帯域
は、フリーラン周波数自体を動かすことで見掛け上のキ
ャプチャレンジおよびロックレンジを広くすることがで
き、可及的速やかに同期状態へ移行させることができる
のである。
そして、入力信号Viと出力信号としての分周出力Vs′と
の速度差検出について、たとえば、第２図に示すように
構成することができる。CD2に記録されているパターン
は、たとえば、NRZ（Non Return to Zero）変調を施し
てあるので、その基本周波数情報は、直接出力すること
ができず、基本周波数の数倍（Ｎ、Ｍ）のパターンがラ
ンダムに入っているので、このパターンから基本周波数
を検出するには、最短または最長のパターンを拾い出
し、その長さを倍数Ｎ（最短のパターンの場合）または
倍数Ｍ（最長パターン）で除すことにより、速度情報を
検知することができる。
の速度差検出について、たとえば、第２図に示すように
構成することができる。CD2に記録されているパターン
は、たとえば、NRZ（Non Return to Zero）変調を施し
てあるので、その基本周波数情報は、直接出力すること
ができず、基本周波数の数倍（Ｎ、Ｍ）のパターンがラ
ンダムに入っているので、このパターンから基本周波数
を検出するには、最短または最長のパターンを拾い出
し、その長さを倍数Ｎ（最短のパターンの場合）または
倍数Ｍ（最長パターン）で除すことにより、速度情報を
検知することができる。
そこで、この場合、入力周波数の周波数情報から速度情
報を得るために、入力信号Viをカウンタ36に加えて計数
し、その計数値Niを記憶素子（RAM）38に記憶させる。
そして、速度情報として最短パターンを検出するため、
最短データ検出部40は、RAM38に記憶させた計数値Niか
ら速度情報としてCD2の最短ピットを表わす最短データn
oを検出し、入力信号Viに対応して最短データnoを表わ
す信号としてVi′を発生する。そこで、この入力信号
Vi′を速度差検出器34に加えて出力信号Vs′と比較すれ
ば、前記実施例と同様に速度差Δνを検出することがで
きるのである。
報を得るために、入力信号Viをカウンタ36に加えて計数
し、その計数値Niを記憶素子（RAM）38に記憶させる。
そして、速度情報として最短パターンを検出するため、
最短データ検出部40は、RAM38に記憶させた計数値Niか
ら速度情報としてCD2の最短ピットを表わす最短データn
oを検出し、入力信号Viに対応して最短データnoを表わ
す信号としてVi′を発生する。そこで、この入力信号
Vi′を速度差検出器34に加えて出力信号Vs′と比較すれ
ば、前記実施例と同様に速度差Δνを検出することがで
きるのである。
なお、第１図に示したフリーラン周波数の変更制御にお
いて、基準クロックと発振器26の発振周波数ωsとの比
較に基づくフリーラン周波数の変更を、基準フリーラン
周波数ωoに対してωo/2〜２ωoの範囲内に制限しても
よい。
いて、基準クロックと発振器26の発振周波数ωsとの比
較に基づくフリーラン周波数の変更を、基準フリーラン
周波数ωoに対してωo/2〜２ωoの範囲内に制限しても
よい。
この発明によれば、フリーラン周波数の変更によって、
見掛け上のキャプチャレンジおよびロックレンジの拡が
りに応じて等価的に同期範囲が広くなり、同期状態への
引込みを容易かつ速やかに行うことができ、たとえば、
ディスクからクロックを抽出したとき、広範囲のモータ
速度に追随してディスク再生を行うことができる。
見掛け上のキャプチャレンジおよびロックレンジの拡が
りに応じて等価的に同期範囲が広くなり、同期状態への
引込みを容易かつ速やかに行うことができ、たとえば、
ディスクからクロックを抽出したとき、広範囲のモータ
速度に追随してディスク再生を行うことができる。
第１図はこの発明のディジタルPLLの実施例を示すブロ
ック図、第２図は第１図に示した速度差検出器の他の構
成例を示すブロック図、第３図は一般的なディスク再生
装置を示すブロック図である。 24…………位相差検出器（位相差検出手段） 26……発振器 28……ディジタルフィルタ 30……記憶素子（記憶手段） 34……速度差検出器（速度差検出手段）
ック図、第２図は第１図に示した速度差検出器の他の構
成例を示すブロック図、第３図は一般的なディスク再生
装置を示すブロック図である。 24…………位相差検出器（位相差検出手段） 26……発振器 28……ディジタルフィルタ 30……記憶素子（記憶手段） 34……速度差検出器（速度差検出手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/113 (56)参考文献 特開 昭58−119416（ＪＰ，Ａ) 特開 昭59−71167（ＪＰ，Ａ) 特開 昭59−127270（ＪＰ，Ａ) 特開 昭58−136280（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力信号及び出力信号を受け、サンプリン
グ周波数に同期して前記入力信号と前記出力信号とを比
較し、両者間の位相差を表すディジタル化された位相差
信号を発生する位相差検出手段と、 前記入力信号と前記出力信号とを比較し、両者間の速度
差を検出する速度差検出手段と、 この速度差検出手段によって検出される前記速度差に対
応する速度係数及びフィルタ係数を記憶する記憶手段
と、 前記速度差検出手段によって検出された前記速度差に応
じて前記記憶手段から読み出された前記フィルタ係数を
受けて周波数範囲が設定されて、前記位相差信号から誤
差データを抽出するフィルタと、 前記速度差に応じて前記記憶手段から読み出された前記
速度係数を受けてフリーラン周波数が設定され、このフ
リーラン周波数が前記フィルタで抽出された前記誤差デ
ータに応じて変換させた周波数を持つ前記出力信号を発
振する発振器と、 を備えたことを特徴とするディジタルPLL。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62048039A JPH0785331B2 (ja) | 1987-03-03 | 1987-03-03 | デイジタルｐｌｌ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62048039A JPH0785331B2 (ja) | 1987-03-03 | 1987-03-03 | デイジタルｐｌｌ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63214969A JPS63214969A (ja) | 1988-09-07 |
| JPH0785331B2 true JPH0785331B2 (ja) | 1995-09-13 |
Family
ID=12792173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62048039A Expired - Lifetime JPH0785331B2 (ja) | 1987-03-03 | 1987-03-03 | デイジタルｐｌｌ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785331B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910019345A (ko) * | 1990-04-06 | 1991-11-30 | 정용문 | 디스플레이장치의 자기주파수 자동동기 제어회로 |
| JP2606670B2 (ja) * | 1994-09-29 | 1997-05-07 | 日本電気株式会社 | 光ディスク再生装置 |
| US10020931B2 (en) | 2013-03-07 | 2018-07-10 | Intel Corporation | Apparatus for dynamically adapting a clock generator with respect to changes in power supply |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58199416A (ja) * | 1982-05-17 | 1983-11-19 | Mitsubishi Electric Corp | デジタルオ−デイオプレ−ヤのｐｌｌ回路 |
-
1987
- 1987-03-03 JP JP62048039A patent/JPH0785331B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63214969A (ja) | 1988-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477941B2 (ja) | ディスク再生装置の信号処理回路 | |
| US5163035A (en) | Constant linear velocity recording servo circuit for write-once type compact disk | |
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| KR100260066B1 (ko) | 디스크 재생 장치 | |
| JPH0765512A (ja) | 再生クロック生成回路 | |
| JP2891125B2 (ja) | 光ディスク再生装置 | |
| KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
| JPH1098377A (ja) | Ｐｌｌ回路 | |
| KR100424211B1 (ko) | 광디스크장치 | |
| JPH0785331B2 (ja) | デイジタルｐｌｌ | |
| JP2547758B2 (ja) | 光ディスク再生装置 | |
| JP3956421B2 (ja) | ディスク再生装置の信号処理回路 | |
| JPH09115238A (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JP2599146B2 (ja) | 光ディスク装置におけるクロック信号発生回路 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JP2907022B2 (ja) | 光ディスク再生装置 | |
| KR100199193B1 (ko) | 고속 데이타 복조를 위한 위상동기루프 회로를 가지는 광 디스크 재생 장치 | |
| JPH06150569A (ja) | 光ディスク装置 | |
| JP2788641B2 (ja) | サンプルサーボ方式光ディスク装置の基準クロック信号生成回路 | |
| JP3478585B2 (ja) | 光ディスク再生装置及びその制御方法 | |
| JPH0785332B2 (ja) | ディスク再生装置 | |
| JPH1069733A (ja) | クロック生成方法 | |
| KR100490637B1 (ko) | 기억장치를이용한고속zclv위상동기장치 | |
| JP2927315B2 (ja) | 光ディスク装置の回転サーボ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |