JP2788641B2 - サンプルサーボ方式光ディスク装置の基準クロック信号生成回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 光ディスクに周期的に記録されているクロックピット
を検出して得たクロックピット信号を基準にしてPLL回
路により情報のリードライトの基準となる基準クロック
信号を生成する回路に関し、 起動時にディスクの回転が定常に達する以前にディス
クからのクロックピット信号によるPLL引込み行なって
正しい基準クロック信号を得、更に、静定後にレーザダ
ウン等によってクロックピット検出が不可能になっても
PLL回路の暴走を防止できることを目的とし、 クロック信号を発生するVCOと、クロックピット信号
とクロック信号を分周した第１の分割クロック信号とを
位相比較する第１の位相比較器と、光ディスクの回転速
度に対応したスピンドルエンコーダ信号と第１の分割ク
ロック信号を分周してこれよりも低い周波数の第２の分
割クロック信号とを位相比較する第２の位相比較器と、
第１及び第２の位相比較器の各出力の一方を選択するス
イッチ回路と、異なる大小２種の時定数を設定されてお
り、第１のスイッチ回路の出力からVCOの制御信号を作
るループフィルタと、回転起動時に第２の位相比較器の
出力を選択するように切換えると共に、ループフィルタ
の時定数を大に切換え、クロックピット信号が一定の個
数以上検出できた時に第１の位相比較器の出力を選択す
るように切換えると共に、ループフィルタの時定数を小
に切換える引込み判定回路とよりなる構成とする。

〔産業上の利用分野〕

本発明は、光ディスクに周期的に記録されているクロ
ックピットを検出して得たクロックピット信号を基準に
してPLL回路により情報のリードライトの基準となる基
準クロック信号を生成する回路に関する。

光ディスク装置には、大別してサンプルサーボ方式及
び連続サーボ方式の２種に分類される。このうち、サン
プルサーボ方式の光ディスク装置は連続サーボ方式のよ
うな連続した溝（プリグルーブ）がなく、第９図に示す
如く、情報トラックの両側に一対形成されたウォブルド
ピット通過時の反射光量信号のレベル差からトラックエ
ラー信号を得、又、情報トラック中心に形成されたクロ
ックピット通過によってクロックピット信号を得てこれ
を基準にしてPLL回路によって情報のリードライトの基
準となる基準クロック信号を得るようにしている。

このように、基準クロック信号を生成するにはPLL回
路を必要とする。この場合、PLLがかかるためにはクロ
ックピットが検出されなくてはならず、一方、クロック
ピットを検出するためにはある程度の精度でVCOが発振
した状態でなければならないという、矛盾した事実があ
る。このため、PLL引込み時にあらかじめある程度の精
度でVCOから基準クロックを発振させておく引き込み手
段が必要である。

〔従来の技術〕

第10図は一般の基準クロック信号生成回路の一例のブ
ロック図を示す。同図において、クロックピット抽出回
路１にて後述の方法でクロックピットを抽出してこれを
クロックピット信号R₁とし、これとVCO2からのクロック
信号を分周回路３で分周した分割クロック信号V₁とを位
相比較器４で位相比較し、位相比較誤差が零になるよう
にループフィルタ５を介してVCO2の出力発振周波数を制
御する、いわゆるPLL制御をかける。この場合、位相比
較器４は第11図に示すようにナンドゲートを組合わせた
構成とされており、第12図に示す如く、分割クロック信
号V₁の位相が遅れている時はVCO2の出力周波数を上げる
INCパルス、分割クロック信号V₁の位相が進んでいる時
にはVCO2の出力周波数を下げるDECパルスを出力する。
このパルスをループフィルタ５でアナログ信号に変換
し、VCO2を制御する。

ところで、サンプルサーボ方式の場合、第９図に示す
ウォブルドピット、クロックピットの中からクロックピ
ットのみを他と区別して抽出してクロックピット信号R₁
を得るクロックピット抽出回路１が必要である。第10図
において、VCO2は基準クロック信号ｆのｎ倍の周波数nf
で発振しており、この信号nfはクロックピット抽出回路
１のカウンタ６に供給される。カウンタ６には光ディス
クからの反射光量信号がクリア信号として供給されてお
り、各ピットを検出する度にクリアされる。このため、
カウンタ６は、第９図に示すウォブルドピットからクロ
ックピットまでのユニークディスタンス以外ではある所
定値になる前にクリアされる。従って、この所定値を比
較器７に設定しておけば、この所定値を越えたならばア
ンドゲート８にゲート信号を供給する（ゲート開）こと
により、次のピットが入来したときこれとのアンドをと
ることでクロックピットであることを認識することがで
きる。

いま、ユニークディスタンスはクロック数でＮ＋１
（Ｎは最長ピット間）の長さで、ｎ＝２とすると、アン
ドゲート８は（2N＋１）から（2N＋３）の間、開かれる
ことになる。従って、ディスク起動時でクロックピット
がまだ検出できないPLL引込み時においてクロックピッ
トの周期がまだ定まらない段階でも、ゲート開の間にお
いてクロックピットを抽出できる程度の正確さでVCO2が
発振していなければならない。

そこで、従来では第13図に示す如く、ディスクが定常
回転（1800rpm）している時に得られるクロックピット
信号の周波数と同じ周波数の疑似クロックピット信号を
出力する発振器９を設け、起動時、ディスクからのクロ
ックピットによるPLL引込み前にスイッチ10をイに接続
して疑似のPLLをかけ、この疑似PLLによるVCO2の出力で
ディスクからのクロックピット信号が得られたことを引
込み判定回路11で判定してスイッチ10をロに接続し、以
後、ディスクからのクロックピット信号によって本体の
PLLをかける。このように、従来回路はディスク起動時
に発振器９からの疑似クロックピット信号でPLL回路を
動作させる構成とされていた。

〔発明が解決しようとする課題〕

上記従来の回路は、疑似クロックピット信号の周波数
はディスクの定常回転時のクロックピット信号の周波数
（約40KHz）に固定であるため、起動時においてディス
クの回転数が十分に上っていないうちは、疑似クロック
ピット信号による疑似PLLはかけられるがディスクから
のクロックピット信号による本来のPLL引込みが行なわ
れない。従って、このような起動時においては、正しい
基準クロック信号が生成できず、起動時の情報リード・
ライトを正確に行なうことができない問題点があった。

又、この方法では、PLL引込み後にレーザダウンのよ
うな異常によってクロックピットが抽出できなくなった
場合、PLL回路が暴走する問題点があった。

さらに、この暴走が回避できないとVCO2からの分割ク
ロック信号を回転数検出のための信号に用いることがで
きない。通常、ディスクを回転させるにはDCブラシレス
モータが用いられ、この磁極位置センサから１回転当り
数パルスを得ることができるが、このパルスだけでは回
転数検出精度が上げられないので、専用のスピンドルエ
ンコーダを設けなければならない問題点があった。

本発明は、起動時にディスクの回転が定常に達する以
前にディスクからのクロックピット信号によるPLL引込
み行なって正しい基準クロック信号を得、更に、静定後
にレーザダウン等によってクロックピット検出が不可能
になってもPLL回路の暴走を防止できる基準クロック信
号生成回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図（Ａ）〜（Ｃ）は本発明の原理図を示す。第１
図（Ａ）中、２はVCOで、クロック信号（nf）を発生す
る。20₂は第１の位相比較器で、クロックピット信号（R
₁）とクロック信号（nf）を分周した第１の分割クロッ
ク信号（Va）とを位相比較する。20₁は第２の位相比較
器で、光ディスクの回転速度に対応したスピンドルエン
コーダ信号（R₂）と第１の分割クロック信号（Va）を分
周してこれよりも低い周波数の第２の分割クロック信号
（Vb）とを位相比較する。22はスイッチ回路で、第１及
び第２の位相比較器20₂,20₁の各出力の一方を選択す
る。23はループフィルタで、第１及び第２の位相比較器
20₂,20₁による夫々のPLLに対応して夫々異なる大小２種
の時定数を設定されており、第１のスイッチ回路22の出
力からVCO2の制御信号を作る、50は引込み判定回路で、
光ディスク回転起動時に第２の位相比較器20₁の出力を
選択するように上記スイッチ回路22を切換えると共に、
ループフィルタ23の時定数を大に切換え、クロックピッ
ト信号（R₁）が一定の個数以上検出できた時に第１の位
相比較器20₂の出力を選択するようにスイッチ回路22を
切換えると共に、ループフィルタ23の時定数を小に切換
える。

第１図（Ｂ）中、51は監視回路で、VCO2からの分割ク
ロック信号（Vc）によって常にクロックピット信号
（R₁）が一定期間内に一定の個数以上検出できているか
否かを監視し、一定の個数以上検出できなかった時には
第２の位相比較器20₁の出力を選択するようにスイッチ
回路22を切換えると共に、ループフィルタ23の時定数を
大に切換える。その他の構成は第１図（Ａ）と同様であ
る。

第１図（Ｃ）中、52は引込み判定回路で、VCO2からの
分割クロック信号（Vc）によって常にクロックピット信
号（R₁）が一定期間内に一定の個数以上検出できている
か否かを監視すると共に、光ディスク回転起動時に第２
の位相比較器20₁の出力を選択するようにスイッチ回路2
2を切換え、クロックピット信号（R₁）が一定の個数以
上検出できた時に第１の位相比較器20₂の出力を選択す
るようにスイッチ回路22を切換え、一定の個数以上検出
できなかった時には第２の位相比較器20₁の出力を選択
するようにスイッチ回路22を切換える。40は位相差監視
回路で、第１の位相比較器20₂の出力からクロックピッ
ト信号（R₁）と分割クロック信号（Va）とが一定の位相
差内にあるか否かを監視し、位相差内にある時はループ
フィルタ23の時定数を小に、位相差内にない時はループ
フィルタ23の時定数を大に切換える。その他の構成は第
１図（Ａ）と同様である。

〔作用〕

第１図（Ａ）において、ディスク起動初期でクロック
ピットが検出できない間はディスクの回転速度に対応し
たスピンドルエンコーダ信号を基準にして第２の位相比
較器20₁にてPLLをかけ、クロックピットが得られるよう
になった段階で判定回路50の制御で第１の位相比較器20
₂を用いてクロックピット信号を基準にしたPLLをかけ
る。ディスクが定常回転に達する以前であってもディス
ク回転速度に比例したPLLがかけられている（クロック
ピットを抽出する周期に応じたPLLがかけられている）
ので、起動初期でクロックピットを検出でき、起動後期
で正しい基準クロック信号を得ることができる。

第１図（Ｂ）において、分割クロック信号Vcを用いて
監視回路51にてクロックピット信号R₁の検出割合を常に
監視し、ディスクが定常回転中にレーザダウン等でクロ
ックピット信号が得られなくなると監視回路51の制御で
スピンドルエンコーダ信号を基準にしたPLLに戻る。こ
のため、VCO2が暴走することはなく、クロック周波数が
極端な値になることはなく、レーザダウンを生じても分
周回路の出力をディスク回転速度を一定に保つためのエ
ンコーダ信号として用いることができる。

第１図（Ｃ）において、クロックピット信号を基準に
したPLLに切換った時、位相差監視回路40で第１の位相
比較器20₂に入来するクロックピット信号R₁と分割クロ
ック信号Vaとの位相差が大きいことが検出された時（遅
れすぎ及び進みすぎ）、ループフィルタ23の時定数を大
にし、位相差が小さくなった時点でループフィルタ23の
時定数を小にする。この場合、上記位相差が大きいのに
VCO2の出力発振周波数を急激に変化させると安定にクロ
ックピット信号によるPLLに引込むことができないが、
本実施例のように位相差が小さくなってからVCO2の出力
発振周波数を変化させれば安定に引込むことができる。

〔実施例〕

第２図は本発明の第１実施例のブロック図、第３図は
その動作タイミングチャートを示す。第２図中、第10図
と同一機能を有する部分には同一番号を付してその説明
を省略する。

第２図中、20₁,20₂は位相比較器で、基本的には第11
図に示す構成とされており、位相比較器20₁はディスク
起動初期のPLL回路の一部を構成し、位相比較器20₂はデ
ィスク起動後期のPLL回路の一部を構成する。21はスピ
ンドルエンコーダで、ディスク回転軸に取付けられた磁
極を検出する（１回転当り数パルスを得る磁極位置セン
サ）ことでディスクの回転数に応じた周波数のエンコー
ダ信号を出力する。22はスイッチ回路（マルチプレク
サ）で、ディスク起動初期は引込み判定回路11からのＬ
レベルの切換信号ｄにて端子に、ディスク起動後期は
判定回路11からのＨレベルの切換信号ｄにて端子に夫
々接続する。

23はループフィルタで、前述のように位相比較器から
のINCパルス、DECパルスをアナログ信号に変換する。こ
のものは、原理的には第４図に示す如く、起動初期には
Ｌレベルの切換信号ｄにてスイッチ24を端子に接続し
て大要量のコンデンサCaを用いて制御帯域を下げ、起動
後期にはＨレベルの切換信号ｄにてスイッチ24を端子
に接続して小容量のコンデンサCbを用いて制御帯域を上
げる。25,26は分周回路で、1/N分周回路25の出力は位相
比較器20₂に、1/M分周回路26の出力は位相比較器20₁に
夫々供給される。

次に、本発明の第１実施例の動作について第２図、第
３図と共に説明する。

第２図において、ディスクが起動していない時はクロ
ックピット抽出回路１よりクロックピット信号が取出さ
れていないので、引込み判定回路11のＤフリップフロッ
プ27の出力である切換信号ｄ（第３図（Ｄ））はＬレベ
ルにあり、スイッチ回路22は端子、スイッチ24も端子
（オン）に夫々接続される。これにより、スイッチ回
路22は位相比較器20₁の出力を供給され、一方、ループ
フィルタ23の時定数は抵抗R₁,コンデンサC₁と、これよ
り大きな時定数の抵抗R₂,コンデンサC₂との組合わせに
よって得られる。

ここで、スタート信号ａによってディスクを回転させ
ると、起動初期において、ディスク回転数がまだ低い状
態にあってもスピンドルエンコーダ21からはこの低い回
転数に応じたエンコーダ信号が出力され、このエンコー
ダ信号と1/M分周回路26からの比較的低い分割クロック
信号とによってPLL回路ではループフィルタ23の低い制
御帯域のもとでPLLがかけられる（スピンドルエンコー
ダ信号を基準にしたPLL）。このように、起動初期の低
いディスク回転数に応じたPLLがかけられているという
ことは、ディスクに形成されているクロックピットを抽
出する周期に応じたPLLがかけられていることであり、
これにより、起動初期においてクロックピット抽出回路
１よりクロックピット信号ｂが取出される。

抽出されたクロックピット信号ｂは判定回路11のカウ
ンタ28に供給されてここでカウントされ、ここに予め設
定されている所定値でオーバーフローとなるとオーバー
フロー信号ｃが取出され、これにより、Ｄフリップフロ
ップ27よりＨレベルの切換信号ｄが取出される。カウン
タ28における上記所定値は、位相比較器20₂によるPLLが
十分にかけられるだけの周波数のクロックピット信号ｂ
が得られるまでの期間に応じて予め設定されている。こ
の場合、カウンタ28にｍ進カウンタを用いると、ｍ個の
クロックピットが抽出された時点で切換信号ｄがＨレベ
ルになる。Ｈレベルの切換信号ｄによりスイッチ回路22
は端子に、スイッチ24も端子（オフ）に接続され
る。これにより、スイッチ回路22は位相比較器20₂の出
力を供給され、一方、ループフィルタ23の時定数は抵抗
R₁,コンデンサC₁だけとなる。従って、起動後期ではそ
れまでのエンコーダ信号に代ってクロックピット抽出回
路１からのクロックピット信号ｂと1/N分周回路25から
の比較的高い分割クロック信号とによってPLL回路では
ループフィルタ23の高い制御帯域のもとでPLLがかけら
れる（クロックピット信号を基準にしたPLL）。

このように本発明では起動初期においてディスクの低
い回転数に応じたPLLをかけているので、ディスク回転
数がまた定常に達していないうちでもクロックピットを
抽出でき、正しい基準クロック信号を生成でき、起動時
のディスク回転が定常回転となる以前からPLLひき込み
を行なえる。

第５図は本発明の第２実施例のブロック図、第６図は
その動作タイミングチャートを示す。第５図中、第２図
と同一構成部分には同一番号を付してその説明を省略す
る。このものは、レーザダウン等でクロックピット信号
ｂが得られなくなった場合、PLL回路の暴走を防止する
ものである。

第５図中、26₁,26₂は分周回路で、分周回路26₁は分周
回路25の出力を1/M₁分周してクロック信号ｅを得、分周
回路26₂は分周回路26₁の出力を更に1/M₂分周して第２図
に示す分周回路26の出力と同じ周波数の信号を得る。30
は単安定マルチバイブレータ（モノマルチ）で、分周回
路26₁の出力信号ｅからクリア信号ｆを得てカウンタ28,
Dフリップフロップ27を夫々クリアする。31はＤフリッ
プフロップで、Ｄフリップフロップ27の出力信号ｇと分
周回路26₁の出力信号ｅとから切換信号ｄを得る。32は
スピンドル制御回路で、1/N分周回路25の出力（ディス
ク回転数に比例）を用いてスピンドル33の回転数を一定
に保つように制御する。

次に、本発明の第２実施例の動作について第５図、第
６図と共に説明する。

起動初期において、第２図に示す第１実施例と同じ理
由によってクロックピット信号ｂが抽出され、一方、分
周回路26₁より信号e,モノマルチ30よりクリア信号ｆが
取出される。ここで、第１実施例と同様にオーバーフロ
ー信号ｃが取出されると、Ｄフリップフロップ27の出力
ｇはＨレベルとされ、Ｄフリップフロップ31において信
号ｇのＨレベルと次に入来する信号ｅとにより切換信号
ｄがＨレベルとされる。信号ｇは信号ｆのタイミングで
Ｌレベルとされる。切換信号ｄのＨレベルにより、起動
後期においては第１実施例と同様にディスクからのクロ
ックピット信号を基準にしたPLLがかけられる。

ここで、レーザダウンを生じるとクロックピット信号
ｂは取出されなくなり、オーバーフロー信号ｃが取出さ
れなくなる。これにより、信号ｇはＬレベルのままであ
り、Ｄフリップフロップ31において信号ｇのＬレベルと
次に入来する信号ｅとにより切換信号ｄがＬレベルとさ
れ、再び起動初期と同じスピンドルエンコーダ信号を基
準にしたPLLがかけられる。従って、クロックピット信
号ｂが消失してもVCO2が暴走することはなく、基準クロ
ック信号の周波数が極端に高くなったり低くなったりす
ることはない。この場合、VCO2の出力は常にディスク回
転数に比例しているので、スピンドル制御回路32によっ
てスピンドル33の回転数を常に一定に保つように制御す
ることができ、回転数検出精度を向上させるために、従
来例のような専用のスピンドルエンコーダを設けないで
もよく、１回転当り数パルスを得る磁極位置センサだけ
でよい。

なお、カウンタ28にｍ進カウンタを用いてこれをクロ
ックピットｍ′（＞ｍ）個毎にクリアさせるように構成
すると、ピット検出率がm/m′×100％以上になるとクロ
ックピット信号を基準にしたPLLとなり、それ以下にな
るとスピンドルエンコーダ信号を基準にしたPLLとな
る。この場合、パルスが数個程度ならば連続して抜けて
も支障のないようにピット数を選択してあり、100％で
しか換わらないようにしておく必要はない。

第７図は本発明の第３実施例のブロック図、第８図は
その動作タイミングチャートを示す。第７図中、第５図
と同一構成部分には同一番号を付してその説明を省略す
る。このものは、第２実施例のものに加え、スピンドル
エンコーダ信号によるPLLからクロックピット信号によ
るPLLに切換わった時、位相比較器20₂にて検出される位
相差がある一定値以上（遅れすぎ及び進みすぎ）あれ
ば、ループフィルタ23の時定数を大（スイッチ24を端子
に接続）に、位相差が一定値未満であればループフィ
ルタ23の時定数を小（スイッチ24を端子に接続）に切
換え、VCO2の出力発振周波数が急激に変化するのを抑制
して安定にクロックピット信号によるPLL引込みを行な
う。

第７図中、40は位相差監視回路で、VCO2からの分割ク
ロック信号を用いて分割信号V₁の前後に夫々パルスV₂,V
₀を出力するデコーダ41,位相比較器20₂のINCパルスとパ
ルスV₂とから出力Q₂を取出すＤフリップフロップ42,位
相比較器20₂のDECパルスとパルスV₀とから出力Q₀を取出
すＤフリップフロップ43,Dフリップフロップ42,43の各
出力Q₂,Q₀のアンドをとるアンドゲート44にて構成され
ている。この回路は、位相比較器20₂にて検出される位
相差がある一定値以下になった時にループフィルタ23の
時定数を大に切換えるものである。

次に本発明の第３実施例の動作について第７図、第８
図と共に説明する。

第７図において、1/N₂分周回路25₂の出力はデコーダ4
1にて分割クロック信号V₁,及び、これの前後にタイミン
グをもつパルスV₂,V₀とされ、夫々位相比較器20₂,Dフリ
ップフロップ42,43に供給される。一方、前述のように
スピンドルエンコーダ信号によるPLLからクロックピッ
ト信号によるPLLに切換わると（第８図では図示されて
いるタイミングより左方にあり、第８図ではこの切換タ
イミングは図示していない）、位相比較器20₂によって
クロックピット信号ｂと分割クロック信号V₁とが位相比
較される。

この位相比較による位相差が一定値以上（遅れすぎ）
であれば比較的パルス幅の広いINCパルスが出力され、
Ｄフリップフロップ42からはINCパルスのＬレベルとパ
ルスV₂とよりＬレベルのQ₂出力が取出される。一方、こ
の状態ではDECパルスはＨレベルであるので、Ｄフリッ
プフロップ43からはＨレベルのパルスQ₀が取出され、ア
ンドゲート44からはＬレベルの出力Q₁が取出される。こ
れにより、ループフィルタ23のスイッチ24は端子に接
続され、時定数が大となり、ループフィルタ23の制御帯
域は低い。このように、クロックピット信号ｂと分割ク
ロック信号V₁との位相差が一定値以上の時は、PLLとし
てはクロックピット信号によりPLLがかかっているもル
ープフィルタ23の時定数は大で、制御帯域を低くされて
おり、VCO2の出力発振周波数を変化させない。

ここで、位相差が一定値未満になれば比較的パルス幅
の狭いINCパルスが出力され、Ｄフリップフロップから
はINCパルスのＨレベルとパルスV₂とよりＨレベルの出
力Q₂が取出される。一方、この状態ではＤフリップフロ
ップ43からの出力Q₀はＨレベルのままであるので、アン
ドゲート44からはＨレベルの出力Q₁が取出される。これ
により、ループフィルタ23のスイッチ24は端子に接続
され、時定数が小となり、ループフィルタ23の制御帯域
は高くなる。このように、クロックピット信号ｂと分割
クロック信号V₁との位相差が一定値未満になった時は、
ループフィルタ23の時定数を小にして制御帯域を高く
し、VCO2の出力発振周波数を変化させる。

即ち、一般にスピンドルエンコーダ信号によるPLLの
際のループフィルタ23の時定数はクロックピット信号に
よるそれに比して１桁以上大きいので、クロックピット
信号ｂと分割クロック信号V₁との位相差が大きいのにVC
O2の出力発振周波数を急激に変化させると安定にクロッ
クピット信号によるPLLに引込むことができないが、本
実施例のように位相差が小さくなってからVCO2の出力発
振周波数を変化させれば安定に引込むことができる。

上記時定数が小の状態において、ディスクの欠陥等に
よってクロックピットが例えば１個抜けたとすると、ク
ロックピット信号ｂと分割クロック信号V₁との位相関係
は実質上進みすぎるということになる。これにより、分
割クロック信号V₁のタイミングでDECパルスがＬレベル
となり、Ｄフリップフロップ43からはDECパルスのＬレ
ベルとパルスV₀とによりＬレベルの出力Q₂が取出され、
アンドゲート44からはＬレベルの出力Q₁が取出される。
これにより、ループフィルタ23のスイッチ24は端子に
接続され、時定数が大となり、ループフィルタ23の制御
帯域は低くされる。この場合、スピンドルエンコーダ信
号によるPLLに戻さないまでのループフィルタ23の時定
数を大にすれば、クロックピット抜けによるVCO2の暴走
を防止することができる。

〔発明の効果〕

以上説明した如く、本発明によれば、ディスクの回転
が定常速度に達していない前にクロックピット信号を基
準にしたPLLをかけることができるので、定常速度に達
していない前にでも正しい基準クロックを得て情報のリ
ードライトを行なうことができる。又、レーザダウン等
でクロックピットが検出できなくなってもスピンドルエ
ンコーダ信号を基準にしたPLLがかけられるので、VCOが
暴走する心配はない。更に、クロックピット信号による
PLLに切換った時、クロックピットと分割信号との位相
差が大きい時はループフィルタの時定数を大、小さい時
はそれを小にしているので、VCOの出力発振周波数が急
激に変化することはなく、安定にクロックピット信号を
基準にしたPLLに引込み得、しかも、小規模なクロック
ピットの欠落に対しても安定性を増すことができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図及び第３図は夫々本発明の第１実施例のブロック
図及びその動作タイミングチャート、 第４図は本発明に用いるループフィルタの動作原理図、 第５図及び第６図は夫々本発明の第２実施例のブロック
図及びその動作タイミングチャート、 第７図及び第８図は夫々本発明の第３実施例のブロック
図及びその動作タイミングチャート、 第９図はサンプルサーボ方式光ディスク装置のディスク
ピットを説明する図、 第10図は一般の基準クロック信号生成回路のブロック
図、 第11図及び第12図は夫々位相比較器の回路図及びその信
号波形図、 第13図は従来の基準クロック信号生成回路のブロック図
を示す。 図において、 １はクロックピット抽出回路、 ２はVCO、 3,25,25₁,25₂,26,26₁,26₂は分周回路、 11,50,52は引込み判定回路、 20₁,20₂は位相比較器、 21はスピンドルエンコーダ、 22はスイッチ回路、 23はループフィルタ、 24はスイッチ、 27,31,42,43はＤフリップフロップ、 28はカウンタ、 30はモノマルチ、 32はスピンドル制御回路、 33はスピンドル、 40は位相差監視回路、 41はデコーダ、 44はアンドゲート、 51は監視回路 を示す。

フロントページの続き (56)参考文献 特開 昭63−213167（ＪＰ，Ａ) 特開 平１−112572（ＪＰ，Ａ) 特開 平２−64967（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/10 - 20/14

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】光ディスクに周期的に記録されているクロ
   ックピットを検出して得たクロックピット信号（R₁）を
   基準にしてPLL回路（フェーズ・ロックド・ループ）回
   路により情報のリード、ライトの基準となる基準クロッ
   ク信号を生成する回路において、 クロック信号（nf）を発生するVCO（電圧制御発振器）
   （２）と、 上記クロックピット信号（R₁）とクロック信号（nf）を
   分周した第１の分割クロック信号（Va）とを位相比較す
   る第１の位相比較器（20₂）と、 上記光ディスクの回転速度に対応したスピンドルエンコ
   ーダ信号（R₂）と該第１の分割クロック信号（Va）を分
   周してこれよりも低い周波数の第２の分割クロック信号
   （Vb）とを位相比較する第２の位相比較器（20₁）と、 上記第１及び第２の位相比較器（20₂）（20₁）の各出力
   の一方を選択するスイッチ回路（22）と、 上記第１及び第２の位相比較器（20₂）（20₁）による夫
   々のPLLに対応して夫々異なる大小２種の時定数を設定
   されており、該第１のスイッチ回路（22）の出力から上
   記VCO（２）の制御信号を作るループフィルタ（23）
   と、 上記光ディスク回転起動時に上記第２の位相比較器（20
   ₁）の出力を選択するように上記スイッチ回路（22）を
   切換えると共に、上記ループフィルタ（23）の時定数を
   大に切換え、上記クロックピット信号（R₁）が一定の個
   数以上検出できた時に上記第１の位相比較器（20₂）の
   出力を選択するように上記スイッチ回路（22）を切換え
   ると共に、上記ループフィルタ（23）の時定数を小に切
   換える引込み判定回路（50）とよりなることを特徴とす
   るサンプルサーボ方式光ディスク装置の基準クロック信
   号生成回路。
2. 【請求項２】上記引込み判定回路（50）は、上記VCO
   （２）からの分割クロック信号（Vc）によって常に上記
   クロックピット信号（R₁）が一定期間内に一定に個数以
   上検出できているか否かを監視する監視回路（51）であ
   り、該一定の個数以上検出できなかった時には上記第２
   の位相比較器（20₁）の出力を選択するように上記スイ
   ッチ回路（22）を切換えると共に、上記ループフィルタ
   （23）の時定数を大に切換えることを特徴とする請求項
   １記載のサンプルサーボ方式光ディスク装置の基準クロ
   ック信号生成回路。
3. 【請求項３】光ディスクに周期的に記録されているクロ
   ックピットを検出して得たクロックピット信号（R₁）を
   基準にしてPLL回路（フェーズ・ロックド・ループ）回
   路により情報のリードライトの基準となる基準クロック
   信号を生成する回路において、 クロック信号（nf）を発生するVCO（電圧制御発振器）
   （２）と、 上記クロックピット信号（R₁）と該クロック信号（nf）
   を分周した第１の分割クロック信号（Va）とを位相比較
   する第１の位相比較器（20₂）と、 上記光ディスクの回転速度に対応したスピンドルエンコ
   ーダ信号（R₂）と該第１の分割クロック信号（Va）を分
   周してこれよりも低い周波数の第２の分割クロック信号
   （Vb）とを位相比較する第２の位相比較器（20₁）と、 上記第１及び第２の位相比較器（20₂）（20₁）の各出力
   の一方を選択するスイッチ回路（22）と、 上記第１及び第２の位相比較器（20₂）（20₁）による夫
   々のPLLに対応して夫々異なる大小２種の時定数を設定
   されており、該第１のスイッチ回路（22）の出力から上
   記VCO（２）の制御信号を作るループフィルタ（23）
   と、上記VCO（２）からの分割クロック信号（Vc）によ
   って常に上記クロックピット信号（R₁）が一定期間内に
   一定の個数以上検出できているか否かを監視すると共
   に、上記光ディスク回転起動時に上記第２の位相比較器
   （20₁）の出力を選択するように上記スイッチ回路（2
   2）を切換え、上記クロックピット信号（R₁）が一定の
   個数以上検出できた時に上記第１の位相比較器（20₂）
   の出力を選択するように上記スイッチ回路（22）を切換
   え、一定の個数以上検出できなかった時には上記第２の
   位相比較器（20₁）の出力を選択するように上記スイッ
   チ回路（22）を切換える引き込み判定回路（52）と、 上記第１の位相比較器（20₂）の出力から上記クロック
   ピット信号（R₁）と上記分割クロック信号（Va）とが一
   定の位相差内にあるか否かを監視し、該位相差内にある
   時は上記ループフィルタ（23）の時定数を小に、該位相
   差内にない時は上記ループフィルタ（23）の時定数を大
   に切換える位相差監視回路（40）とよりなることを特徴
   とするサンプルサーボ方式光ディスク装置の基準クロッ
   ク信号生成回路。