JPH0719445B2 - 記録再生用クロック生成回路 - Google Patents

記録再生用クロック生成回路

Info

Publication number
JPH0719445B2
JPH0719445B2 JP62319563A JP31956387A JPH0719445B2 JP H0719445 B2 JPH0719445 B2 JP H0719445B2 JP 62319563 A JP62319563 A JP 62319563A JP 31956387 A JP31956387 A JP 31956387A JP H0719445 B2 JPH0719445 B2 JP H0719445B2
Authority
JP
Japan
Prior art keywords
clock
signal
circuit
synchronization
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62319563A
Other languages
English (en)
Other versions
JPH01159872A (ja
Inventor
文彦 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP62319563A priority Critical patent/JPH0719445B2/ja
Priority to US07/162,625 priority patent/US4872155A/en
Priority to US07/280,042 priority patent/US5065384A/en
Priority to US07/367,771 priority patent/US4982110A/en
Publication of JPH01159872A publication Critical patent/JPH01159872A/ja
Publication of JPH0719445B2 publication Critical patent/JPH0719445B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1879—Direct read-after-write methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、記録再生用クロック生成回路に関し、特にサ
ンプルドフォーマット方式によるデータ記録再生のため
のクロックを生成するクロック生成回路に関する。
背景技術 例えばDRAW（Direct Read After Write）ディスクと称
される光ディスクには第３図に示す如きサーボバイトが
記録されている。光ディスクの各セクタは43のサーボブ
ロックからなり、１サーボブロックは２バイトのサーボ
バイトとそれに続く16バイトのデータバイトにより構成
される。サーボバイトは２つのウォブルドピットと１つ
のクロックピットとからなり、ウォブルピットはトラッ
クセンタの左右に配置されている。ピックアップの情報
検出点（情報検出用光スポット）がトラックセンタ上を
移動すると左右のウォブルドピットにおける光量の低下
量が等しくなり、移動位置が左右にずれると、そのずれ
の方向と量に対応して２つのウォブルドピットにおける
光量の低下量が変化する。従って、２つの位置における
低下量の差（RF信号のレベル差）からトラッキングエラ
ー信号が生成され、このトラッキングエラー信号が続く
データバイトの区間保持される。
また、２つのウォブルドピットは、16トラック毎に長い
区間と短い区間に変化され、この間隔の変化を検出する
ことにより、高速サーチ時においてもトラックの数を正
確に計数（16トラックカウンティング）することができ
るようになっている。
更に後に位置するウォブルドピットとクロックピット間
の距離Ｄは、データバイト中に現われない特殊な長さに
設定されている。従って、この距離Ｄを同期信号として
検出することができる。検出した同期信号を基にして各
種のタイミング信号が生成される。クロックは、クロッ
クピットの検出信号に対応して生成される。尚、距離Ｄ
の鏡面部は、フォーカスエリヤとされ、そこにおいてフ
ォーカスエラー信号が検出され、続くデータバイトの区
間保持される。
以上の如きサーボバイトが記録された例えば５インチの
DRAWディスクを1800rpmで回転させた場合、クロックピ
ットによりRF信号中に発生するエッジは、41.28KHzの繰
り返し周波数を有している。
このようなDRAWディスクにサーボバイトに続いて記録さ
れているデータを再生するためのクロックを生成するク
ロック生成回路として第４図に示す如き回路が考えられ
る。
第４図において、ピックアップ１によってディスク（図
示せず）から得られたRF信号は、ヘッドアンプ２によっ
て増幅されたのち微分エッジ検出回路３に供給される。
微分エッジ検出回路３は、RF信号を微分して得た信号の
エッジを検出して各エッジに対応するパルス列からなる
エッジパルスを出力する構成となっている。この微分エ
ッジ検出回路３から出力されたエッジパルスａは、同期
信号検出回路４に供給されると同時にAND（論理積）ゲ
ート５の一方の入力端子に供給される。同期検出回路４
にはPLL（Phase Locked Loop）回路６から再生クロック
が供給されている。同期検出回路４は、例えばエッジパ
ルスａ中の連続する２つのパルスの間隔を再生クロック
をカウントすることによって測定し、得られた測定値が
所定量に等しくなったとき同期信号検出信号ｂを発生す
るように構成されている。この同期信号検出信号ｂは、
ゲートパルス発生回路７に供給される。ゲートパルス発
生回路７は、PLL回路６からの再生クロックｅによって
同期信号検出信号ｂが出力されてから所定時間経過後に
所定時間幅のクロックゲートパルスｃを発生するように
構成されている。ゲートパルス発生回路７から出力され
たクロックゲートパルスｃは、ANDゲート５の他方の入
力端子に供給される。
ANDゲート５の出力は、PLL回路６の位相比較回路８に供
給される。位相比較回路８は、ANDゲート５の出力と分
周回路９の出力の位相比較を行ない、位相比較結果をロ
ーパスフィルタ（以下、LPFと称す）10に供給する。LPF
10により平滑された信号は、電圧制御発振器（以下、VC
Oと称す）11に制御電圧として供給される。VCO11から制
御電圧に対応した位相の再生クロックｅ（例えば11.145
6MHz）が出力される。この再生クロックｅは、分周回路
９により270分周され、41.28KHzの信号として位相比較
回路８に供給される。
以上の構成において、ピックアップ１の光スポットがサ
ーボバイトをトレースすると、ピットの存在する部分で
RF信号のレベルが低下するので、微分エッジ検出回路３
からピットの位置に対応して第５図（Ａ）に示す如きエ
ッジパルスａが出力される。このエッジパルスａの間隔
が距離Ｄに対応する長さに等しくなったとき、同期検出
回路４から同期信号検出信号ｂが出力され、この同期信
号検出信号ｂを基準にしてクロックピットに対応して発
生するクロックエッジパルスをゲートする第５図（Ｂ）
に示す如きゲートパルスｃがゲートパルス発生回路７か
ら出力される。このエッジパルスａとゲートパルスｃが
ANDゲート５に供給されることにより第５図（Ｃ）に示
す如くクロックピットに対応したクロックエッジパルス
ｄのみが分離されてPLL回路６の位相比較回路８に供給
される。この結果、クロックエッジパルスｄに同期した
例えば11.1456MHzの再生クロックｅがPLL回路６によっ
て発生する。
ここで、５インチのDRAWディスクを1800rpmで回転させ
た場合、クロックピット（クロックエッジパルス）の繰
り返し周波数は41.28KHzになる。このクロックエッジパ
ルスのパルス列のパルス幅を半クロック（約45ns）とす
ると、そのスペクトラムは第６図に示すように、クロッ
ク周波数11.1456MHzの前後に、41.28KHzのサンプリング
周波数の間隔でエネルギーが間欠的に分布するようにな
る。そのパルス幅を変化させるとスペクトラムは第７図
に示すようになる。
第４図の従来のクロック生成回路においては、位相比較
回路８において同一周波数の入力信号の位相比較を行な
っているので、11.1456MHz±41.28NMHz（Ｎは整数）の
スペクトラムにミスロックする恐れはない。しかしなが
ら、位相比較回路８の精度が1/270なのでクロックのジ
ッタが増えるという問題があり、さらにPLL回路６から
出力される再生クロックによって同期信号の検出がなさ
れ、かつこの同期信号によってPLL回路６に供給される
クロックエッジパルスを選択するためのゲートパルスが
生成されるので、起動時において安定した同期信号の検
出がなされずPLL回路６がロックするまで時間がかかる
こととなり、安定した起動が行なえないという問題があ
った。
発明の概要 本発明は、上記した点に鑑みてなされたものであって、
安定した起動が行なえる記録再生用クロック再生回路を
提供することを目的とする。
本発明による記録再生用クロック生成回路は、所定周波
数の基準クロックを発生し、この基準クロックによって
入力信号中の互いに隣接する２つのパルスの間隔を判定
して得た値が所定基準値に等しいとき第１同期信号検出
信号を発生し、この第１同期信号検出信号によって入力
信号中のクロックエッジパルスを分離して出力し、分離
されたクロックエッジパルスと発生タイミングが一致す
る所定周波数の再生クロックを発生する構成となってい
る。
実 施 例 以下、本発明の実施例につき第１図及び第２図を参照し
て詳細に説明する。
第１図において、ピックアップ１、ヘッドアンプ２、微
分エッジ検出回路３、同期検出回路４及びゲートパルス
発生回路７は、第４図の装置と同様に接続されている。
しかしながら、本例においては同期検出回路４及びゲー
トパルス発生回路７には水晶発振器等からなるクロック
発生回路15からマスタークロックｆが供給されている。
また、同期検出回路４は、第４図の回路における構成の
他、同期信号検出信号ｂが所定間隔で連続して出力され
た回数が所定の回数に達したとき同期完了信号ｇを出力
する回路を有している。また、微分エッジ検出回路３か
ら出力されるエッジパルスａは、クロックエッジ選択回
路16及び同期検出回路17に供給される。クロックエッジ
選択回路16において、エッジパルスａは３入力ANDゲー
ト18、19の１入力になっている。ANDゲート18にはゲー
トパルス発生回路７から出力されたゲートパルスｃが供
給されると共に同期検出路17から出力される同期完了信
号ｈがインバータ20を介して供給される。同期完了信号
ｈは、３入力ANDゲート19に直接供給される。ANDゲート
19には、ゲートパルス発生回路21から出力されるゲート
パルスｊが供給される。これらANDゲート18及び19の出
力は、OR（論理和）ゲート22を介してクロックエッジ選
択回路16の出力としてロック検出回路23に供給される。
同期検出回路17は、PLL回路24から出力される再生クロ
ックｅによってエッジパルスａ中の同期信号を検出して
同期信号検出信号ｉを発生すると共に同期信号検出信号
ｉが所定間隔で連続して出力された回数が所定回数に達
したとき同期終了信号ｈを出力するように構成されてい
る。この同期検出回路17から出力された同期信号検出信
号ｉは、ゲートパルス発生回路21に供給される。ゲート
パルス発生回路21は、ゲートパルス発生回路７と同様に
PLL回路24からの再生クロックｅによって同期信号検出
信号ｉが出力されてから所定時間経過後に所定幅のゲー
トパルスｊを発生するように構成されている。
一方、クロックエッジ選択回路16の出力は、ロック検出
回路23及びPLL回路24に供給される。ロック検出回路23
において、クロックエッジ選択回路16の出力は４分周回
路25に供給される。４分周回路25は、クロックエッジ選
択回路16の出力を４分周したタイミングで所定幅のパル
スを出力するように構成されている。この４分周回路25
の出力パルスは、カウンタ26のリセット入力端子に供給
される。カウンタ26のイネーブル入力端子には同期検出
回路４から出力された同期完了信号ｇが供給され、クロ
ック入力端子には再生クロックｅが供給されている。カ
ウンタ26は、再生クロックｅによってカウント値が徐々
に変化し、４分周回路25の出力パルスの立ち下がりエッ
ジによってカウント値がリセットされるように構成され
ている。このカウンタ26の出力データは、ラッチ回路27
に供給されている。ラッチ回路27のクロック入力端子に
は４分周回路25の出力パルスが供給されており、この出
力パルスの立ち下がりエッジによってカウンタ26の出力
データがラッチ回路27にラッチされる。ラッチ回路27に
ラッチされた値CXは、比較回路28において基準値と比較
される。比較回路28は、カウント値CXに応じた周波数エ
ラー信号ｌを出力すると共にカウント値がCA以上かつCB
以下（但し、CA＜CB）のとき高レベルのロック検出信号
ｋを出力するように構成されている。この比較回路28か
ら出力されるロック検出信号ｋは、３ステートのバッフ
ァ29の制御入力端子及びPLL回路24の位相比較回路33に
供給される。バッファ29は、制御入力が高レベルになっ
たときはオープン状態となる。このバッファ29の入力端
子には比較回路28から出力される周波数エラー信号ｌが
供給される。バッファ28は、制御入力が低レベルになっ
たとき、生成された周歩数エラー信号ｌをPLL回路24に
おけるLPF30に供給する。また、位相比較回路33は、制
御入力ｋが低レベルのときはオープンとなって出力を出
さないように構成されている。
PLL回路24において、クロックエッジ選択回路16の出力
と分周回路32から出力される再生クロックｅとが位相比
較回路33に供給されて位相比較がなされ、両信号間の位
相差に応じた位相差信号が生成される。なお、位相比較
回路33としては特開昭62−59746号に開示されている回
路を使用することができる。
位相比較回路33の出力は、LPF30によって平滑されたの
ちVCO31に制御信号として供給される。VCO31によって生
成された制御信号に対応した位相のクロックは、分周回
路32による２分周され、再生クロックｅとして出力され
ると共に位相比較回路33に供給される。
以上の構成において、ディスクの読取開始時に微分エッ
ジ検出回路３からエッジパルスａが出力され始めたと
き、クロック発生回路15から出力される安定したマスタ
ークロックｆによって同期検出回路４において同期信号
が直ちに検出され同期信号検出信号ｂが出力される。こ
の同期信号検出信号ｂが所定回数発生したとき同期完了
信号ｇが出力される。この同期完了信号ｇがカウンタ26
に供給されると、カウンタ26はカウント動作を開始す
る。
一方、同期検出回路17においては再生クロックｅを出力
するPLL回路24がロック状態にない場合は、同期信号の
検出が行なわれず、同期完了信号ｈが出力されることは
ない。従って、このときはクロックエッジ選択回路16に
おいてはゲートパルス発生回路７から出力されたゲート
パルスｃによってエッジパルスａから分離されたクロッ
クエッジパルスｄがANDゲート18を経て選択的に出力さ
れる。このクロックエッジパルスｄがPLL回路24の位相
比較回路33に供給されて再生クロックｅが生成される。
また、クロックエッジパルスｄが４分周回路25によって
４分周されたのちカウンタ26及びラッチ回路27に供給さ
れると、クロックエッジパルスｄの間隔（同期信号の間
隔にほぼ等しい）に対応するカウントデータがラッチ回
路27に保持される。今、クロックの周波数が11.1456MHz
なのでクロックエッジパルスの間隔は正常時270クロッ
クに対応する。また、４分周がなされているので、ラッ
チ回路27に保持されるカウント値は1080±Ｍとなり、10
77乃至1083をPLL回路24のロック範囲とすると、カウン
ト値CXが1077未満のとき又は1083を超えるときロックが
外れたことになる。
ラッチ回路27にラッチされた値CXは、比較回路28におい
て基準値と比較される。今、CA＝1077、CB＝1083とする
とカウント値CXが1077乃至1083の間にあるとき比較回路
28からロック検出信号ｋが出力されてバッファ29に供給
される。このロック検出信号ｋとしての高レベル信号が
制御信号としてバッファ29に供給されると、バッファ29
はオープン状態となり、LPF30に周波数エラー信号ｌは
出力されない。
バッファ29の制御入力端子に低レベル信号が供給される
と、バッファ29はイネーブル状態になる。この場合、比
較回路28は、カウント値CXが1077未満のとき例えば低レ
ベル信号を周波数エラー信号ｌとして出力することによ
りバッファ29に低レベル信号を出力させ、カウント値CX
が1083より大のときは高レベル信号を周波数エラー信号
ｌとして出力することによりバッファ29に低レベル信号
を出力させる。このバッファ29の出力がLPF30を介してV
CO31に供給され、その発振周波数が変化する。
ロック検出されない状態ではバッファ29からの出力が発
せられて位相比較回路33の出力はオープンとなる。この
結果、バッファ29から出力が発せられたときPLL回路24
は、ロック範囲の周波数まで速やかに駆動される。ま
た、位相比較回路33は、相互に異なる周波数のデータク
ロックと再生クロックの位相比較を行なうが、PLL回路2
4が周波数制御ループを持つことになるので異なるスペ
クトラムへのミスロックが防止される。
第２図は、第１図の回路における同期検出回路17の具体
回路例を示す図である。同図において、エッジパルスａ
は、ANDゲート35を経てカウンタ36に供給される。カウ
ンタ36は、エッジパルスａが供給されたとき、それまで
のカウント値を一旦リセットした後、入力される再生ク
ロックｅのカウントを開始する。ウインドウデコーダ37
は、カウンタ36のカウント値が例えば18（＝19−１）と
なったときから20（＝19＋１）を超えるまでの区間ウイ
ンドパルスｍを出力する。8chのエッジパルスが入力さ
れたのち、19chクロック後に12chのエッジパルスが入力
されるとANDゲート38が導通し、同期信号検出信号ｉが
出力される。
また、２つのエッジパルスの間隔が19chクロックより短
いとき、２つの目のエッジパルス入力時にカウンタ36が
再度ロードされ、カウント値がリセットされる。また、
間隔が19chクロックより長いとき、ウインドデコーダ37
からオーバフロー信号ｐが出力され、カウンタ36のカウ
ント動作は禁止される。そして、カウンタ36は次のエッ
ジパルスが入力されたとき再度ロードされる。このよう
に間隔が同期信号と異なる場合は同期信号検出信号ｉは
出力されない。
この同期信号検出信号ｉは、保護回路39に供給される。
保護回路39は、カウンタ40、ウインドデコーダ41及びAN
Dゲート42からなる第１の回路43と、カウンタ44、ウイ
ンドウデコーダ45及びANDゲート46からなる第２の回路4
7と、Ｒ−Ｓフリップフロップ48と、ANDゲート49とで構
成されている。回路43及び47は、カウンタ36、ウインド
ウデコーダ37及びANDゲート38からなる回路と基本的に
同一の構成となっている。但し、ウインドウデコーダ4
1、45は、サーボバイトの間隔である270±1chクロック
を基準間隔として設定してある。
カウンタ40は、ANDゲート38から同期信号検出信号ｉが
供給されると、再生クロックｅのカウントを開始する。
ウインドウデコーダ41は、カウンタ40のカウント値が26
9、270又は271のとき高レベルのウインドウ信号を出力
するように構成されている。このため、ANDゲート42
は、連続する２つの同期信号検出信号ｉの間隔が270ch
クロックであるとき高レベル信号を出力する。従って、
回路43により同期信号の間隔が検出される。
ANDゲート42から出力された高レベル信号がカウンタ44
に供給されたとき、カウンタ44はクロックのカウントを
開始する。ウインドウデコーダ45は、カウンタ44のカウ
ント値が26・９、270又は271のとき高レベルのウインド
ウ信号を出力するように構成されている。このため、AN
Dゲート46は、連続する２つのANDゲート42の出力の間隔
が270chクロックであるとき高レベル信号を出力する。
従って、回路47により、正しい間隔の同期信号が連続し
て２回検出された否かが判定される。
ANDゲートから高レベル信号が出力されると、Ｒ−Ｓフ
リップフロップ48がセットされ、そのＱ出力端子から高
レベルの同期完了信号ｈが出力される。フリップフロッ
プ48がセットされると、そのＱ出力が１入力となってい
るANDゲート49から同期完了信号ｈがそのまま出力され
てデコーダ50に供給される。デコーダ50は、ANDゲート4
9から同期完了信号ｈが供給されたとき、その位置（同
期信号の位置）を基準にして、次のサーボバイトの8ch
エッジパルスのタイミングにおいて所定幅のウインドウ
パルスを出力する。フリップフロップ48がセットされた
ときインバータ51の出力は低レベルになるので、デコー
ダ50の出力がORゲート52を介してANDゲート35に供給さ
れる。従って、以後ANDゲート35は8chエッジパルスと12
chエッジパルスだけを通過させ、他のエッジパルスはマ
スクされる。
以上の如く、第２図の回路においては同期信号が安定し
て検出されているときは、同期信号の中間のエッジパル
スをマスクし、起動時等の如く同期信号が安定して検出
されないときは、マスクしないようになされている。こ
のため、データを同期信号として誤検出し、正しい同期
信号の検出に時間がかかることが防止されるとともに、
ノイズ、欠陥等に起因するパルスにより同期信号が検出
されなくなる確率を少なくすることができる。
尚、フリップフロップ48は、イニシャライズ時にリセッ
トパルスによりリセットされ、イニシャライズ時には同
期信号を構成する２つのエッジパルスの中間の部分（ミ
ラー部）をマスクすることはなされないようになってい
る。これは、イニシャライズ時も２つのエッジパルスの
中間の部分をマスクするようにすると、データ信号を同
期信号として誤検出し、正しい検出が行なわれるまでに
時間がかかるからである。
また、第１図の構成では同期検出回路4,ゲートパルス発
生回路７の同期検出系にクロック発生回路15からのマス
タークロックｆを供給するようにしているが、VCO31の
フリーラン周波数が基準周波数に調整されておりかつ温
度等によるドリフトが十分小さいものとすれば、VCO31
のフリーラン周波数をそのまま代りに用いることも可能
である。
発明の効果 以上詳述した如く本発明による記録再生用クロック生成
回路は、所定周波数の基準クロックを発生し、この基準
クロックによって入力信号中の互いに隣接する２つのパ
ルスの間隔を測定して得た値が所定基準値に等しいとき
第１同期信号検出信号を発生し、この第１同期信号検出
信号によって入力信号中のクロックエッジパルスを分離
して出力し、分離されたクロックエッジパルスと発生タ
イミングが一致する所定周波数の再生クロックを発生す
る構成となっているので、起動時においても安定した基
準クロックによって同期信号が検出されることとなり、
データの変動幅すなわちスピンドルの回転誤差の許容幅
が広がり、安定した起動を行なうことができるのであ
る。
【図面の簡単な説明】
第１図は、本発明の一実施例を示す回路ブロック図、第
２図は、第１図の回路における同期検出回路17の具体回
路例を示す回路図、第３図は、サーボバイトパターンを
示す図、第４図は、従来のクロック生成回路を示すブロ
ック図、第５図は、第４図の回路の動作を示すタイミン
グチャート、第６図及び第７図は、クロックエッジパル
スのスペクトラム図である。 主要部分の符号の説明 ４、17……同期検出回路 ７、21……ゲートパルス発生回路 16……クロックエッジ選択回路 23……ロック検出回路 24……PLL回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】互いに隣接する２つのパルス間の所定長の
    区間を同期信号区間とするパルスを含む読取信号中の前
    記同期信号区間を基準にした所定位置に存在するクロッ
    クエッジパルスに同期した所定周波数の再生クロックを
    再生する記録再生用クロック生成回路であって、所定周
    波数の基準クロックを発生する第１クロック発生手段
    と、前記基準クロックによって入力信号中の互いに隣接
    する２つのパルス間隔を測定して得た値が所定基準値に
    等しいとき第１同期信号検出信号を発生する第１同期検
    出手段と、前記第１同期信号検出信号によって入力信号
    中のクロックエッジパルスを分離して出力する分離手段
    と、前記分離手段から出力された前記クロックエッジパ
    ルスに同期した所定周波数の再生クロックを発生する第
    ２クロック発生手段とからなる記録再生用クロック生成
    回路。
  2. 【請求項２】前記第２クロック発生手段は、前記クロッ
    クエッジパルスと前記クロックエッジパルスとは異なる
    周波数の再生クロックとの位相比較を行なう位相比較回
    路を含むフェイズロックドループ回路と、前記クロック
    エッジパルスの間隔を前記再生クロックによって測定し
    て得た値に対応した信号を前記フェイズロックドループ
    回路に供給して前記再生クロックの周波数を制御する周
    波数制御回路とからなることを特徴とする特許請求の範
    囲第１項記載の記録再生用クロック生成回路。
  3. 【請求項３】前記分離手段は、前記再生クロックによっ
    て入力信号中の互いに隣接する２つのパルスの間隔を測
    定して得た値が所定値に等しいとき第２同期信号検出信
    号を発生する手段と、前記第２同期信号検出手段が所定
    間隔をもって所定回数連続して発生したとき同期完了信
    号を発生する手段とを備え、前記同期完了信号の存在時
    は前記第２同期信号検出信号によって入力信号中のクロ
    ックエッジパルスを分離して出力することを特徴とする
    特許請求の範囲第１項記載の記録再生用クロック生成回
    路。
JP62319563A 1987-03-13 1987-12-17 記録再生用クロック生成回路 Expired - Lifetime JPH0719445B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62319563A JPH0719445B2 (ja) 1987-12-17 1987-12-17 記録再生用クロック生成回路
US07/162,625 US4872155A (en) 1987-03-13 1988-03-01 Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US07/280,042 US5065384A (en) 1987-12-17 1988-12-05 Clock signal generating circuit for a data storing and reproducing system
US07/367,771 US4982110A (en) 1987-03-13 1989-06-19 Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62319563A JPH0719445B2 (ja) 1987-12-17 1987-12-17 記録再生用クロック生成回路

Publications (2)

Publication Number Publication Date
JPH01159872A JPH01159872A (ja) 1989-06-22
JPH0719445B2 true JPH0719445B2 (ja) 1995-03-06

Family

ID=18111660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62319563A Expired - Lifetime JPH0719445B2 (ja) 1987-03-13 1987-12-17 記録再生用クロック生成回路

Country Status (2)

Country Link
US (1) US5065384A (ja)
JP (1) JPH0719445B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134670A (ja) * 1990-09-25 1992-05-08 Olympus Optical Co Ltd データ記録再生装置
US5208833A (en) * 1991-04-08 1993-05-04 Motorola, Inc. Multi-level symbol synchronizer
US5204848A (en) * 1991-06-17 1993-04-20 International Business Machines Corporation Adjusting amplitude detection threshold by feeding back timing-data phase errors
JPH0562367A (ja) * 1991-09-03 1993-03-12 Hitachi Ltd データ再生装置
JP2636677B2 (ja) * 1993-06-02 1997-07-30 日本電気株式会社 半導体集積回路
US5526332A (en) * 1993-06-22 1996-06-11 Matsushita Electric Industrial Co., Ltd. Reference clock generator for sampled servo type disk unit and disk unit
US5663942A (en) * 1994-05-02 1997-09-02 Matsushita Electric Industrial Co., Ltd. Jitter measurement apparatus detecting amplitude of phase errors between information signal and synchronized clock signal
US5691967A (en) * 1994-09-20 1997-11-25 Sony Corporation Recording or reproducing apparatus having a spindle servo control runaway prevent feature
DE19932635B4 (de) * 1999-02-15 2005-04-21 Siemens Ag Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit
TWI261222B (en) * 2003-12-17 2006-09-01 Via Tech Inc Method and circuit for detecting/correcting readout clock of the disc
US8619938B2 (en) * 2007-12-28 2013-12-31 Mediatek Inc. Clock generation devices and methods
US8451971B2 (en) * 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
US8526559B2 (en) * 2008-05-30 2013-09-03 Mediatek Inc. Communication systems and clock generation circuits thereof with reference source switching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2143385A (en) * 1983-07-13 1985-02-06 Plessey Co Plc Phase lock loop circuit
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock

Also Published As

Publication number Publication date
US5065384A (en) 1991-11-12
JPH01159872A (ja) 1989-06-22

Similar Documents

Publication Publication Date Title
US4872155A (en) Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US6147530A (en) PLL circuit
JPH0719445B2 (ja) 記録再生用クロック生成回路
JPH0793893A (ja) 画像情報処理装置
JP2568110B2 (ja) フェーズロックドループ回路
JPH0223945B2 (ja)
JPH0339352B2 (ja)
JPH0490168A (ja) 光磁気ディスク装置のデータ再生回路
JPH01133269A (ja) アナログフロッピーディスクデータセパレータ
JP3222128B2 (ja) 同期信号再生装置および同期信号再生方法
JP2675096B2 (ja) 再生信号補正方法
JPH1079124A (ja) 光ディスク装置
JPS62204469A (ja) デ−タ再生方式
JP2876602B2 (ja) デジタルディスク再生装置の同期検出装置
JPH0887835A (ja) 光ディスク再生装置
JPH0785331B2 (ja) デイジタルｐｌｌ
JPS63224519A (ja) クロツク生成回路
JPH05183431A (ja) 位相同期回路
KR100614966B1 (ko) 광 기록장치의 워블위상동기회로 및 그 방법
JPH028385B2 (ja)
JPH06302107A (ja) クロックピット抽出装置
JPH07130101A (ja) 円盤状記録媒体の記録装置及び円盤状記録媒体の再生装置
JPH0430104B2 (ja)
JPS63220472A (ja) ディスク記録情報再生装置における位相同期回路
JPH0877723A (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 13