JPS62204469A

JPS62204469A - デ−タ再生方式

Info

Publication number: JPS62204469A
Application number: JP4410186A
Authority: JP
Inventors: Masamitsu Suzuki; 政光鈴木; Wasaku Yamada; 山田　和作
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-03-03
Filing date: 1986-03-03
Publication date: 1987-09-09
Anticipated expiration: 2009-11-16
Also published as: JPH0693310B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、１セクタの記録データが、プリフォーマット
領域と所定間隔のギャップを置いて、フレーム同期信号
で区切られた複数のデータフレームを配置したフレーム
構成に形成されているデータ記録形式をもつ記録装置に
おいて、データフレームの先頭のデータを確実に再生で
きるデータ再生方式に関する。

［従来技術］コンピュータシステムの補助記憶装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられているが、近年、これらの磁気記録媒体よりも記
録密度を格段に大きくできる光学的記録媒体（例えば光
ディスク等）を、補助記憶装置に用いようとする提案が
ある。

例えば光ディスクでは、レーザスポットにより、直径１
μｍ程度のビット（小孔）を表面の記録トラック上に２
μｍ程度の周期（間隔）で形成することでデータを記録
し、記憶容量は約３０ｃｍの直径のもので１枚あたり１
０１１〜１０”ビット程度である。

さて、一般に補助記憶装置はアクセス速度が主記憶装置
に比べてかなり遅いので、データはある程度のまとまっ
た量のブロック毎に、連続した領域に記録される。

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定ブロックをセクタに構成し、
各セクタにアドレス（セクタアドレス）を割り当てて識
別している。

第７図（ａ）、（ｂ）は、光ディスクのトラックにおけ
るデータ記録形式の一例を示す。

同図（ａ）において、トラックＴＲには、プリフォーマ
ット領域ＰＦ、データ領域叶、および、プリフォーマッ
ト領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩか
らなるセクタＳＣが、ギャップＧＰ２に隔てられて複数
個連続的に設定される。

なお、プリフォーマツ１〜領域ＰＦは、あらかじめデー
タ領域ＯＦとギャップＧＰ２を合せたビット数隔てて、
１−ラックＴＲに形成される。

また、同図（ｂ）に示すように、プリフォーマット領域
ＰＦは、回路条件を整合するための同期信号すなわちデ
ータ記録再生回路のビットクロックを記録データの発生
タイミングに同期させるためのビット同期信号ＢＳから
なるプリアンブル、このプリフォーマット領域ＰＦを検
出するための自己相関の鋭いビット列（パターン）から
なるセクタ同期信号ＳＳ、および、セクタＳＣを識別す
るためのセクタアドレスＳＡからなる。

プリアンブルをなすビット同期信号ＢＳとしては。

光ピツクアップ部からの再生信号に基づいてビットクロ
ックと再生データを抽出するためのビット同期回路（後
述）のＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）
回路を、適確にロックできるような信号が用いられる。

例えば、最小反転周期で読出信号の状態を変化する信号
（すなわち、光ディスクへの記録状態が最小ピット長の
繰り返しになるｒｏｉｏｔｏｔ・・・・・・」）である
。

また、データ領域ＤＦは、フレーム同期信号ＦＳが付設
されてフレーム構成をとる複数個のデータと、これらの
データの先頭に付設されたプリアンブル（ビット同期信
号ＢＳ）からなる。なお、データ領域叶におけるプリア
ンブルはプリフォーマット領域ＰＦにおけるプリアンブ
ルよりも少ないビット数で足り、また、フレーム同期信
号ＦＳは、セクタ同期信号ＳＳと同様の自己相関の鋭い
バタンからなる。

上述したプリフォーマット領域ＰＦのプリアンブルＢＳ
、セクタ同期信号ＳＳ、セクタアドレスＳＡ、ギャップ
ＧＰＩ、ＧＰ２）および、データ領域叶のプリアンブル
ＢＳ、フレーム同期信号ＦＳは、無変調の状態で光ディ
スクに記録され、データ領域ＯＦのフレームデータは、
所定の変調を受けた状態で記録される。また第８図に示
したように、このようなプリフォーマット領域ＰＦは、
光ディスク１の製造時に形成されており、また、データ
領域ＤＦに相当する部分は、光ピツクアップを案内でき
るような案内溝であるデータ溝ＤＣに形成されている。

このようにして、光ディスクには極く微細な構造の記録
トラックＴＲが形成され、この記録トラックＴＲにはさ
らに微細な構造のデータビットからなるプリフォーマッ
ト領域ＰＦが形成されている。また、これらの記録トラ
ックＴＲおよびプリフォーマット領域ＰＦを形成するビ
ットは、それらの凹凸状態が反転されて形成されている
母型を転写することで光ディスクの基材に直接形成され
る。

さて、このような記録形式で光ディスクに記録されたデ
ータを再生するデータ再生回路の従来例を第８図に示す
。

同図において、光ピツクアップ２は、矢印方向に回転す
る光ディスク１の記録トラック上をトレースするように
、光ピツクアップ駆動部３によってトラッキング制御お
よびフォーカシング制御がなされ、この光ピツクアップ
２から出力される再生データＩＮＤはアドレス判別回路
４およびビット同期回路５に加えられる。なお、光ピツ
クアップ駆動部３は、光ピツクアップ２の位置決め制御
も行ない、その指令はアドレス判別回路４から与えられ
る。

アドレス判別回路４は、入力した再生データＩＮＤに基
づき、プリフォーマット領域ＰＦのプリアンブルに同期
してセクタ同期信号ＳＳを検出し、その検出タイミング
に基づいてセクタアドレスＳＡを検出する。そして、そ
の検出したセクタアドレスＳＡが制御部（図示略）から
与えられた目的セクタアドレスＯ５と一致したときには
セクタ検出信号ＳＤＤを出力し、一致しなかったときに
は、その差に対応して光ピツクアップ駆動部３に移動指
令を出力し、これによって光ピツクアップ２を目的セク
タに移動させる。このアドレス判別回路４から出力され
るセクタ検出信号ＳＤＤは、データ領域叶のフレーム同
期信号ＦＳを検出するためのフレーム同期検出回路６、
記録データを元のデータに復調するための復調回路７、
および、復調したデータに含まれている誤りを検出して
訂正するための誤り訂正回路８にそれぞれ加えられる。

ビット同期回路５は、再生データＩＮＤの状態変化（有
意データ）に位相同期したＰＬＬクロック信号ＰＣＬを
出力するＰＬＬ回路と、このＰＬＬクロック信号ＰＣＬ
に同期して再生データＩＮＤをサンプリングし続出デー
タＲＤを分離するデータサンプル回路からなる。

このＰＬＬクロック信号ＰＣＬはフレーム同期検出回路
６、復調回路７および誤り訂正回路８にそれぞれ加えら
れ、また読出データＲＤはフレーム同期検出回路６およ
び復調回路７にそれぞれ加えられている。

ここで、ＰＬＬクロック信号ＰＣＬの周波数は、再生デ
ータＩＮＤから読出データＩＩＤを適切に分離できるよ
う、ビット同期信号ＢＳの数倍（通常は２の倍数）に設
定されている。

フレーム同期検出回路６は、セクタ検出信号ＳＤＤの入
力タイミングに同期してＰＬＬクロック信号ＰＣＬの計
数および所定ビット数の読出データＲＤとフレーム同期
信号ＦＳのバタンマツチングを開始し、その計数値が所
定値になると予測関数を発生してフレーム同期信号ＦＳ
を検出し、このフレーム同期信号ＦＳの検出タイミング
に対応してフレーム検出信号ＦＤＤを発生する。このフ
レーム検出信号ＦＤＤは、復調回路７に加えられている
。

復調回路７は、アドレス判別回路４からセクタ検出信号
ＳＤＤが加えられたタイミングに基づいてその動作を開
始し、フレーム検出信号ＦＤＤの受入タイミングに基づ
いて入力している読出データＲＤを元のデータＤＡＴに
復調し、このデータＤＡＴを誤り訂正回路８に出力する
。

誤り訂正回路８は、アドレス判別回路４からセクタ検出
信号ＳＤＤが加えられたタイミングからその動作を開始
し、復調回路７から加えられるデータＤＡＴの１セクタ
分に基づいて所定の誤り検出訂正処理を実施し、データ
ＤＡＴの誤りを検出したときにはそれを訂正してその訂
正後のデータＣＤＴを次段回路に出力する。

したがって、まず、プリフォーマット領域ＰＦにおける
セクタ同期信号ＳＳが検出されてセクタアドレスＳＡが
判別され、それが目的セクタアドレスＯ８と一致したと
きには、セクタ検出信号ＳＤＤが出力されてフレーム同
期検出回路６、復調回路７および誤り訂正回路８が動作
を開始する。

そして、フレーム同期検出回路６がデータ領域ＯＦのフ
レーム同期信号ＦＳを検出してフレーム検出信号ＦＤＤ
を出力すると、復調回路７により読出データＲＤが復調
されてデータＤＡＴが誤り訂正回路８に出力され、ｌセ
クタ分の続出データＤＡＴの復調が終了すると誤り訂正
回路８により誤り訂正されたデータＣＤＴが次段装置に
出力される。

このようにして、ｌセクタ分の記録データが読み出され
て出力される。

しかしながら、このような従来装置では、次のような不
都合を生じていた。

すなわち、ビット同期回路５は再生データＩＮＤに変化
（有意データ）があられれるたびにその立上り端と立下
り端とを検出してその検出タイミングにＰＬＬクロック
信号ＰＣＬの位相が一致するように位相同期しており、
また、セクタ検出信号ＳＤＤが出力された直後からビッ
ト同期信号ＢＳを入力するまでの間には再生データＩＮ
ＤにはギャップＧＰ２の部分があられれているのでその
状態は変化せず、したがって、この状態ではＰＬＬ回路
が自走して再生データＩＮＤとは非同期にＰＬＬクロッ
ク信号ＰＣＬが出力される。

一方、フレーム同期検出回路６はＰＬＬクロック信号Ｐ
ＣＬの計数値に基づいて予測関数を発生しているが、デ
ータ領域ＤＦの最初のフレーム同期信号ＦＳを検出する
とき、アドレス判別回路４から出力されるセクタ検出信
号ＳＤＤがＰＬＬクロック信号ＰＣＬの計数の起点とな
るので、ギャップＧＰ２を検出していて自走していると
きのＰＬＬクロック信号ＰＣＬと、ビット同期信号ＢＳ
を検出してこれに位相同期している状態のＰＬＬクロッ
ク信号ＰＣＬの合計に対応した計数値になるタイミング
に同期して予測関数を発生している。また、最初のフレ
ーム同期信号ＦＳを検出すると、それ以降はＰＬＬクロ
ック信号ＰＣＬの計数値がフレームデータの長さに対応
した値になるタイミングに同期して予測関数を発生する
とともに、それによってフレーム同期信号ＦＳを検出す
るとその検出タイミングを起点として、後続のフレーム
同期信号ＦＳを検出するためのＰＬＬクロック信号ＰＣ
Ｌの計数を開始する。

ところが、光ディスク１のギャップＧＰ２の部分に傷等
が着いて再生データＩＮＤにノイズを生じ、このノイズ
に位相同期するようにビット同期回路５が作用したとき
にはＰＬＬクロック信号ＰＣＬが進み、ノイズが頻発す
るような場合には１周期以上位相が進む可能性がある。

また、光ピツクアップ２での入力信号は光ディスク１か
らの反射光レベルに対応しているために直流成分を含む
が、出力信号（再生データＩＮＤ）はこの直流成分を除
去した状態にする必要があるので、入力信号を交流結合
回路に通してかかる直流成分を除去し、その状態で所定
のスレッシュレベルと比較して二値データの再生データ
ＩＮＤに波形整形している。

さて、ギャップＧＰ２を検出していて受光レベルが一定
の状態からデータ領域叶のビット同期信号ＢＳを検出し
て受光レベルが変動する状態に光ピツクアップ２が移動
したとき、光ピツクアップ２の光学系および交流結合回
路等の信号処理系の時定数が原因して、ビット同期信号
ＢＳの検出直後から、再生データＩＮＤに波形整形する
コンパレータの入力信号の中心レベルが所定値になるま
でにある程度の時間（以下、引き込み時間という）がか
かる。

このため、この引き込み時間の期間（以下、引き込み期
間という）では、その最初の部分はコンパレータの入力
信号の最大値がスレッシュレベルよりも小さくなって、
あるいは、入力信号の最小値がスレッシュレベルよりも
大きくなって再生データＩＮＤの状態が変化しなくなる
ことがある。そして、それ以降の引き込み期間ではコン
パレータの入力信号の中心レベルが徐々に所定値に近づ
くため、再生データＩＮＤの立上り端のタイミングが引
き込み期間以外のタイミングよりも遅くなるとともに再
生データＩＮＤの立下り端のタイミングが引き込み期間
以外のタイミングよりも早くなり、その結果、再生デー
タＩＮＤのデユーティが小さくなる。

このようにして、引き込み期間においては再生データＩ
ＮＤに乱れを生じ、この再生データＩＮＤの乱れにビッ
ト同期回路５のＰＬＬ回路の動作が影響された場合には
、　ＰＬＬクロック信号ＰＣＬの周波数が太きく変動す
ることがある。

このようにして、アドレス判別回路４が目的アドレスを
検出してセクタ検出信号ＳＤＤを出力した時点からデー
タ領域叶の最初の部分までの期間すなわちギャップＧＰ
２と引き込み期間を合せた期間では、再生データＩＮＤ
が不安定な状態にあるので、ピッ］へ同期回路５から出
力されるＰＬＬクロック信号ＰＣＬが不安定になり、そ
の結果、フレーム同期検出回路６が予測関数を発生する
タイミングが大きく外れるおそれがあり（第９図（ａ）
〜（ｃ）参照）、データ領域ＯＦの最初のフレーム同期
信号ＦＳを検出できないという不都合を生じることがあ
る。

［目的］本発明は、上述した従来技術の不都合を解決するために
なされたものであり、プリフォーマット領域の最初の部
分を再生したときの基本クロックの乱れを防止できるデ
ータ再生方式を提供することを目的とする。

［構成］本発明では、目的のセクタを検出したときには。

その検出時点から所定の期間、記憶媒体からの再生信号
をビット同期回路に印加せずにビット同期回路を自走さ
せ、これによって、ギャップと光ピツクアップの引き込
み期間の悪影響を除去している。

以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかるデータ再生装置を
示している。なお、同図において第８図と同一部分には
同一符号を付してその説明を省略する。

同図において、カウンタ１０は、再生データＩＮＤから
検出したセクタアドレスＳＡが目的セクタアドレスＯ８
に一致したときにアドレス判別回路４からセクタ検出信
号ＳＯＤが出力されると、ビット同期回路ｌｌが出力す
るＰＬＬクロック信号ＰＣＬの計数を開始し、その計数
値が所定値になるとスタートパルスＰＳＴをビット同期
回路１１に出力する。このカウンタ１０の設定値は、ア
ドレス判別回路４からアドレス検出信号ＳＤＤが出力さ
れてからデータ領域ＤＦの最初の部分で光ピツクアップ
２から出力される再生データＩＮＤが安定するまでの期
間に、自走状態のビット同期回路１１から出力されるＰ
ＬＬクロック信号ＰＣＬの計数値に相当する値である。

ビット同期回路１１は、再生データＩＮＤに位相同期し
たＰＬＬクロック信号ＰＣＬを出力するＰＬＬ回路と、
ＰＬＬクロック信号ＰＣＬに同期して再生データＩＮＤ
をサンプリングし読出データＲＤを分離するデータサン
プル回路からなる。また、　ＰＬＬ回路は、アドレス検
出信号ＳＤＤが加えられた時点からスタートパルスＰＳ
Ｔが加えられる時点までは再生データＩＮＤに位相同期
せずに自走する。

したがって、光ピツクアップ駆動部３によって光ピツク
アップ２が目的セクタに位置決めされ。

光ピツクアップ２から出力された再生データＩＮＤから
目的セクタのセクタアドレスＳＡが検出されてアドレス
判別回路４からセクタ検出信号ＳＤＤが出力されると（
第２図（ａ）参照）、ビット同期回路１１のＰＬＬ回路
が自走状態になるとともに（同図（ｄ）参照）、カウン
タ１０がＰＬＬクロック信号ＰＣＬの計数を開始する。

カウンタ１０は、ＰＬＬクロック信号ＰＣＬの計数値が
所定値になるとスター１−パルスＰＳＴを出力する（第
２図（ｃ）参照）。これにより、ビット同期回路１１の
ＰＬＬ回路が動作を開始し、ＰＬＬクロック信号ＰＣＬ
が再生データＩＮＤに位相同期され、その状態が保持さ
れる（ロック状態）。

また、ビット同期回路１１は、再生データＩＮＤにビッ
ト同期信号Ｏ５があられれてくると、最初にはこのビッ
ト同期信号ＢＳを自走状態のＰＬＬクロック信号ＰＣＬ
でサンプリングして読出データＲＤを出力するとともに
、スタートパルスＰＳＴが出力されてからはこのビット
同期信号ＢＳにロックした状態のＰＬＬクロック信号Ｐ
ＣＬでビット同期信号ＢＳをサンプリングして続出デー
タＲＤを出力する。

このようにして、ビット同期回路１１は、データ領域Ｏ
Ｆの最初の部分で光ピツクアップ２から出力される再生
データＩＮＤが不安定な状態のときには、自走状態でＰ
ＬＬクロック信号ＰＣＬを出力し、再生データＩＮＤが
安定状態になったときには、この再生データＩＮＤに位
相同期したＰＬＬクロック信号ＰＣＬを出力する。

その結果、フレーム同期検出回路６には、ギャップＧＰ
２および光ピツクアップ２の引き込み期間の影響が除去
された状態のＰＬＬクロック信号ＰＣＬが加えられるの
で、フレーム同期信号ＦＳを検出するための予測関数を
適切なタイミングで発生することができ（第２図（ｅ）
参照）、再生データＩＮＤにあられれたフレーム同期信
号ＦＳを確実に検出することができる。

第３図は、ビット同期回路１１の一例を示している。

同図において、光ピツクアップ２から加えられる再生デ
ータＩＮＤ（第４図（ａ）参照）は、その立ち上がりエ
ツジおよび立ち下がりエツジを検出してエツジ検出パル
スＩＥＤＰ（第４図（ｂ）参照）を出力するエツジ検出
回路３１およびＰＬＬクロック信号ＰＣＬ　（第４図（
ｅ）参照；後述）の立ち上がりタイミングでそのレベル
状態をホールドして続出データｎＤとして出力するデー
タサンプル回路３２に加えられており、工ッジ検出パル
スＥＤＰは、基準パルス発生器３３のトリガ入力端およ
び比較パルス発生器３４のセット入力端に加えられてい
る。

基準パルス発生器３３は、エツジ検出パルスＥＤＰの立
ち上がりタイミングに同期して、ＰＬＬクロック信号Ｐ
ＣＬと同じ波形の基準パルスＴＰ（第４図（ｃ）参照）
を発生するものであり、その基準パルスＴＰは位相比較
ｒｈ３５の基窄位相入力端に出力されている。

また、比較パルス発生器３４のリセッ１−入力端にはＰ
ＬＬクロック信号ＰＣＬが加えられており、比較パルス
発生器３４は、基準パルスＴＰの立ち上がりエツジで立
ち上がり、ＰＬＬクロック信号ＰＣＬの立ち下がりエツ
ジで立ち下がる比較パルス１１Ｐ（第４図（ｄ）参照）
を形成し、その比較パルスＩＩＰは位相比較器３４の比
較位相入力端に加えられている。

位相比較器３５は、基準パルスＴＰの立ち下がり端と比
較パルスＩＩＰの立ち下がり端のタイミングから。

再生データＩＮＤとＰＬＬクロック信号ＰＣＬとの位相
誤差を検出するものであり、Ｊ＆準パルスＴＰが先に立
ち下がった場合は、アップダウンカウンタ３６に出力し
ているアップダウン信号ＵＤを論理レベルｌ！に設定し
、基準パルスＴＰが後に立ち下がった場合は。

アップダウン信号ＵＤを論理レベルＬに設定する。

アップダウンカウンタ３６は、アップダウン信号ＵＤが
論理レベル１（のときは、発振器３７から加えられてい
るクロック信号ＭＣＫをアップカウントし。

アップダウン信号ＵＤが論理レベルＬのときは、タロツ
ク信号ＭＣＫをダウンカラン１〜する。そして。

アップカウントする場合はカウント値があらかじめ設定
されているＫになる度にキャリ信号ＣＹを出力し、ダウ
ンカウントする場合はカウント値が０になる毎にカウン
ト値をＫにプリセットするとともにボロー信号８Ｒを出
力する。

これらのキャリ信号ＣＹおよびボロー信号ＢＲは。

それぞれインクリメンタデクリメンタ３８のインクリメ
ント入力端ＩＮＣおよびデクリメント入力端ＤＥＣに加
えられている。

インクリメンタデクリメンタ３８は、発振器３７から加
えられているクロック信号にＣＫ（第５図（ａ）参照）
を１／２に分周したクロック信号ＣＣＫ　（第５図（ｄ
）参照）を形成するとともに、キャリ信号ＣＹ（第５図
（ｂ）参照）が加えられるとその立ち下がりから所定の
タイミングでクロック信号ＣＣＫのタイミングを１／２
周期進め（すなわちパルスを付加し；第５図（ｄ）のＡ
部）、ボロー信号ＢＲ（第５図（ｃ）参照）が加えられ
るとその立ち下がりから所定のタイミングでクロック信
号ＣＣＫのタイミングを１／２周期送らせる（すわなち
パルスを除去する；第５図（ｄ）の８部）。

このクロック信号ＣＣＫは、分周器３９に加えられてｌ
／Ｎに分周され、　ＰＬＬクロック信号ＰＣＬとして出
力される。なお、この分周器３９の出力するＰＬＬクロ
ック信号ＰＣＬの周波数が、データ領域ＦＤのビットレ
ート周波数のａ倍（ａは２の倍数；例えば４）に設定さ
れているので１発振器３７が出力するクロック信号ＭＣ
Ｋの周波数は、データ領域ＦＤのビットレー１〜周波数
の２ａＮ倍に設定されている。

このようにして、再生データＩＮＤとＰＬＬクロック信
号ＰＣＬとの位相差がなくなるように、エツジ検出回路
３１、基準パルス発生器３３、比較パルス発生４１３４
、位相比較器３５．アップダウンカウンタ３６、発振器
３７．インクリメンタデクリメンタ３８、および分周器
３９からなるＰＬＬ回路が作動し、再生データＩＮＤに
ＰＬＬクロック信号ＰＣＬがロックする。

その結果、データサンプル回路３２によって、再生デー
タＩＮＤが適正にサンプルされて、続出データＲＤが出
力される。また、　ＰＬＬクロック信号ＰＣＬは、読取
部等に、ビットクロックとして出力される。

また、アップダウンカウンタ３６には、Ｄラッチ回路４
０の出力信号ＥＮＢがイネーブル入力端に加えられてお
り、この出力信号ＥＮＢが論理レベルＨになっていると
きに上述したアップカウントおよびダウンカウントを実
行し、この出力信号ＥＮＢイネーブルが論理レベルＬに
なっているときには上述したアップカウントおよびダウ
ンカウントを実行しない。

このように、アップダウンカウンタ３６がアップカウン
トおよびダウンカウントを実行しないときには、アップ
ダウンカウンタ３６からキャリ信号ＣＹおよびボロー信
号ＢＲが出力されないので、インクリメンタデクリメン
タ３８は発振器３７から加えられているクロック信号Ｍ
ＣＫを１７２分周する動作のみを実行し、これによって
、ＰＬＬ回路が自走状態となる。この自走状態では、Ｐ
Ｉ几クりック信号ＰＣＬは、ＰＬＬ回路内部の基準とな
る発振器３７の動作状態のみに同期した状態になる。

このＤラッチ回路４０は、アドレス判別回路４から出力
されるアドレス検出信号ＳＤＤの立下り端でその出力信
号ＥＮＩ３が論理Ｌレベルになり、その後にカウンタ１
０から出力されるスタートパルスＰＳＴの立上り端でそ
の出力信号ＥＮＢが論理Ｈレベルになる。

したがって、アドレス判別回路４がアドレス検出信号Ｓ
ＤＤを出力してから、カウンタ１０がスタートパルスＰ
ＳＴを出力するまでの期間は、このＰＬＬ回路が自走状
態になって内部状態にのみ関係するタイミングでＰＬＬ
クロック信号ＰＣＬを発生し、それ以降の期間では、Ｐ
ＬＬ回路が位相同期動作を実行して、再生データＩＮＤ
にロックした状態でＰＬＬクロック信号ＰＣＬを発生す
る。

以上のように、本実施例によれば、プリフォーマット領
域ＰＦとデータ領域叶の間のギャップＧＰ２の影響、お
よび、データ領域ＤＦの最初の部分での光ピツクアップ
２の不安定動作の影響を除去した状態で、ＰＬＬクロッ
ク信号ＰＣＬを得ることができるので、データ領域ＤＦ
の最初のフレーム同期信号ＦＳを適切に検出することが
できる。

なお、上述した実施例では、プリフォーマット領域をプ
リアンブルとセクタ同期信号とセクタアドレスによって
形成しているが、この信号形式以外のものにも本発明を
適用することができる。

また、上述した実施例では、光デイスク装置のデータ再
生装置に本発明を適用しているが、同様な信号形式でデ
ータを記憶している記憶装置にも本発明を適用すること
ができる。

［効果］以上説明したように、本発明によれば、目的のセクタを
検出したときには、その検出時点から所定の期間、記憶
媒体からの再生信号をビット同期回路に印加せずにビッ
ト同期回路を自走させ、これによって、ギャップと光ピ
ツクアップの引き込み期間の悪影響を除去しているので
、プリフォーマット領域の最初の部分を再生したときの
基本クロックの乱れを防止できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるデータ再生装置を示
したブロック図、第２図は第１図に示した装置の動作を
説明するための波形図、第３図はビット同期回路の一例
を示したブロック図、第４図は第３図に示した回路の動
作を説明するための波形図、第５図は第３図に示した回
路の動作を説明するための波形図、第６図（ａ）は光デ
ィスクの記録形式の一例を示した信号配置図、同図（ｂ
）はセクタの形式を示した信号配置図、第７図は光デイ
スク上におけるデータの状態を示した概略図、第８図は
データ再生装置の従来例を示したブロック図、第９図は
第８図に示した装置の動作を説明するための波形図であ
る。１・・・光ディスク、２・・・光ピツクアップ、４・・
・アドレス判別回路、６・・・フレーム同期検出回路。７・・・復調回路、８・・・誤り訂正回路、１０・・・
カウンタ、１１・・・ビット同期回路、３１・・・エツ
ジ検出回路、３２・・・データサンプル回路、３３・・
・基準パルス発生器、３４・・・比較パルス発生器、３
５・・・位相比較器、３６・・・アップダウンカウンタ
、３７・・・発振器、３８・・・インクリメンタデクリ
メンタ、３９・・・分周器。４０・・・Ｄラッチ回路。

Claims

【特許請求の範囲】

（１）セクタの始まりを示すプリフォーマット領域と所
定間隔のギャップを置いて、回路条件を整合させるため
のプリアンブルおよび自己相関の鋭いパターンのフレー
ム同期信号で区切られた複数のデータフレームを配置さ
せた形式で記憶媒体に記録されたデータを再生するデー
タ再生方式において、上記プリフォーマットを検出して
から所定期間は、上記データフレームにおける上記プリ
ンアンブルに基づいて基本クロックを再生するためのビ
ット同期回路に上記記憶媒体からの再生信号を供給せず
にそのビット同期回路を自走させることを特徴とするデ
ータ再生方式。
（２）特許請求の範囲第１項記載において、前記ビット
同期回路は、前記再生信号に位相同期した所定周波数の
ビットクロックを発生する位相同期回路と、そのビット
クロックに同期して上記再生信号をサンプリングするデ
ータサンプル回路からなり、自走時には、上記位相同期
回路が単独で上記ビットクロックを発生することを特徴
とするデータ再生方式。