JPS61296575A - デ−タ記録再生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、フレーム構成で記録されているデータ記録形
式をもつ記録装置において、フレーム同期検出を確実に
できるフレーム同期検出装置に関する。

［従来技術］ コンピュータシステムの補助記憶装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられているが、近年、これらの磁気記録媒体よりも記
録密度を格段に大きくできる光学的記録媒体（例えば光
ディスク等）を、補助記憶装置に用いようとする提案が
ある。

例えば光ディスクでは、レーザスポットにより。

直径１μｍ程度のピット（小孔）を表面の記録トラック
上に２μｍ程度の周期（間隔）で形成することでデータ
を記録し、記憶容量は約３０ｃｍの直蜂のもので１枚あ
たり１０１１〜１０１２ビツト程度である。

さて、一般に補助記憶装置はアクセス速度が主記憶装置
に比べてかなり遅いので、データはある程度のまとまっ
た量のブロック毎に、連続した領域に記録される。

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定ブロックをセクタに構成し、
各セクタにアドレス（セクタアドレス）を割り当てて識
別している。

第６図（ａ）、（ｂ）は、光ディスクのトラックにおけ
るデータ記録形式の一例を示す。

同図（ａ）において、トラックＴＲには、プリフォーマ
ット領域ＰＦ、データ領域ＯＦ、および、プリフォーマ
ット領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩ
からなるセクタＳＣが、ギャップＧＰ２に隔てられて複
数個連続的に設定される。

なお、プリフォーマット領域ＰＦは、あらかじめデータ
領域ＤＦとギャップＧＰ２を合せたビット数隔てて、ト
ラックＴＲに形成される。

また、同図（ｂ）に示すように、プリフォーマット領域
ＰＦは、回路条件を整合するための同期信号すなわちデ
ータ書込読出回路のビットクロックを記録データの発生
タイミングに同期させるためのビット同期信号ＢＳから
なるプリアンブル、このプリフォーマット領域ＰＦを検
出するための自己相関の鋭いビット列（パターン）から
なるセクタ同期信号ＳＳ、および、セクタＳＣを識別す
るためのセクタアドレスＳＡからなる。

プリアンブルをなすビット同期信号ＢＳとしては。

光ピツクアップ部からの読出信号に基づいてビットクロ
ックおよびデータを抽出するためのＰＬＬ（Ｐ−ｈａｓ
ｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路を、適確にロックで
きるような信号が用いられる。例えば、最小反転周期で
読出信号の状態を変化する信号（すなわち、光ディスク
への記録状態が最小ピット長の繰り返しになるｒｏｌｏ
ｌｏｌ・・・・・・」）である。

また、データ領域ＤＦは、フレーム同期信号ＦＳが付設
されてフレーム構成をとる複数個のデータと、これらの
データの先頭に付設されたプリアンブル（ビット同期信
号ＢＳ）からなる。なお、データ領域ＯＦにおけるプリ
アンブルはプリフォーマット領域ＰＦにおけるプリアン
ブルよりも少ないビット数で足り、また、フレーム同期
信号ＦＳは、セクタ同期信号ＳＳと同様の自己相関の鋭
いバタンからなる。

なお、上述したプリフォーマット領域ＰＦのプリアンブ
ルＢＳ、セクタ同期信号ＳＳ、セクタアドレスＳＡ、ギ
ャップＧＰＩ、ＧＰ２）および、データ領域ＤＦのプリ
アンブルＢＳ、フレーム同期信号ＦＳは、無変調の状態
で光ディスクに記録され、データ領域ＤＦのフレームデ
ータは、所定の変調を受けた状態で記録される。

さて、このような記録形式でデータを記録するさい、ま
ずプリフォーマット領域ＰＦのプリアンブルでビット同
期をとったのちセクタ同期信号ＳＳを検出し、その検出
タイミングに基づいて、セクタアドレスＳＡを読み出す
。

それが所望のセクタをあられす場合は、ギャップＧＰＩ
の後にデータ領域ＤＦのプリアンブルを書き込んでから
第１フレームのフレームデータをフレーム同期信号ＦＳ
に続いて書き込み、順次各フレームのフレーム同期信号
ＦＳおよびフレームデータを記録してゆく。

データを読み込む場合は、上述と同様にしてセクタアド
レスＳＡを読み出し、それが所望のセクタを示す場合は
、データ領域のプリアンブルでビット同期をとり直した
後に、フレーム同期信号ＦＳを検出したタイミングに基
づいてフレーム毎のフレームデータを読み込む。

そして、この読み出されたフレームデータは、所定の復
調処理によって変調前の元のデータに変換される。

このように、あらかじめ記録されているプリフォーマッ
ト領域を参照して、データが記録され、また読み出され
る。

ところで、光ディスクは、上述したように記録密度が格
段に大きい反面、ビット誤り率および駆動系の回転変動
等の影響をかなり受けやすいと考えられている。

これに対し、通常、各フレームデータに対しては変調前
に組織的な誤り訂正符号を付加するので、データエラー
が発生したとしてもある程度までは完全に回復すること
ができ、大きな問題はない。

しかしながら、データ記録後にプリフォーマッ上領域に
データエラーが発生して、セクタ同期信号ＦＳが検出で
きなくなった場合には、そのセクタをアクセスすること
ができず、記録されたデータを読み出すことができない
という不都合を生じていた。

なお、セクタ同期信号ＳＡの検出の信頼性を向上するた
めに、プリフォーマット領域にセクタ同期信号ＦＳおよ
びセクタアドレスＳＡを複数回記録することが考えられ
るが、このようにするとデータ記録領域がさらに少なく
なるという問題を生じる。

［目的］ 本発明は、上述した従来技術の不都合を解決するために
なされたものであり、プリフォーマット領域にデータエ
ラーを生じた場合でも確実にセクタを判別できてデータ
を読み出すことのできるデータ記録再生方式を提供する
ことを目的としている。

［構成コ 本発明では、この目的を達成するため、データ領域部の
データ記録領域に配置したフレーム同期信号とは異なる
第２のフレーム同期信号およびこの第２のフレーム同期
信号を識別するための番号情報およびセクタを識別する
ためのセクタアドレスを複数、データ領域部のプリアン
ブルに記録し、データ読み出し時には、このプリアンブ
ルに記録されているセクタアドレスから当該セクタを識
別している。また、プリアンブルとデータ記録領域にそ
れぞれ異なるフレーム同期信号を配置しているので、デ
ータ領域部においてプリアンブルとデータ記録領域とを
確実に識別することができる。

以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図（ａ）、（ｂ）は１本発明の一実施例にかかるデ
ータ領域ＤＦのプリアンブルＰＡおよびフレームデータ
領域ＦＦＤを示している。なお、当然のことながら、プ
リアンブルＰＡの直前には第６図（ａ）と同様にプリフ
ォーマット領域ＰＦが、あらかじめ光ディスクに記録さ
れている。

このプリアンブルＰＡは、読み出し手段の回路条件を整
合させるための所定長さのビット同期信号ＢＳ、例えば
自己相関の鋭いパターン（例えばｒｏｏｌｌｏｏｌｌｌ
ｌｏｏＪ）のビット列からなるフレーム同期信号ＦＳＩ
、当該セクタを識別するためのセクタアドレスＳＡ（プ
リフォーマット領域ＰＦに記録されているものと同じ）
、および、このプリアンブルＰＡにおいてフレーム同期
信号ＦＳＩの識別をするためのフレーム番号ＦＮｎ　（
値はｎ）を、（ｎ＋１）個装置させてなる。

また、フレームデータ領域ＦＦＤは、フレーム同期信号
ＦＳＩと異なる自己相関の鋭いパターン（例えばｒｏｏ
ｏｌｌｌｌｏｏｌｌｌＪ）からなるフレーム同期信号Ｆ
Ｓ２に続き、所定長のフレームデータＦＤＤを配置して
なる。

かかるプリアンブルＰＡを含むデータ領域ＤＦは、第２
図に示した信号発生装置により、フォーマットに従って
発生される。

すなわち、光デイスク駆動装置（図示路）から目的のセ
クタを検出したことをあられすセクタ検出信号ＳＤが加
えられると、フォーマット制御回路１は、まずマルプレ
クサ２にビット同期信号発生回路３に対応した入力端Ａ
を選択させた状態で、このビット同期信号発生回路３を
１回作動してビット同期信号ＢＳを発生させる。

続いて、フレーム同期信号ＦＳＩを発生するフレーム同
期信号発生回路４、セクタアドレスＳＡを発生するセク
タアドレス発生回路５、および、フレーム番号ＦＮを発
生するフレーム番号発生回路６を、フレーム番号ＦＮの
値をｎから１つづつ減じなからＯになるまで繰り返し作
動させるとともに、その作動させる要素に対応した入力
端Ｂ、Ｃ，Ｄ、Ｅをマルチプレクサ２によって順次選択
させて、次段の記録部（図示路）に出力させる。

このようにして、プリアンブルＰＡを完成すると、フォ
ーマット制御回路１は１次に、フレーム同期信号ＦＳ２
を発生するフレーム同期信号発生回路７を作動したのち
に、変調回路８を作動して１フレ一ム分の記録データＤ
Ｔを入力して変調させるとともに、それぞれフレーム同
期信号発生回路７および変調回路８に対応した入力端Ｅ
、Ｆをマルプレクサ２によって選択して記録部に出力し
、これを各フレームで繰り返して、１つのセクタへのデ
ータ記録を終了する。

なお、セクタアドレス発生回路５には、光デイスク駆動
装置からあらかじめセクタアドレスデータＤＤＳが加え
られており、また、フレーム同期信号ＦＳＩ、ＦＳ２）
セクタアドレスＳＡおよびフレーム番号ＦＮは、それぞ
れ所定の変調方式による変調を受けた、あるいはその変
調規則を満たすビット列の信号である。

第３図は、上述したプリアンブルＰＡおよびフレームデ
ータ領域ＦＦＤを判別してフレーム同期およびセクタア
ドレスＳＡを検出する装置の一例を示し、ている。

同図において、光ピツクアップ（図示略）から出力され
る読み出し信号ＳＲはＰＬＬ回路やデータセパレータ等
からなるビット同期回路１１に加えられており、ビット
同期回路１１は、プリアンブルＦＡＩにおけるビット同
期信号ＢＳによってそのＰＬＬ回路がロックされ、これ
によって、読み出しデータＲＤを分離する。

読み出しデータＲＤは、フレーム同期信号ＦＳＩを検出
するフレーム同期検出回路１２）セクタアドレスＳＡを
検出するセクタアドレス検出回路１３、フレーム番号Ｆ
Ｎを検出するフレーム番号検出回路１４゜フレーム同期
信号ＦＳ２を検出するフレーム同期検出回路１５および
復調回路１６に加えられている。

フレーム同期検出回路１２は、入力した読み出しデータ
ＲＤからフレーム同期信号ＦＳＩを判別し、このフレー
ム同期信号ＦＳＩを検出したタイミングに対応してフレ
ーム検出信号ＦＤＤ　１を発生し、このフレーム検出信
号ＦＤＤＩは、セクタアドレス検出回路１３およびフレ
ーム番号検出回路１４に加えられている。

セクタアドレス検出回路１３は、フレーム検出信号ＦＤ
ＤＩを受入したタイミングに基づいて入力している読み
出しデータＲＤからセクタアドレスＳＡを判別し、その
セクタアドレスＳＡがあらかじめ光デイスク駆動装置か
ら加えられている目標セクタアドレスＳＳＡと一致しな
い場合には、そのときに判別したセクタアドレスＳＡを
検出セクタアドレスＤＳＡとして光デイスク駆動装置に
出力する。これにより、光デイスク駆動装置では、この
検出セクタアドレスＤＳＡを参照して目標セクタへのア
クセス制御を実行する。

フレーム番号検出回路１４は、フレーム検出信号ＦＤＤ
Ｉの受入タイミングに基づいて、入力している読み出し
データＲＤからフレーム番号ＦＮを判別し、その値が０
のフレーム番号ＦＮｏを検出すると、プリアンブル終了
信号ＥＯＰをアンド回路１７の一入力端に出力する。ま
た、このプリアンブル終了信号ＥＯＰは、１セクタの読
み出しを終了するまではその論理レベルＨの状態が持続
される。

フレーム同期検出回路１５は、入力した読み出しデータ
ＲＤからフレーム同期信号ＦＳ２を判別し、このフレー
ム同期信号Ｆ’Ｓ２を検出したタイミングに対応してフ
レーム検出信号ＦＤＤ２を発生し、このフレーム検出信
号ＦＤＤ２は、アンド回路１７の他入力端に加えられて
いる。

したがって、プリアンブルＰＡにおけるフレーム同期信
号ＦＳＩが検出されてフレーム同期検出回路１２からフ
レーム検出信号ＦＤＤＩが出力されると、このタイミン
グに同期してセクタアドレスＳＡおよびフレーム番号Ｆ
Ｎがそれぞれセクタアドレス検出回路１３およびフレー
ム番号検出回路１４により検出され、そして、フレーム
番号検出回路１４によってプリアンブルの終了が検出さ
れ、プリアンブル終了信号ＥＯＰが出力されると、その
後のフレームデータ領域ＦＦＤにおいてフレーム同期検
出回路１２によりフレーム同期信号ＦＳ２が検出されて
出力されたフレーム検出信号ＦＤＤ２は、フレーム同期
検出信号ＤＦＤとしてアンド回路１７を介して出力され
る。

′このフレーム同期検出信号ＤＦＤは、復調回路１６お
よび次段の誤り訂正回路等（図示略）に出力されている
。

復調回路１６は、フレーム同期検出信号ＤＦＤの受入タ
イミングに基づいて、入力している読み出しデータＲＤ
から１フレ一ム分の記録データを判別して元のデータＤ
ＡＴに復調し、このデータＤＡＴを次段回路に出力する
。

なお、セクタアドレス検出回路１３によるセクタアドレ
スＳＡの判別は、プリアンブルＰＡに記録されている複
数のセクタアドレスＳＡのうち、最も出現回数の多いも
のをそのセクタのセクタアドレスＳＡとして判別するい
わゆる多数決論理等を用いることができる。

このようにして、データ読み出し時には、プリアンブル
ＰＡに記録しているセクタアドレスＳＡに基づいて当該
セクタを判別しているので、プリフォーマット領域に記
録されているセクタアドレスＳＡを検出する必要がない
。

したがって、プリフォーマット領域のエラーの発生状況
にかかわりなく、データ領域をアクセスすることができ
る。

そのために、プリフォーマット領域にセクタアドレスＳ
Ａを複数個記録してこの部分の信頼性を高くするための
処置を施す必要がなく、その結果、光ディスクの記録効
率を高めることができる。

また、プリアンブルＰＡに配置しているフレーム同期信
号ＦＳＩとフレームデータ領域ＦＦＤに配置しているフ
レーム同期信号ＦＳ２を異なるパターンに設定している
ので、フレームデータ領域ＦＦＤのフレームデータＦＤ
ＤにセクタアドレスＳＡおよびフレーム番号ＦＮと同じ
パターンがあられれたときに、プリアンブルＰＡと誤っ
て判別するような不都合を防止することができる。

なお、当然のことながら、プリアンブルＰＡに発生して
いるエラーのためにセクタアドレス等を検出できなくな
ることがあるが、かかる場合には、いずれにせよフレー
ムデータを適正に検出できないのであるから、当該セク
タを不良セクタとして処理してよい。

ところで、プリアンブルＰＡに配置したフレーム同期信
号ＦＳ１を反転したものを、フレームデータ領域ＦＦＤ
に配置したフレーム同期信号ＦＳ２として用いることも
でき、かかる実施例について次に説明する。

第４図は、本発明の他の実施例にかかるデータ領域ＤＦ
を発生する信号発生装置を示している。なお、同図にお
いて、第２図と同じ部分および相当部分には同一符号を
付してその説明を省略する。

同図において、ビット同期信号発生回路３の出力はマル
チプレクサ２の入力端Ａに、フレーム同期信号発生回路
４の出力はマルチプレクサ２の入力端Ｂおよびインバー
タ９を介して入力端Ｃに、セクタアドレス発生回路５の
出力はマルチプレクサ２の入力端りに、フレーム番号発
生回路５の出力はマルチプレクサ２の入力端Ｅに、そし
て、変調回路８の出力はマルチプレクサ２の入力端Ｆに
それぞれ加えられている。

したがって、フォーマット制御回路１は、プリアンブル
ＰＡを発生する場合は、マルチプレクサ２に入力端Ａを
選択させた状態でビット同期信号発生を作動させた後に
、フレーム同期信号発生回路４、セクタアドレス発生回
路５およびフレーム番号発生回路６を作動させるととも
に、おのおのを作動したタイミングに同期して、入力端
Ｂ、Ｄ、Ｅをマルチプレクサ２にそれぞれ選択させる。

またフレームデータ領域ＦＦＤを発生する場合、フォー
マット制御回路ｌは、フレーム同期信号４および変調回
路８を交互に作動するとともに、それぞれを作動したタ
イミングに同期して、入力端Ｃ９Ｆをマルチプレクサ２
にそれぞれ選択させる。

したがって、フレーム同期信号発生回路４が出力するフ
レーム同期信号ＦＳＩがプリアンブルＰＡのフレーム同
期信号として、また、フレーム同期信号発生回路４の出
力を反転した信号ＦＳＩ’がフレームデータ領域ＦＦＤ
のフレーム同期信号としてそれぞれ出力される。

第５図は、第４図に示した装置で発生したプリアンブル
ＰＡおよびフレームデータ領域ＦＦＤを判別してフレー
ム同期およびセクタアドレスＳＡを検出する装置の一例
を示している。なお、同図において第３図と同一部分お
よび相当部分には同一符号を付してその説明を省略する
。

同図において、ビット同期回路１１から出力されるデー
タＲＤは、マルチプレクサ１９の入力端Ａ、セクタアド
レス検出回路１３、フレーム番号検出回路１４および復
調回路１６に加えられるとともに、インバータ２０を介
してマルチプレクサ１９の入力端Ｂに加えられている。

また、フレーム番号検出回路１４が出力するプリアンブ
ル終了信号ＥＯＰは、マルチプレクサ１９の制御入力端
Ｓおよびアンド回路２１の一入力端に加えられるととも
にインバータ２３を介してアンド回路２２の一入力端に
加えられており、フレーム同期信号ＦＳＩを検出するフ
レーム同期検出回路１２が出力するフレーム検出信号Ｆ
ＤＤＩは、アンド回路２１．２２の他の入力端に加えら
れている。

そして、アンド回路２１の出力は、フレーム同期検出信
号ＤＦＤとして１次段装置および復調回路１６に加えら
れている。

したがって、プリアンブルＰＡを検出していてプリアン
ブル終了信号ＥＯＰが論理レベルＬの状態では、マルプ
レクサ２が入力端Ａに加わる信号を選択してフレーム同
期検出回路１２に出力するとともに、アンド回路２１が
不動作状態になると同時にアンド回路２２が動作状態に
なっている。

これにより、プリアンブルＰＡに記録されているフレー
ム同期信号ＦＳＩがフレーム同期検出回路１２によって
検出され、その検出に同期して出力されるフレーム検出
信号ＦＤＤ　ｌは、アンド回路２２を介してセクタアド
レス検出回路１３およびフレーム番号検出回路１４に加
えられる。

これによって、プリアンブルＰＡにおけるセクタアドレ
スＳＡおよびフレーム番号ＦＮが、それぞれセクタアド
レス検出回路１４およびフレーム番号検出回路１５によ
って検出される。

そして、プリアンブルＰＡが終了したことがフレーム番
号検出回路１４によって判別されてプリアンブル終了信
号ＥＯＰが論理レベルＨに立ち上がると。

マルチプレクサ１９は入力端已に加わる信号を選択して
フレーム同期検出回路１２に出力するとともに、アンド
回路２１が動作状態になると同時にアンド回路２２が不
動作状態になる２ これにより、フレームデータ領域ＦＦＤに記録されてい
るフレーム同期信号ＦＳ２は、フレーム同期信号ＦＳＩ
と同じパターンに反転された状態でフレーム同期検出回
路１２に加えられるので、このフレーム同期信号ＦＳ２
の検出タイミングに同期してフレーム検出信号ＦＤＤＩ
が出力される。

このようにして、フレームデータ領域ＦＦＤに記録され
ているフレーム同期信号ＦＳ２を検出することができる
。

なお、上述した実施例では、プリアンブルＰＡにおいて
セクタアドレスＳＡの次にフレーム番号ＦＮを配置して
いるが、この順番は逆でもよい。また、プリアンブルＰ
Ａの先頭に付しているビット同期信４ＢＳは、必ずしも
必要ではない。

さらに、プリアンブルＰＡにおけるフレーム同期信号Ｆ
Ｓの配置間隔をフレームデータと同じ間隔にするために
、適宜な位置に相当する長さのビット同期信号ＢＳを挿
入してもよい。

［効果］ 以上説明したように、本発明によれば、データ領域部の
データ記録領域に配置したフレーム同期信号とは異なる
第２のフレーム同期信号およびこの第２のフレーム同期
信号を識別するための番号情報およびセクタを識別する
ためのセクタアドレスを複数、データ領域部のプリアン
ブルに記録し、データ読み出し時には、このプリアンブ
ルに記録されているセクタアドレスから当該セクタを識
別しているので、プリフォーマット領域にデータエラー
を生じた場合でも確実にセクタを判別できてデータを読
み出すことができるという利点を得る。

また、プリアンブルとデータ記録領域にそれぞれ異なる
フレーム同期信号を配置しているので、データ領域部に
おいてプリアンブルとデータ記録領域とを確実に識別す
ることができる。

【図面の簡単な説明】

第１図＜ａ＞は本発明の一実施例にかかるプリアンブル
を示した信号配置図、同図（ｂ）は本発明の一実施例に
かかるフレームデータ領域を示した信号配置図、第２図
は第１図に示したプリアンブルを発生するための信号発
生装置の一例を示したブロック図、第３図は第１図に示
したプリアンブルを判ありするための装置を示したブロ
ック図、第４図は本発明の他の実施例にかかるプリアン
ブルを発生するための信号発生装置の一例を示したブロ
ック図。 第５図は第４図に示したプリアンブルを判別するための
装置を示したブロック図、第６図（ａ）は光ディスフの
信号記録形式の一例を示した信号配置図、同図（ｂ）は
セクタの記録形式の一例を示した信号配置図である。 １・・・フォーマット制御回路、２．１９・・・マルチ
プレクサ、３・・・ビット同期信号発生回路、４，７・
・・フレーム同期信号発生回路、５・・・セクタアドレ
ス発生回路、６・・・フレーム番号発生回路、１１・・
・ビット同期回路、１２．１５・・・フレーム同期検出
回路、１３・・・セクタアドレス検出回路、１４・・・
フレーム番号検出回路、１７，２１．２２・・・アンド
回路、９．２０．２３・・・インバータ。 ＼　　　　　　Ｉ 第２図 第３図 第５図

Claims (2)

【特許請求の範囲】
1. （１）セクタの始まりを示すプリフォーマット領域に続
   いて、回路条件を整合させるためのプリアンブルおよび
   自己相関の鋭いパターンのフレーム同期信号で区切られ
   た複数のデータフレームを配置させたデータ記録再生方
   式において、上記フレーム同期信号とは異なる第２のフ
   レーム同期信号およびこの第２のフレーム同期信号を識
   別するための番号情報およびセクタを識別するためのセ
   クタアドレスを複数上記プリアンブルに記録し、データ
   読み出し時には、上記プリアンブルに記録されているセ
   クタアドレスから当該セクタを識別することを特徴とす
   るデータ記録再生方式。
2. （２）特許請求の範囲第１項記載において、前記第２の
   フレーム同期信号は、前記フレーム同期信号を反転した
   ものであることを特徴とするデータ記録再生方式。