JPS61292275A

JPS61292275A - デ−タ記録再生方式

Info

Publication number: JPS61292275A
Application number: JP13289485A
Authority: JP
Inventors: Wasaku Yamada; 山田　和作
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-06-20
Filing date: 1985-06-20
Publication date: 1986-12-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、フレーム構成で記録されているデータ記録形
式をもつ記録装置において、フレーム同期検出を確実に
できるフレーム同期検出装置に関する。

［従来技術］コンピュータシステムの補助記憶装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられているが、近年、これらの磁気記録媒体よりも記
録密度を格段に大きくできる光学的記録媒体（例えば光
ディスク等）を、補助記憶装置に用いようとする提案が
ある。

例えば光ディスクでは、レーザスポットにより、直径１
μ腸程度のビット（小孔）を表面の記録トラック上に２
μ諺程度の周期（間隔）で形成することでデータを記録
し、記憶容量は約３０ｃｍの直径のもので１枚あたり１
０１１〜１０１２ビツト程度である。

さて、一般に補助記憶装置はアクセス速度が主記憶装置
に比べてかなり遅いので、データはある程度のまとまっ
た量のブロン′り毎に、連続した領域に記録される。

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定ブロックをセクタに構成し、
各セクタにアドレス（セクタアドレス）を割り当てて識
別している。

第７図（ａ）　、　（ｂ）は、光ディスクのトラックに
おけるデータ記録形式の一例を示す。

同図（ａ）において、トラックＴＲには、プリフォーマ
ット領域ＰＦ、データ領域ＤＦ、および、プリフォーマ
ット領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩ
からなるセクタＳＣが、ギャップＧＰ２に隔てられて複
数個連続的に設定される。

なお、プリフォーマット領域ＰＦは、あらがじめデータ
領域ＤＦとギャップＧＰ２を合せたビット数隔、てて、
トラックＴＲに形成される。

また、同図（ｂ）に示すように、プリフォーマット領域
ＰＦは、回路条件を整合するための同期信号すなわちデ
ータ書込続出回路のビットクロックを記録データの発生
タイミングに同期させるためのビット同期信号ＢＳから
なるプリアンプル、このプリフォーマット領域ＰＦを検
出するための自己相関の鋭いビット列（パターン）から
なるセクタ同期信号ＳＳ、および、セクタＳＣを識別す
るためのセクタアドレスＳＡからなる。

プリアンプルをなすビット同期信号ＢＳとしては、光ピ
ツクアップ部からの読出信号に基づいてビットクロック
およびデータを抽出するためのＰＬＬ（Ｐ−ｈａｓａ　
Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路を、適確にロックできる
ような信号が用いられる。例えば、最小反転周期で続出
信号の状態を変化する信号（すなわち、光ディスクへの
記録状態が最小ピット長の繰り返しになるｒｏｌｏｌｏ
ｌ・・・・・・」）である。

また、データ領域ＤＦは、フレーム同期信号ＦＳが付設
されてフレーム構成をとる複数個のデータと、これらの
データの先頭に付設されたプリアンプル（ビット同期信
号ＢＳ）からなる、なお、データ領域ＤＦにおけるプリ
アンプルはプリフォーマット領域ＰＦにおけるプリアン
プルよりも少ないビット数で足り、また、フレーム同期
信号ＦＳは、セクタ同期信号ＳＳと同様の自己相関の鋭
いバタンからなる。

なお、上述したプリフォーマット領域ＰＦのプリアンプ
ルＢＳ、セクタ同期信号ＳＳ、セクタアドレスＳＡ、ギ
ャップＧＰＩ、ＧＰ２．および、データ領域ＯＦのプリ
アンプルＢＳ、フレーム同期信号ＦＳは、無変調の状態
で光ディスクに記録され、データ領域ＤＦのフレームデ
ータは、所定の変調を受けた状態で記録される。

さて、このような記録形式でデータを記録するさい、ま
ずプリフォーマット領域ＰＦのプリアンプルでビット同
期をとったのちセクタ同期信号ＳＳを検出し、その検出
タイミングに基づいて、セクタアドレスＳＡを読み出す
。

それが所望のセクタをあられす場合は、ギャップＧＰＩ
の後にデータ領域ＯＦのプリアンプルを書き込んでから
第１フレームのフレームデータをフレーム同期信号ＦＳ
に続いて書き込み、順次各フレームのフレーム同期信号
ＦＳおよびフレームデータを記録してゆく。

データを読み込む場合は、上述と同様にしてセクタアド
レスＳＡを読み出し、それが所望のセクタを示す場合は
、データ領域のプリアンプルでビット同期をとり直した
後に、フレーム同期信号ＦＳを検出したタイミングに基
づいてフレーム毎のフレームデータを読み込む。

そして、この読み出されたフレームデータは、所定の復
調処理によって変調前の元のデータに変換される。

このように、あらかじめ記録されているプリフォーマッ
ト領域を参照して、データが記録され、また読み出され
る。

ところで、光ディスクは、上述したように記録密度が格
段に大きい反面、ビット誤り率および駆動系の回転変動
等の影響をかなり受けやすいと考えられている。

これに対し、通常、各フレームデータに対しては変調前
に組織的な誤り訂正符号を付加するので、゛データエラ
ーが発生したとしてもある程度までは完全に回復するこ
とができ、大きな問題はない。

しかしながら、データ記録後にプリフォーマット領域に
データエラーが発生して、セクタ同期信号ＦＳが検出で
きなくなった場合には、そのセクタをアクセスすること
ができず、記録されたデータを読み出すことができない
という不都合を生じていた。

なお、セクタ同期信号ＳＡの検出の信頼性を向上するた
めに、プリフォーマット領域にセクタ同期信号ＦＳおよ
びセクタアドレスＳＡを複数回記録することが考えられ
るが、このようにするとデータ記録領域がさらに少なく
なるという問題を生じる。

［目的］本発明は、上述した従来技術の不都合を解決するために
なされたものであり、プリフォーマット領域にデータエ
ラーを生じた場合でも確実にセクタを判別できてデータ
を読み出すことのできるデータ記録再生方式を提供する
ことを目的としている。

［構成コ本発明では、この目的を達成するため、フレーム同期信
号およびこのフレーム同期信号を識別するための番号情
報およびセクタを識別するためのセクタアドレスを複数
、データ領域部のプリアンプルに記録し、データ読み出
し時には、このプリアンプルに記録されているセクタア
ドレスから当該セクタを識別している。

以下、添付図面を参照しながら１本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかるデータ領域ＯＦの
プリアンプルＰＡＬを示している。なお、当然のことな
がら、プリアンプルＰＡＬには第７図（ｂ）と同様にフ
レーム同期信号ＦＳおよびフレームデータが順次読いて
いる。

このプリアンプルＰＡＬは、読み出し手段の回路条件を
整合させるための所定長さのビット同期信号ＢＳ、例え
ば自己相関の鋭いパターンのビット列からなるフレーム
同期信号ＦＳ、当該セクタをあられすセクタアドレスＳ
Ａ、およびこのプリアンプルＰＡＩにおいてフレーム同
期信号ＦＳの識別をするためのフレーム番号ＦＮｎ　（
値はｎ）を、（口＋１）個装置させてなる。

かかるプリアンプルＰＡＬを含むデータ領域ＤＦは、第
２図に示した信号発生装置により、フォーマットに従っ
て発生される。

すなわち、光デイスク駆動装置（図示略）から目的のセ
クタを検出したことをあられすセクタ検出信号ＳＤが加
えられると、フォーマット制御回路１は、まず切換回路
２にビット同期信号発生回路３を選択させた状態で、こ
のビット同期信号発生回路３を１回作動してビット同期
信号ＢＳを発生させ、続いて、フレーム同期信号発生回
路４、セクタアドレス発生回路５およびフレーム番号発
生回路６を、フレーム番号の値を１つづつ減じなからＯ
になるまで繰り返し作動させるとともに、その作動させ
る要素の出力信号を切換回路２によって選択させて、次
段の記録部に出力させる。

このようにして、プリアンプルＰＡＬを完成すると、フ
ォーマット制御回路１は、次に、フレーム同期信号発生
回路４を作動したのちに１フレ一ム分の記録データＤＴ
を入力するとともに、それぞれフレーム同期信号ＦＳお
よび記録データＤＴを切換回路２によって選択して記録
部に出力し、これを各フレームで繰り返して、１つのセ
クタへのデータ記録を終了する。

なお、セクタアドレス発生回路５には、光デイスク駆動
装置からあらかじめセクタアドレスデータＤＤＳが加え
られており、また、フレーム同期信号ＦＳ、セクタアド
レスＳＡ、フレーム番号ＦＮおよびデータＤＴは、それ
ぞれ所定の変調方式による変調を受けた、あるいはその
変調規則を満たすビット列の信号である。

第３図は、上述したプリアンプルＦＡＩを判別してフレ
ーム同期およびセクタアドレスＳＡを検出する装置の一
例を示している。

同図において、光ピツクアップ（図示略）から出力され
る読み出し信号ＳＲはＰＬＬ回路やデータセパレータ等
からなるビット同期回路１１に加えられており、ビット
同期回路１１は、プリアンプルＰＡＩにおけるビット同
期信号ＢＳによってそのＰＬＬ回路がロックされ、これ
によって、読み出しデータＲＤを分離する。この読み出
しデータＲＤは、フレーム同期検出回路１２、セクタア
ドレス検出回路１３、フレーム番号検出回路１４および
復調回路１５に加えられている。

フレーム同期検出回路１２は、入力した読み出しデータ
ＲＤからフレーム同期信号ＦＳを判別し、このフレーム
同期信号ＦＳを検出したタイミングに対応してフレーム
検出信号ＦＤＤを発生し、このフレーム検出信号ＦＤは
、セクタアドレス検出回路１３、フレーム番号検出回路
１４およびアンド回路１６の一入力端に加えられている
。

セクタアドレス検出回路１３は、フレーム検出信号ＦＤ
Ｄを受入したタイミングに基づいて入力している読み出
しデータＲＤからセクタアドレスＳＡを判別し、そのセ
クタアドレスＳＡがあらかじめ光デイスク駆動装置から
加えられている目標セクタアドレスＳＳＡと一致しない
場合には、そのときに判別したセクタアドレスＳＡを検
出セクタアドレスＤＳＡとして光デイスク駆動装置に出
力する。これにより、光デイスク駆動装置では、この検
出セクタアドレスＳＳＡを参照して目標セクタへのアク
セス制御を実行する。

フレーム番号検出回路１４は、フレーム検出信号ＦＤＤ
の受入タイミングに基づいて、入力している読み出しデ
ータＲＤからフレーム番号ＦＮを判別し。

その値が０のフレーム番号ＦＮｏを検出すると、プリア
ンプル終了信号ＥＯＰをアンド回路１６の他入力端に出
力する。また、このプリアンプル終了信号ＥＯＰは、１
セクタの読み出しを終了するまでは持続して出力される
。

このようにして、フレーム番号検出回路１４によってプ
リアンプルの終了が検出され、プリアンプル終了信号Ｅ
ＯＰが出力されると、その後のデータ領域ＤＦにおいて
フレーム同期検出回路１２によりフレーム同期信号ＦＳ
が検出されて出力されたフレーム検出信号ＦＤは、フレ
ーム同期検出信号ＤＦＤとしてアンド回路１６を介して
出力される。　　。

このフレーム同期検出信号ＤＦＤは、復調回路１５およ
び次段の誤り訂正回路等（図示略）に出力されている。

復調回路１５は、フレーム同期検出信号ＤＦＤの受入タ
イミングに基づいて、入力している読み出しデータＲＯ
から１フレ一ム分の記録データを判別して元のデータＤ
ＡＴに復調し、このデータＤＡＴを次段回路に出力する
。

なお、セクタアドレス検出回路１３によるセクタアドレ
スＳＡの判別は、プリアンプルＦＡＩに記録されている
複数のセクタアドレスＳＡのうち、最も出現回数の多い
ものをそのセクタのセクタアドレスＳＡとして判別する
いわゆる多数決論理等を用いることができる。

このようにして、データ読み出し時には、プリアンプル
ＰＡＬに記録しているセクタアドレスＳＡに基づいて当
該セクタを判別しているので、プリフォーマット領域に
記録されているセクタアドレスＳＡを検出する必要がな
い。

したがって、プリフォーマット領域のエラーの発生状況
にかかわりなく、データ領域をアクセスすることができ
る。

また、そのために、プリフォーマット領域にセクタアド
レスＳＡを複数個記録する等、この部分の信頼性を高く
するための処置を施す必要がなく。

その結果、光ディスクの記録効率を高めることができる
。

なお、当然のことながら、プリアンプルＰＡＬに発生し
ているエラーのためにセクタアドレス等を検出できなく
なることがあるが、かかる場合には。

いずれにせよフレームデータを適正に検出できないので
あるから、当該セクタを不良セクタとして処理してよい
。

第４図は１本発明の他の実施例にかかるデータ領域ＯＦ
のプリアンプルＰＡ２を示している。なお。

当然のことながら、このプリアンプルＰＡ２にはプリア
ンプルＦＡＩと同様に第７図（ｂ）と同様にフレーム同
期信号ＦＳおよびフレームデータが順次続いている。

このプリアンプルＰＡ２は、所定の生成多項式により算
出した、セクタアドレスＳＡおよびフレーム番号ＦＮに
基づ＜ＣＲＣ（巡回冗長検出）符号を、上述したプリア
ンプルＰＡＬのフレーム番号ＦＮの直後に付したもので
あり、このＣＲＣ符号により、セクタアドレスＳＡおよ
びフレーム番号ＦＮに生じているエラーを確実に検出で
きる。

かかるプリアンプルＰＡ２を含むデータ領域ＤＦは、第
５図に示した信号発生装置により、フォーマットに従っ
て発生される。なお、同図において第２図と同一部分お
よび相当する部分には同一符号を付してその説明を省略
する。

この信号発生装置では、セクタアドレス発生回路５が出
力するセクタアドレスＳＡおよびフレーム番号発生回路
６が出力するフレーム番号ＦＮを入力して所定の生成多
項式に基づ＜　ＣＲＣ符号を発生するＣＲＣ符号発生回
路７が設けられており、このＣＲＣ符号発生回路７は、
フォーマット制御回路１によってフレーム番号発生回路
６の次に作動されるとともに、切換回路２によってその
出力信号が選択される。

また、フォーマット制御回路１は、上述した実施例と同
様にして、プリアンプルＰＡ２を完成した後に、データ
を順次出力して、１セクタ分のデータ領域ＦＤを形成す
る。

第６図は、上述したプリアンプルＰＡ２を判別してフレ
ーム同期およびセクタアドレスＳＡを検出する装置の一
例を示している。なお、同図において第３図と同一部分
および相当する部分には同一符号を付してその説明を省
略する。

同図において、ビット同期回路１１から出力されている
読み出しデータＲＤおよびフレーム同期検出回路１２か
ら出力されているフレーム検出信号ＦＤＤは、誤り検出
回路１７にも加えられている。

誤り検出回路は１７は、フレーム検出信号ＦＤＤを受入
したタイミングに基づいて、入力している読み出しデー
タＲＤからセクタアドレスＳＡ、フレーム番号ＦＮおよ
びＣＲＣ符号を判別し、これらのセクタアドレスＳＡ、
フレーム番号ＦＮおよびＣＲＣ符号を所定の生成多項式
の入力とする。

そして、この生成多項式による最終結果がＯになった場
合はセクタアドレスＳＡおよびフレーム番号ＦＮにエラ
ーが生じていないと判別し、Ｏ以外の場合はセクタアド
レスＳＡあるいはフレーム番号ＦＮ。

にエラーが生じていると判別して、誤り検出信号ＤＥＲ
を出力する。

この誤り検出信号ＤＥＲは、セクタアドレス検出回路１
３およびフレーム番号検出回路１４に加えられており、
これによって、セクタアドレス検出回路１３およびフレ
ーム番号検出回路１４は、そのときに判別したセクタア
ドレスＳＡおよびフレーム番号ＦＮを無効にする。また
、この誤り検出信号ＤＥＲを入力したとき、フレーム番
号検出回路１４では、１つ前の判別結果に基づいて、そ
のときに判別すべきフレーム番号ＦＮに、内部状態を変
更してもよい。

このようにして、ＣＲＣ符号によってセクタアドレスＳ
Ａおよびフレーム同期番号ＦＮにエラーを生じているこ
とが検出できるので、セクタアドレスＳＡおよびフレー
ム同期番号ＦＮを確実に判別することができる。

なお、上述した実施例では、プリアンプルＰＡＬ。

ＰＡ２においてセクタアドレスＳＡの次にフレーム番号
ＦＮを配置しているが、この順番は逆でもよい。

また、プリアンプルＰＡ　ｌ　、　ＰＡ　２の先頭に付
しているビット同期信号ＢＳは、必ずしも必要ではない
。

さらに、プリアンプルＰＡＬ、ＰＡ２におけるフレーム
同期信号ＦＳの配置間隔をフレームデータと同じ間隔に
するために、適宜な位置に相当する長さのビット同期信
号ＢＳを挿入してもよい。

［効果］以上説明したように、本発明によれば、フレーム同期信
号およびこのフレーム同期信号を識別するための番号情
報およびセクタを識別するためのセクタアドレスを複数
、データ領域部のプリアンプルに記録し、データ読み出
し時には、このプリアンプルに記録されているセクタア
ドレスから当該セクタを識別しているので、プリフォー
マット領域にデータエラーを生じた場合でも確実にセク
タを判別できてデータを読み出すことができるという利
点を得る。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるプリアンプルを示し
た信号配置図、第２図は第１図に示したプリアンプルを
発生するための信号発生装置の一例を示したブロック図
、第３図は第１図に示したプリアンプルを判別するため
の装置を示したブロック図、第４図は本発明の他の実施
例にかかるプリアンプルを示した信号配置図、第５図は
第４図に示したプリアンプルを発生するための信号発生
装置の一例を示したブロック図、第６図は第４図に示し
たプリアンプルを判別するための装置を示したブロック
図、第７図（ａ）は光ディスクの信号記録形式の一例を
示した信号配置図、同図（ｂ）はセクタの記録形式の一
例を示した信号配置図である。 ■・・・フォーマット制御回路、２・・・切換回路、３
・・・ビット同期信号発生回路、４・・・フレーム同期
信号発生回路、５・・・セクタアドレス発生回路、６・
・・フレーム番号発生回路、７・・・ＣＲＣ（巡回冗長
検査）符号発生回路、１１・・・ビット同期回路、１２
・・・フレーム同期検出回路、１３・・・セクタアドレ
ス検出回路、１４・・・フレーム番号検出回路、１５・
・・復調回路、１６・・・アンド回路、１７・・・誤り
検出回路。第２図第３図第５図第６図

Claims

【特許請求の範囲】

セクタの始まりを示すプリフォーマット領域に続いて、
回路条件を整合させるためのプリアンプルおよび自己相
関の鋭いパターンのフレーム同期信号で区切られた複数
のデータフレームを配置させたデータ記録再生方式にお
いて、上記フレーム同期信号およびこのフレーム同期信
号を識別するための番号情報およびセクタを識別するた
めのセクタアドレスを複数上記プリアンプルに記録し、
データ読み出し時には、上記プリアンプルに記録されて
いるセクタアドレスから当該セクタを識別することを特
徴とするデータ記録再生方式。