JPS61296576A

JPS61296576A - デ−タ記録再生方式

Info

Publication number: JPS61296576A
Application number: JP13706685A
Authority: JP
Inventors: Masamitsu Suzuki; 政光鈴木; Wasaku Yamada; 山田　和作
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-06-25
Filing date: 1985-06-25
Publication date: 1986-12-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、フレーム構成で記録されているデータ記録形
式をもつ記録装置において、フレーム同期検出を確実に
できるフレーム同期検出装置に関する。

［従来技術］コンピュータシステムの補助記憶装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられている・が、近年、これらの磁気記録媒体よりも
記録密度を格段に大きくできる光学的記録媒体（例えば
光ディスク等）を、補助記憶装置に用いようとする提案
がある。

例えば光ディスクでは、レーザスポットにより、直径１
μｍ程度のビット（小孔）を表面の記録トラック上に２
μｍ程度の周期（間隔）で形成することでデータを記録
し、記憶容量は約３０ｃｍの直径のもので１枚あたり１
０１１〜１０１２ビツト程度である。

さて、一般に補助記憶装置はアクセス速度が主記憶装置
に比べてかなり遅いので、データはある程度のまとまっ
た量のブロック毎に、連続した領域に記録される。

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定ブロックをセクタに構成し、
各セクタにアドレス（セクタアドレス）を割り当てて識
別している。

第７図（ａ）、（ｂ）は、光ディスクのトラックにおけ
るデータ記録形式の一例を示す。

同図（ａ）において、トラックＴＲには、プリフォーマ
ット領域ＰＦ、データ領域ＤＦ、および、プリフォーマ
ット領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩ
からなるセクタＳＣが、ギャップＧＰ２に隔てられて複
数個連続的に設定される。

なお、プリフォーマット領域ＰＦは、あらかじめデータ
領域ＤＦとギャップＧＰ２を合せたビット数隔てて、ト
ラックＴＲに形成される。

また、同図（ｂ）に示すように、プリフォーマット領域
ＰＦは、回路条件を整合するための同期信号すなわちデ
ータ書込読出回路のビットクロックを記録データの発生
タイミングに同期させるためのビット同期信号ＢＳから
なるプリアンブル、このプリフォーマット領域ＰＦを検
出するための自己相関の鋭いビット列（パターン）から
なるセクタ同期信号ＳＳ、および、セクタＳＣを識別す
るためのセクタアドレスＳＡからなる。

プリアンブルをなすビット同期信号ＢＳとしては。

光ピツクアップ部からの読出信号に基づいてビットクロ
ックおよびデータを抽出するためのＰＬＬ（Ｐ−ｈａｓ
ａ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路を、適確にロックで
きるような信号が用いられる。例えば、最小反転周期で
続出信号の状態を変化する信号（すなわち、光ディスク
への記録状態が最小ピット長の繰り返しになるｒＯｌｏ
ｌｏｌＬ・・・・・」）である。

また、データ領域ＤＦは、フレーム同期信号ＦＳが付設
されてフレーム構成をとる複数個のデータと。

これらのデータの先頭に付設されたプリアンブル（ビッ
ト同期信号ＢＳ）からなる。なお、データ領域ＯＦにお
けるプリアンブルはプリフォーマット領域ＰＦにおける
プリアンブルよりも少ないビット数で足り、また、フレ
ーム同期信号ＦＳは、セクタ同期信号ＳＳと同様の自己
相関の鋭いバタンからなる。

なお、上述したプリフォーマット領域ＰＦのプリアンブ
ルＢＳ、セクタ同期信号ＳＳ、セクタアドレスＳＡ、ギ
ャップＧＰＩ、ＧＰ２）および、データ領域ＤＦのプリ
アンブルＢＳ、フレーム同期信号ＦＳは、無変調の状態
で光ディスクに記録され、データ領域ＤＦのフレームデ
ータは、所定の変調を受けた状態で記録される。

さて、このような記録形式でデータを記録するさい、ま
ずプリフォーマット領域ＰＦのプリアンブルでビット同
期をとったのちセクタ同期信号ＳＳを検出し、その検出
タイミングに基づいて、セクタアドレスＳＡを読み出す
。

それが所望のセクタをあられす場合は、ギャップＧＰＩ
の後にデータ領域ＤＦのプリアンブルを書き込んでから
第１フレームのフレームデータをフレーム同期信号ＦＳ
に続いて書き込み、順次各フレームのフレーム同期信号
ＦＳおよびフレームデータを記録してゆく。

データを読み込む場合は、上述と同様にしてセクタアド
レスＳＡを読み出し、それが所望のセクタを示す場合は
、データ領域のプリアンブルでビット同期をとり直した
後に、フレーム同期信号ＦＳを検出したタイミングに基
づいてフレーム毎のフレームデータを読み込む。

そして、この読み出されたフレームデータは、所定の復
調処理によって変調前の元のデータに変換される。

このように、あらかじめ記録されているプリフォーマッ
ト領域を参照して、データが記録され、また読み出され
る。

ところで、光ディスクは、上述したように記録密度が格
段に大きい反面、ビット誤り率および駆動系の回転変動
等の影響をかなり受けやずいと考えられている。

これに対し、通常、各フレームデータに対しては変調前
に組織的な誤り訂正符号を付加するので。

データエラーが発生したとしてもある程度までは完全に
回復することができ、大きな問題はない。

しかしながら、データ記録後にプリフォーマット領域に
データエラーが発生して、セクタ同期信号ＦＳが検出で
きなくなった場合には、そのセクタをアクセスすること
ができず、記録されたデータを読み出すことができない
という不都合を生じていた。

なお、セクタ同期信号ＳＡの検出の信頼性を向上するた
めに、プリフォーマット領域にセクタ同期信号ＦＳおよ
びセクタアドレスＳＡを複数回記録することが考えられ
るが、このようにするとデータ記録領域がさらに少なく
なるという問題を生じる。

［目的コ本発明は、上述した従来技術の不都合を解決するために
なされたものであり、プリフォーマット領域にデータエ
ラーを生じた場合でも確実にセクタを判別できてデータ
を読み出すことのできるデータ記録再生方式を提供する
ことを目的としている。

［構成］本発明では、この目的を達成するため、フレーム同期信
号およびこのフレーム同期信号を識別するための番号情
報およびセクタを識別するためのセクタアドレスを複数
、データ領域部のプリアンブルに記録し、データ読み出
し時には、このプリアンブルに記録されているセクタア
ドレスから当該セクタを識別している。また、プリアン
ブルとデータ記録領域をそれぞれ異なるビットレートで
記録しているので、データ領域部においてプリアンブル
とデータ記録領域とを確実に識別することができる。

以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図（ａ）　、　（ｂ）は、本発明の一実施例にかか
るデータ領域ＤＦのプリアンブルＰＡＬおよびフレーム
データ領域ＦＦＤＩを示している。なお、当然のことな
がら、プリアンブルＰＡＬの直前には第７図（ａ）と同
様のプリフォーマット領域ＰＦが、あらかじめ光ディス
クに記録されている。

このプリアンブルＦＡＩは、読み出し手段の回路条件を
整合させるための所定長さのビット同期信号ＢＳＩ、例
えば自己相関の鋭いパターン（例えばｒｏｏｌｌｏｏｌ
ｌｌｌｏｏＪ）のビット列からなるフレーム同期信号Ｆ
ＳＩ、当該セクタを識別するためのセクタアドレスＳＡ
（プリフォーマット領域ＰＦに記録されているものと同
じ）、および、このプリアンブルＰＡＬにおいてフレー
ム同期信号ＦＳＩの識別をするためのフレーム番号ＦＮ
ｎ　（値はｎ）を、（ｎ＋１）個装置させてなる。

また、フレームデータ領域ＦＦＤＩは、読み出し手段の
回路条件を整合させるための所定長さのビット同期信号
ＢＳ２に続き、フレーム同期信号ＦＳＩと異なる自己相
関の鋭いパターン（例えばｒｏｏｏｌｌｌｌｏｏｌｌｌ
」）からなるフレーム同期信号ＦＳ２と、所定長のフレ
ームデータＦＤＤを複数個配置してなる。

かかるプリアンブルＰＡＬを含むデータ領域ＤＦは、第
２図に示した信号発生装置により、フォーマットに従っ
て発生される。

同図において、ビット同期信号発生回路１はプリアンブ
ルＰＡＬのビット同期信号ＢＳＩを発生するためのもの
であり、その出力はマルチプレクサ２の入力端Ａに加え
られ、フレーム同期信号発生回路３はプリアンブルＰＡ
Ｌのフレーム同期信号ＦＳＩを発生するためのものであ
り、その出力はマルチプレクサ２の入力端Ｂに加えられ
ている。

セクタアドレス発生回路４はあらかじめ光ディスクの駆
動装置（図示路）から加えられているセクタアドレスデ
ータＤＤＳに対応したセクタアドレスを発生するもので
あり、その出力はマルチプレクサ２の入力端Ｃに加えら
れており、フレーム番号発生回路５はプリアンブルＦＡ
Ｉのフレーム番号ＦＮ（ＦＮ。

〜ＦＮｏ）を発生するものであり、その出力はマルチプ
レクサ２の入力端りに加えられている。

クロック発生器６はプリアンブルＰＡＬを記録するため
の周波数ｆｃ１のクロック信号ＣＰＩを発生するもので
あり、このクロック信号ＣＰ１は、ビット同期信号発生
回路１、フレーム同期信号発生回路３、セクタアドレス
発生回路４およびフレーム番号発生回路５にそれぞれ加
えられている。

また、ビット同期信号発生回路７はフレームデータ領域
ＦＦＤＩのビット同期信号ＢＳ２を発生するものであり
、その出力はマルチプレクサ２の入力端Ｅに加えられ、
フレーム同期信号発生回路８はフレームデータ領域ＦＦ
ＤＩのフレーム同期信号ＦＳ２を発生するものであり、
その出力はマルチプレクサ２の入力端Ｆに加えられてお
り、変調回路９は駆動装置から加えられている記録デー
タＤＴを所定の変調方式で変調するものであり、その出
力はマルチプレクサ２の入力端Ｇに加えられている。

クロック発生器１０は、フレームデータ領域ＦＦＤＩを
記録するための周波数ｆｃｚ　（＞ｆｅｚ）のクロック
信号ＣＰ２を発生するものであり、このクロック信号Ｃ
Ｐ２は、ビット同期信号発生回路７、フレーム同期信号
発生回路８および変調回路９にそれぞれ加えられている
。

また、フォーマット制御回路１１は、上記した各要素を
順次駆動してデータ領域ＦＤをそのフォーマットに従っ
て形成するものである。

以上の構成で、光ディスクの駆動装置から目的のセクタ
を検出したことをあられすセクタ検出信号ＳＤが加えら
れると、フォーマット制御回路１１は、まずマルプレク
サ２に入力端Ａを選択させた状態で、ビット同期信号発
生回路ｌを１回作動してビット同期信号ＢＳＩを発生さ
せる。

続いて、フレーム同期信号発生回路３、セクタアドレス
発生回路４およびフレーム番号発生回路５を、フレーム
番号ＦＮの値をｎから１つづつ減じなから０になるまで
繰り返し作動させるとともに、その作動させる要素に対
応した入力端Ｂ、Ｃ，Ｄ、Ｅをマルチプレクサ２によっ
て順次選択させて１次段の記録部（図示路）に出力させ
る。

このようにして、プリアンブルＰＡＬを完成すると、フ
ォーマット制御回路１は、次にマルチプレクサ２に入力
端Ｅを選択させた状態でビット同期信号発生回路７を１
回作動してビット同期信号ＢＳ２を発生させる。

そして、フレーム同期信号発生回路８を作動したのちに
、変調回路９を作動して１フレ一ム分の記録データＤＴ
を入力して変調させるとともに、それぞれ入力端Ｅ、Ｆ
をマルプレクサ２によって選択して記録部に出力し、こ
れを各フレームで繰り返して、１つのセクタへのデータ
記録を終了する。

なお、フレーム同期信号ＦＳＩ、ＦＳ２）セクタアドレ
スＳＡおよびフレーム番号ＦＮは、それぞれ所定の変調
方式による変調を受けた。あるいはその変調規則を満た
すビット列の信号である。

第３図は、上述したプリアンブルＰＡＩおよびフレーム
データ領域ＦＦＤ　１を読み取る読取部の一例を示して
いる。

同図において、光ピツクアップ（図示路）から出力され
る読み出し信号ＳＲは、カットオフ周波数がプリアンブ
ルＦＡＩの信号周波数に対応するｆｃｌに設定されてい
るローパスフィルタ２１およびカットオフ周波数がフレ
ームデータ領域ＦＦＤ１の信号周波数に対応するｆｅｚ
に設定されているローパスフィルタ２２に加えられてお
り、これらのローパスフィルタ２１，２２の出力は、Ｐ
ＬＬ回路やデータセパレータ等から構成されてその動作
設定周波数がｆｃｌに設定されているビット同期回路２
３および動作設定周波数がｆｅｚに設定されているビッ
ト同期回路２４にそれぞれに加えられている。

ビット同期回路２３は、プリアンブルＰＡＬにおけるビ
ット同期信号ＢＳＩによってそのＰＬＬ回路がロックさ
れ、これによって、プリアンブルＰＡＬに対応した読み
出しデータＲＤＩを分離し、ビット同期信号２４は、フ
レームデータ領域ＦＦＤ　１におけるビット同期信号Ｂ
Ｓ２によってそのＰＬＬ回路がロックされ、これによっ
て、フレームデータ領域ＦＦＤ　１に対応した読み出し
データＲＤ２を分離する。

このように、プリアンブルＰＡＬに記録されているデー
タが読み出しデータＲＤＩとして分離出力され、また、
フレームデータ領域ＦＦＤＩに記録されているデータが
読み出しデータＲＤ２として分離出力される。

読み出しデータＲＤＩは、フレーム同期信号ＦＳＩを検
出するフレーム同期検出回路２５、セクタアドレスＳＡ
を検出するセクタアドレス検出回路２７．およびレーム
番号ＦＮを検出するフレーム番号検出回路２８に加えら
れており、読み出しデータＲＤ２は、フレーム同期信号
ＦＳ２を検出するフレーム同期検出回路２６および復調
回路２９に加えられている。

フレーム同期検出回路２５は、入力した読み出しデータ
ＲＤＩからフレーム同期信号ＦＳＩを判別し、このフレ
ーム同期信号ＦＳＩを検出したタイミングに対応してフ
レーム検出信号ＦＤＤＩを発生し、このフレーム検出信
号ＦＤＤ　１は、セクタアドレス検出回路２７に加えら
れている。

セクタアドレス検出回路２７は、フレーム検出信号ＦＤ
ＤＩを受入したタイミングに基づいて入力している読み
出しデータＲＤＩからセクタアドレスＳＡを判別し、そ
のセクタアドレスＳＡがあらかじめ光デイスク駆動装置
（図示路）から加えられている目標セクタアドレスＳＳ
Ａと一致しない場合には、そのときに判別したセクタア
ドレスＳＡを検出セクタアドレスＤＳＡとして光デイス
ク駆動装置に出力する。

これにより、光デイスク駆動装置では、この検出セクタ
アドレスＤＳＡを参照して目標セクタへのアクセス制御
を実行する。また、判別したセクタアドレスＳＡが目標
セクタアドレスＳＳＡと一致した場合には、セクタ検出
信号ＤＯ３をフレーム番号検出回路２８に出力する。

フレーム番号検出回路２８は、フレーム検出信号ＦＤＤ
Ｉの受入タイミングに基づいて、入力している読み出し
データＲＤＩからフレーム番号ＦＮを判別し、その値が
０のフレーム番号ＦＮａを検出すると、フレーム同期検
出回路２６に出力しているプリアンブル終了信号ＥＯＰ
を論理レベルＨに立ち上げる。また。

このプリアンブル終了信号ＥＯＰは、１セクタの読み出
しを終了するまではその論理レベルＨの状態が持続され
る。

フレーム同期検出回路２６は、加えられているプリアン
ブル終了信号ＥＯＰが論理レベルＨになっている状態で
、入力した読み出しデータＲＤ２からフレ−ム検出信号
ＦＳ２を判別し、このフレーム同期信号ＦＳ２を検出し
たタイミングに対応してフレーム検出信号ＦＤＤ２を発
生する。このフレーム検出信号ＦＤＤ　２は、復調回路
２９に出力されている。

復調回路２９は、フレーム検出信号ＦＤＤ２の受入タイ
ミングに基づいて、入力している読み出しデータＲＤ２
から１フレ一ム分の記録データを判別して元のデータＤ
ＡＴに復調し、このデータＤＡＴを誤り訂正回路等（図
示路）の次段回路に出力する。

したがって、プリアンブルＰＡＬにおけるフレーム同期
信号ＦＳＩが検出されてフレーム同期検出回路２５から
フレーム検出信号ＦＤＤＩが出力されると。

このタイミングに同期してセクタアドレスＳＡがセクタ
アドレス検出回路２７によって判別され、その判別され
たセクタが目標セクタである場合には、セクタ検出回路
２７から出力されるセクタ検出信号ＤＯ５の発生タイミ
ングに同期してフレーム番号ＦＮがフレーム番号検出回
路２８によって順次検出され、その値が判別される。

そして、フレーム番号検出回路２８がフレーム番号ＦＮ
ｏを検出してプリアンブルＰＡＬが終了したことを判別
すると、プリアンブル終了信号ＥＯＰが立ち上げられる
。

これにより、フレーム同期検出回路２６が動作を開始し
、その後のフレームデータ領域ＦＦＤＩにおいてフレー
ム同期信号ＦＳ２を検出してフレーム検出信号ＦＤＤ２
を出力すると、このフレーム同期信号ＦＦＤ２の発生タ
イミングに同期して復調回路２９から１フレ一ム分のデ
ータＤＡＴが出力される。また、このフレーム同期信号
ＦＤＤ２は、次段回路にフレーム同期検出信号ＤＦＤと
して出力される。

なお、セクタアドレス検出回路１３によるセクタアドレ
スＳＡの判別は、プリアンブルＰＡに記録されている複
数のセクタアドレスＳＡのうち、最も出現回数の多いも
のをそのセクタのセクタアドレスＳＡとして判別するい
わゆる多数決論理等を用いることができる。

さて、上述した実施例においては、プリアンブルＦＡＩ
に配置しているフレーム同期信号ＦＳＩとフレームデー
タ領域ＦＦＤ　１に配置しているフレーム同期信号ＦＳ
２のパターンを変更して、プリアンブルＰＡＬとフレー
ムデータ領域ＦＦＤＩを明確に識別できるようにしてい
るが、プリアンブルＰＡＬとフレームデ−タ領域ＦＦＤ
　１におけるデータ記録のビットレートを変更している
ので、プリアンブルとフレームデータ領域に配置してい
るフレーム同期信号を同じパターンにしても、プリアン
ブルとフレームデータ領域が混同されるような不都合は
生じない。

そこで、次に、プリアンブルとフレームデータ領域に、
同じパターンのフレーム同期信号を配置した、本発明の
他の実施例について説明する。

第４図（ａ）　、　（ｂ）は、本発明の他の実施例にか
かるプリアンブルＰＡ２およびフレームデータ領域ＦＦ
Ｄ２を示している。

図示のように、フレームデータ領域ＦＦＤ２に配置して
いるフレーム同期信号ＦＳＩは、プリアンブルＰＡ２に
配置しているフレーム同期信号ＦＳＩと同じパターンの
ものである。

かかるプリアンブルＰＡ２およびフレームデータ領域Ｆ
ＦＤ　２は、第５図に示したような信号発生装置によっ
て発生される。なお、同図において第２図と同一部分お
よび相当部分には同一符号を付してその説明を省略する
。

同図において、マルチプレクサ２の入力端Ａ、Ｂ、Ｃ。

Ｄ、Ｄ、Ｅ、Ｆには、ビット同期信号発生回路１、セク
タアドレス発生回路４、フレーム番号発生回路５、フレ
ーム同期信号発生回路３、ビット同期信号発生回路７お
よび変調回路９の出力がそれぞれ加えられており、また
、フレーム同期信号発生回路３には、マルチプレクサ１
２により、クロック発生器６が出力するクロック信号Ｃ
ＰＩおよびクロック発生器１０が出力するクロック信号
ＣＰ２のいずれかが加えられている。

したがって、フォーマット制御回路１１は、プリアンブ
ルＰＡ２を発生する場合、マルチプレクサ１２に入力端
Ａに加わっているクロック信号ＣＰ１を選択させた状態
で、ビット同期信号発生回路１、フレーム同期信号発生
回路３、セクタアドレス発生回路４およびフレーム番号
検出回路５を、前述と同様に順次作動させるとともに、
この各要素の作動タイミングに同期してマルチプレクサ
２に入力端Ａ、Ｄ。

Ｂ、Ｃを順次選択させる。

次にフレームデータ領域ＦＦＤ　２を発生する場合、フ
ォーマット制御回路１１は、マルチプレクサ１２に入力
端Ｂに加わっているクロック信号ＣＰ２を選択させた状
態で、ビット同期信号発生回路７、フレーム同期信号発
生回路３および変調回路９を、前述と同様に順次作動さ
せるとともに、この各要素の作動タイミングに同期して
マルチプレクサ２に入力端Ｅ、Ｄ、Ｆを順次選択させる
。

このように、この実施例ではフレーム同期信号発生回路
３を、プリアンブルＰＡ２とフレームデータ領域ＦＦＤ
２において共用できるので、信号発生装置の構成がより
簡単になる。

第６図は、プリアンブルＰＡ２およびフレームデータ領
域ＦＦＤ２を読み取る読取部を示している。なお、同図
において第３図と同一部分および相当部分には同一符号
を付してその説明を省略する。

同図において、ビット同期回路２３　、２４から出力さ
れる読み出しデータＲＤＩ、ＲＤ２は、プリアンブル終
了信号ＥＯＰが論理レベルＬのときは入力端Ａを論理レ
ベルＨのときは入力端Ｂをそれぞれ選択するマルチプレ
クサ３０の入力端Ａ、Ｂに加えられ、このマルチプレク
サ３０の出力は、フレーム同期検出回路２５およびデマ
ルチプレクサ３１に加えられている。

デマルチプレクサ３１は、プリアンブル終了信号ＥＯＰ
が論理レベルＬのときは出力端Ｘを、プリアンブル終了
信号ＥＯＰが論理レベルＨのときは出力端Ｙをそれぞれ
選択する。

したがって、プリアンブル終了信号ＥＯＰが論理レベル
Ｌのときはマルチプレクサ３０によって読み出しデータ
ＲＤＩが選択されているので、出力端Ｘからは読み出し
データＲＤＩが出力されてセクタアドレス検出回路２７
およびフレーム番号検出回路２８に加えられ、また、プ
リアンブル終了信号ＥＯＰが論理レベルＨのときはマル
チプレクサ３０によって読み出しデータＲＤ２が選択さ
れているので、出力端Ｙからは読み出しデータＲＤ２が
出力されて復調回路２９に加えられる。

また、フレーム検出信号ＦＤＤＩおよびプリアンブル終
了信号ＥＯＰは、アンド回路３２に加えられており、こ
のアンド回路３２の出力がフレーム同期検出信号ＤＦＤ
として次段回路に出力されている。

以上の構成で、まず、プリアンブルＰＡ２が入力されて
いるときはプリアンブル終了信号ＥＯＰが論理レベルＬ
になっているので、上述のようにマルチプレクサ３０は
読み出しデータＲＤＩを選択するとともにデマルチプレ
クサ３１を介して、セクタアドレス検出回路２７および
フレーム番号検出回路２８にこの読み出しデータＲＤＩ
が出力される。

したがって、前述した実施例と同様に、フレーム同期検
出回路２５から出力されるフレーム検出信号ＦＤＤＩの
タイミングに同期してセクタアドレス検出回路２７がセ
クタアドレスＳＡを検出し、これが目標セクタアドレス
ＳＳＡと一致しなかった場合は、セクタアドレス検出回
路２７から検出セクタアドレスＤＳＡが光デイスク駆動
装置に応答され、また、検出したセクタアドレスＳＡが
目標セクタアドレスＳＳＡと一致した場合には、その検
出タイミングに同期してセクタ検出信号ＤＯ３がフレー
ム番号検出回路２８に出力される。

これにより、フレーム番号検出回路２８がフレーム番号
を検出し、プリアンブルＰＡ２の終了が判別されると、
プリアンブル終了信号ＥＯＰが論理レベルＨに立ち上げ
られる。

そこでこれ以降は、マルチプレクサ３０によって読み出
しデータＲＤ２が選択されるとともに、この読み出しデ
ータＲＤ２がデマルチプレクサ３１を介して復調回路２
９に加えられる。また、アンド回路３２が動作可能な状
態になる。

したがって、フレーム同期検出回路２５がフレームデー
タ領域ＦＦＤ２におけるフレーム同期信号ＦＳＩの検出
して出力してフレーム検出信号ＦＤＤ　１は、フレーム
同期検出信号ＤＦＤとして、アンド回路３２を介して次
段回路に出力されるとともに、復調回路２９からデータ
ＤＡＴが出力される。

このように、この実施例では１つのフレーム同期検出回
路２５によって、プリアンブルＰＡ２とフレームデータ
領域ＦＦＤ２におけるフレーム同期を検出しているので
、前述した実施例に較べて読出部の構成がより簡単にな
る。

以上説明したように、データ読み出し時には、プリアン
ブルＰＡに記録しているセクタアドレスＳＡに基づいて
当該セクタを判別しているので、プリフォーマット領域
に記録されているセクタアドレスＳＡを検出する必要が
ない。

したがって、プリフォーマット領域のエラーの発生状況
にかかわりなく、データ領域をアクセスすることができ
る。

そのため、プリフォーマット領域にセクタアドレスＳＡ
を複数個記録してこの部分の信頼性を高くするための処
置を施す必要がなく、その結果、光ディスクの記録効率
を高めることができる。

また、プリアンブルを記録するさいのビットレートと、
フレームデータ領域を記録するさいのビットレートを変
更しているので、フレームデータ領域のフレームデータ
にセクタアドレスおよびフレーム番号と同じパターンが
あられれたときに。

プリアンブルと誤って判別するような不都合を防止する
ことができる。

さらに、プリアンブルのビットレートをフレームデータ
領域のビットレートに比べて遅く（記録周波数を低く）
設定すると、プリアンブルにおけるフレーム同期検出の
信頼性が向上するので、プリアンブルにおけるフレーム
同期信号、フレーム同期番号およびセクタアドレスの記
録する数を少なくすることができ、したがって、光ディ
スクの記憶効率を向上できる。

なお、当然のことながら、プリアンブルに発生している
エラーのためにセクタアドレス等を検出できなくなるこ
とがあるが、かかる場合には、いずれにせよフレームデ
ータを適正に検出できないのであるから、当該セクタを
不良セクタとして処理してよい。

また、プリアンブルにおけるセクタアドレスとフレーム
番号の配置順序を逆にしてもよい。さらに、フレーム番
号の配置順序は、ＦＮｏ−ＦＮ、の順にしてもよい。

［効果］以上説明したように、本発明によれば、フレーム同期信
号およびこのフレーム同期信号を識別するための番号情
報およびセクタを識別するためのセクタアドレスを複数
、データ領域部のブリアンプルに記録し、データ読み出
し時には、このプリアンブルに記録されているセクタア
ドレスから当該セクタを識別しているので、プリフォー
マット領域にデータエラーを生じた場合でも確実にセク
タを判別できてデータを読み出すことができる。

また、プリアンブルとデータ記録領域をそれぞれ異なる
ビットレートで記録しているので、データ領域部におい
てプリアンブルとデータ記録領域とを確実に識別するこ
とができる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例にかかるプリアンブル
を示した信号配置図、同図（ｂ）は本発明の一実施例に
かかるフレームデータ領域を示した信号配置図、第２図
は第１図（ａ）、（ｂ）に示した信号を発生する信号発
生装置を示したブロック図、第３図は第１図（ａ）、（
ｂ）に示した信号を読み取るための読取部を示したブロ
ック図、第４図（ａ）は本発明の一実施例にかかるプリ
アンブルを示した信号配置図、同図（ｂ）は本発明の一
実施例にかかるフレームデータ領域を示した信号配置図
、第５図は第４図（ａ）。（ｂ）に示した信号を発生する信号発生装置を示したブ
ロック図、第６図は第４図（ａ）　、　（ｂ）に示した
信号を読み取るための読取部を示したブロック図。第７図（ａ）は光ディスクの記録形式の一例を示した信
号配置図、同図（ｂ）はセクタの形式の一例を示した信
号配置図である。 ■、７・・・ビット同期信号発生回路、２，１２．３０
・・・マルチプレクサ、３，８・・・フレーム同期信号
発生回路、４・・・セクタアドレス発生回路、５・・・
フに一ム番号発生回路、６，１０・・・クロック発生器
、９・・・変調回路、２１．２２・・・ローパスフィル
タ、２３．２４・・・ビット同期回路、２５．２６・・
・フレーム同期検出回路。２７・・・セクタアドレス検出回路、２９・・・復調回
路、３１・・・デマルチプレクサ、３２・・・アンド回
路。第２図第３図第５図

Claims

【特許請求の範囲】

（１）セクタの始まりを示すプリフォーマット領域に続
いて、回路条件を整合させるためのプリアンブルおよび
自己相関の鋭いパターンのフレーム同期信号で区切られ
た複数のデータフレームを配置させたデータ記録再生方
式において、上記フレーム同期信号およびこのフレーム
同期信号を識別するための番号情報およびセクタを識別
するためのセクタアドレスを複数配置して上記プリアン
ブルを形成するとともにこのプリアンブルと最初の上記
データフレームの間に回路条件を整合させるためのビッ
ト同期信号を配置し、上記プリアンブルを記録するビッ
トレートと上記ビット同期信号および上記複数のデータ
フレームを記録するビットレートを異ならせるとともに
、データ読み出し時には、上記プリアンブルに記録され
ているセクタアドレスから当該セクタを識別することを
特徴とするデータ記録再生方式。
（２）特許請求の範囲第１項記載において、前記データ
フレームに配置したフレーム同期信号と、前記プリアン
ブルに配置したフレーム同期信号は、異なるパターンか
らなることを特徴とするデータ記録再生方式。