JPS60216648A - 信号同期方式 - Google Patents
信号同期方式Info
- Publication number
- JPS60216648A JPS60216648A JP59071747A JP7174784A JPS60216648A JP S60216648 A JPS60216648 A JP S60216648A JP 59071747 A JP59071747 A JP 59071747A JP 7174784 A JP7174784 A JP 7174784A JP S60216648 A JPS60216648 A JP S60216648A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- synchronization
- circuit
- synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、デジタル信号の同期方式に関する。
［従来技術］
電磁ディスク装置等のデジタル記録（記憶）装置やデジ
タル伝送系においては、データ記録あるいはデータ伝送
のさいの信号配置形式（フォーマット）が定められてい
る。
タル伝送系においては、データ記録あるいはデータ伝送
のさいの信号配置形式（フォーマット）が定められてい
る。
一般的には、第１図に示したようにデータを一定の長さ
のデータブロックＤＢに分割し、このデータブロックＤ
Ｂの前にデータ領域を識別するための同期信号ＦＳを付
しくこれをフレーム化という）、さらに、データ発生側
のピットクロツタに読出側の回路を整合させるためのビ
ット同期信号Ｏ５を所定長だけ付し、フォーマットデー
タＦＤが形成される。
のデータブロックＤＢに分割し、このデータブロックＤ
Ｂの前にデータ領域を識別するための同期信号ＦＳを付
しくこれをフレーム化という）、さらに、データ発生側
のピットクロツタに読出側の回路を整合させるためのビ
ット同期信号Ｏ５を所定長だけ付し、フォーマットデー
タＦＤが形成される。
一方、続出側（あるいは受信側）では第２図に示したよ
うな信号同期装置で第１図に示したフォーマットデータ
ＦＤに含まれるデータブロックを識別する。
うな信号同期装置で第１図に示したフォーマットデータ
ＦＤに含まれるデータブロックを識別する。
同図において、位相検出器１ａ、ローパスフィルタ（ル
ープフィルタ）Ｉｂ、電圧制御発振器ＩＣおよび分周器
（１７Ｎカウンタ）ｌｄからなるＰＬＬＣＰｈａｓｅＬ
ｏｃｋｅｄ Ｌｏｏｐ）回路１は、受入されるフォーマ
ットデータＦＤに含まれるビット同期信号ＢＳに同期し
たクロックウィンドｗＣを発生するもので、このクロッ
クウィンドｗＣに基づき、データセパレータ２はフォー
マットデータＦＤからピットクロックＣＰおよび再生デ
ータＲＤを分離する。このピットクロックＣＰおよび再
生データＲＤは、同期引き込み回路３．同期信分検出回
路４および次段の信号処理部（図示路）に加えられる。
ープフィルタ）Ｉｂ、電圧制御発振器ＩＣおよび分周器
（１７Ｎカウンタ）ｌｄからなるＰＬＬＣＰｈａｓｅＬ
ｏｃｋｅｄ Ｌｏｏｐ）回路１は、受入されるフォーマ
ットデータＦＤに含まれるビット同期信号ＢＳに同期し
たクロックウィンドｗＣを発生するもので、このクロッ
クウィンドｗＣに基づき、データセパレータ２はフォー
マットデータＦＤからピットクロックＣＰおよび再生デ
ータＲＤを分離する。このピットクロックＣＰおよび再
生データＲＤは、同期引き込み回路３．同期信分検出回
路４および次段の信号処理部（図示路）に加えられる。
同期引き込み回路３は、再生データＲＤに含まれるビッ
ト同期信号ＢＳのパターンを検出したさいに、ＰＬＬ回
路１がビット同期信号ＢＳに完全に同期したこと（すな
わち同期引き込み）を判別して時定数切換信号Ｃしを発
生し、これをローパスフィルタ１ｂに加える。例えば、
ビット同期信号ＵＳが１２バイト（１バイトは８ビツト
よりなる）の０ＯＨ（Ｈは１６進数をあられす）からな
る場合、連続して４バイトの００１１を検出できたとき
に同期引き込みが完了したと判別する。
ト同期信号ＢＳのパターンを検出したさいに、ＰＬＬ回
路１がビット同期信号ＢＳに完全に同期したこと（すな
わち同期引き込み）を判別して時定数切換信号Ｃしを発
生し、これをローパスフィルタ１ｂに加える。例えば、
ビット同期信号ＵＳが１２バイト（１バイトは８ビツト
よりなる）の０ＯＨ（Ｈは１６進数をあられす）からな
る場合、連続して４バイトの００１１を検出できたとき
に同期引き込みが完了したと判別する。
ローパスフィルタ１ｂは、はじめに信号処理部より出力
される時定数セラｈ信号ＳＬによって時定数を小さい値
にセットされており、これによってＰＬＬ回路ｌがビッ
ト同期信号ＢＳに同期引き込みするための時間が短かく
なる。また、時定数切換信号Ｃｔが加えられるとローパ
スフィルタ１ｂの時定数が大きい値に切換えられ、これ
によって、それ以後はＰＬＬ回路ｌはフォーマットデー
タＦＤのデータレートのゆっくりとした変動に追従する
ように作動する。すなわち、−担同期がとれた後は、例
えば磁気ディスク装置ではピークシフトの影響により、
ＰＬＬ回路１のロックが外れないようにしている。
される時定数セラｈ信号ＳＬによって時定数を小さい値
にセットされており、これによってＰＬＬ回路ｌがビッ
ト同期信号ＢＳに同期引き込みするための時間が短かく
なる。また、時定数切換信号Ｃｔが加えられるとローパ
スフィルタ１ｂの時定数が大きい値に切換えられ、これ
によって、それ以後はＰＬＬ回路ｌはフォーマットデー
タＦＤのデータレートのゆっくりとした変動に追従する
ように作動する。すなわち、−担同期がとれた後は、例
えば磁気ディスク装置ではピークシフトの影響により、
ＰＬＬ回路１のロックが外れないようにしている。
同期信号検出回路４は、再生データＲＤに同期信号ＦＳ
と同じパターンがあられれることを監視し、同期信号Ｆ
Ｓを検出すると同期検出信号ＤＳを信号処理部ド出力す
る。信号処理部は、この同期信号１）Ｓの発生タイミン
グに基づいて後続するデータブロックＤＢを入力する。
と同じパターンがあられれることを監視し、同期信号Ｆ
Ｓを検出すると同期検出信号ＤＳを信号処理部ド出力す
る。信号処理部は、この同期信号１）Ｓの発生タイミン
グに基づいて後続するデータブロックＤＢを入力する。
このように、ビット同期信号ＢＳでＰＬＬ回路１の同期
引き込みが完了した後に、同期信号ＦＳを判別したタイ
ミング［こ基づいてデータブロックＤＢが判別される。
引き込みが完了した後に、同期信号ＦＳを判別したタイ
ミング［こ基づいてデータブロックＤＢが判別される。
ところが、このような従来方式ではＰＬＬ回路１の同期
引き込みを同期引き込み判定回路３によって判別してい
るために、ＰＬＬ回路１の周辺回路構成が大きくなり、
コスト高になっていた。
引き込みを同期引き込み判定回路３によって判別してい
るために、ＰＬＬ回路１の周辺回路構成が大きくなり、
コスト高になっていた。
［目的］
本発明は、上述した従来技術の欠点を解消するためにな
されたものであり、ＰＬＬ回路の同期引き込みを判別す
るための特別な回路を必要とせず、ＰＬＬ回路の周辺回
路の構成を簡単にできる信号同期方式を提供することを
目的とする。
されたものであり、ＰＬＬ回路の同期引き込みを判別す
るための特別な回路を必要とせず、ＰＬＬ回路の周辺回
路の構成を簡単にできる信号同期方式を提供することを
目的とする。
［構成コ
以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。
に説明する。
第３図に、光ディスクを記憶媒体として用いた補助記憶
装置における本発明の一実施例に係るデータの記録フォ
ーマットを示す。
装置における本発明の一実施例に係るデータの記録フォ
ーマットを示す。
ところで、光ディスク等の光学的記録媒体を記憶媒体と
して用いた場合、磁気ディスク等の磁気記録媒体を記憶
媒体として用いた場合に比べて格段に記録密度を大きく
とれるので、スペース的に非常に有利になる。
して用いた場合、磁気ディスク等の磁気記録媒体を記憶
媒体として用いた場合に比べて格段に記録密度を大きく
とれるので、スペース的に非常に有利になる。
例えば、光ディスクでは、レーザスポットにより直径１
μｍ程度のビット（小孔）を表面の記録トラック上に最
小くり返し間隔が２μｍ程度の周期（間隔）で形成し、
記憶容量は約３０ｃｍ（１２インチ）の直径のもので１
枚当り１０１１〜１０１２ ビット程度である。
μｍ程度のビット（小孔）を表面の記録トラック上に最
小くり返し間隔が２μｍ程度の周期（間隔）で形成し、
記憶容量は約３０ｃｍ（１２インチ）の直径のもので１
枚当り１０１１〜１０１２ ビット程度である。
通常、記録トラックはスパイラル状に１本が設定され、
また、記録密度を高めるためにＣＬＶ（Ｃｏｎｓｔａｎ
ｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）で駆動される。
また、記録密度を高めるためにＣＬＶ（Ｃｏｎｓｔａｎ
ｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）で駆動される。
さて、第３図において、トラックＴＲには、プリフォー
マット領域ＰＦ、データ領域ＤＦおよびプリフォーマッ
ト領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩか
らなるセクタＳＣが、ギャップＧＰ２に隔てられて複数
個連続的に設定される。
マット領域ＰＦ、データ領域ＤＦおよびプリフォーマッ
ト領域ＰＦとデータ領域ＤＦを隔てるギャップＧＰＩか
らなるセクタＳＣが、ギャップＧＰ２に隔てられて複数
個連続的に設定される。
なお、プリフォーマット領域ＰＦは、通常はメーカから
出荷されるさいにあらかじめ基準となる記録装置によっ
て形成される。
出荷されるさいにあらかじめ基準となる記録装置によっ
て形成される。
ところで、光ディスクは上述したように記録密度を非常
に高くすることができる反面、現状ではビット誤り率が
１０−５程度とかなり大きくて、信頼性が低い。そこで
、プリフォーマツ１−領域ＰＦのフォーマットを、第４
図のように定めた。
に高くすることができる反面、現状ではビット誤り率が
１０−５程度とかなり大きくて、信頼性が低い。そこで
、プリフォーマツ１−領域ＰＦのフォーマットを、第４
図のように定めた。
すなわち、プリフォーマット領域ＰＦは同期引き込みの
ためのプリアンプルＦＡＩ、このプリフォーマット領域
円？を検出するための自己相関の鋭いパターン（ビット
列）からなるセクタ同期信号ｓｓおよびセクタＳＣを識
別するためのセクタアドレスＳＡから構成され、そして
、プリアンプルＰＡＬは、ビット同期信号ＢＳに複数個
のセクタ同期信号ＳＳを等間隔で配置させて構成される
。
ためのプリアンプルＦＡＩ、このプリフォーマット領域
円？を検出するための自己相関の鋭いパターン（ビット
列）からなるセクタ同期信号ｓｓおよびセクタＳＣを識
別するためのセクタアドレスＳＡから構成され、そして
、プリアンプルＰＡＬは、ビット同期信号ＢＳに複数個
のセクタ同期信号ＳＳを等間隔で配置させて構成される
。
このように、プリアンプルＦＡＩにセクタ同期信号ＳＳ
を複数個配置したことにより、信頼性の低い光ディスク
を用いた場合でも確実にプリフォーマット領域ＰＦを検
出でき、セクタアドレスＳＡを検出することができる。
を複数個配置したことにより、信頼性の低い光ディスク
を用いた場合でも確実にプリフォーマット領域ＰＦを検
出でき、セクタアドレスＳＡを検出することができる。
また第５図（ａ）に示すように、データ領域ＤＦはフレ
ーム同期信号ＳＦが付設されてフレーム化された複数個
のデータと、これらのデータの先頭に付設されたプリア
ンプルＰＡ２からなる。なお、フレーム同期信号ＳＦは
セクタ信号ＳＳと同様の自己相関の鋭いパターンからな
り、またセクタ同期信号ＳＳと同一であってもよい。
ーム同期信号ＳＦが付設されてフレーム化された複数個
のデータと、これらのデータの先頭に付設されたプリア
ンプルＰＡ２からなる。なお、フレーム同期信号ＳＦは
セクタ信号ＳＳと同様の自己相関の鋭いパターンからな
り、またセクタ同期信号ＳＳと同一であってもよい。
このデータ領域ＤＦのプリアンプルＰＡ２も、上述と同
様の理由から、ビット同期信号ＢＳに複数個のフレーム
同期信号ＳＦを等間隔で配置させた構成をもつ（第５図
（ｂ）参照）。
様の理由から、ビット同期信号ＢＳに複数個のフレーム
同期信号ＳＦを等間隔で配置させた構成をもつ（第５図
（ｂ）参照）。
このように、プリフォーマット領域ＰＦ内のプリアンプ
ルＰＡＬおよびデータ領域ＤＦ内のプリアンプルＰＡ２
には、それぞれセクタ同期信号ＳＳおよびフレーム同期
信号ＳＦが複数個配置されている。
ルＰＡＬおよびデータ領域ＤＦ内のプリアンプルＰＡ２
には、それぞれセクタ同期信号ＳＳおよびフレーム同期
信号ＳＦが複数個配置されている。
第６図は１本発明の一実施例に係る信号同期装置を示す
。
。
この信号同期装置では、第２図に示した装置における同
期引き込み回路３を除去し、かつ、同期信号検出回路４
が出力する同期検出信号ＤＳによってローパスフィルタ
１ｂの時定数を大きい値に切換えるようにしている。な
お、他の部分は第２図に示した装置の各部に相当するの
で説明は省略する。
期引き込み回路３を除去し、かつ、同期信号検出回路４
が出力する同期検出信号ＤＳによってローパスフィルタ
１ｂの時定数を大きい値に切換えるようにしている。な
お、他の部分は第２図に示した装置の各部に相当するの
で説明は省略する。
したがって、プリアンプルＰＡＩではビット同期信号Ｂ
ＳによってＰＬＬ回路１が同期引き込み完了した直後に
、同期信号検出回路４がセクタ同期信号ＳＳを検出して
同期検出信号ＤＳを出力すると、これによってローパス
フィルタ１ｂの時定数が切換えられ、ＰＬＬ回路１の動
作態様が変化する。
ＳによってＰＬＬ回路１が同期引き込み完了した直後に
、同期信号検出回路４がセクタ同期信号ＳＳを検出して
同期検出信号ＤＳを出力すると、これによってローパス
フィルタ１ｂの時定数が切換えられ、ＰＬＬ回路１の動
作態様が変化する。
同様に、プリアンプルＰＡ２ではフレーム同期信号ＳＦ
が検出されるとＰＬＬ回路１の同期引き込みが完了した
と判別されて、ローパスフィルタｌｂの時定数が切換え
られる。
が検出されるとＰＬＬ回路１の同期引き込みが完了した
と判別されて、ローパスフィルタｌｂの時定数が切換え
られる。
なお、ローパスフィルタｌｂは２回目以後の同期検出信
号ＤＳは無視する。また１時定数セットＳｔはギャップ
ＧＰＩ、ＧＰ２毎に出力されて、それぞれプリアンプル
ＰＡＬ、ＰΔ２を検出開始する時点ではＰＬＬ回路１の
同期引き込み動作を速い状態に制御する。
号ＤＳは無視する。また１時定数セットＳｔはギャップ
ＧＰＩ、ＧＰ２毎に出力されて、それぞれプリアンプル
ＰＡＬ、ＰΔ２を検出開始する時点ではＰＬＬ回路１の
同期引き込み動作を速い状態に制御する。
このようにして、プリアンプルＰＡＬ、Ｐ＾２内のセク
タ同期信号ＳＳ、フレーム同期信号ＳＦを検出したとき
、ＰＬＬ回路１の同期引き込みが完了して各同期信号を
検出できる程度に同期がとれたと判別するので、従来装
置のような同期引き込み検出回路を必要としない。
タ同期信号ＳＳ、フレーム同期信号ＳＦを検出したとき
、ＰＬＬ回路１の同期引き込みが完了して各同期信号を
検出できる程度に同期がとれたと判別するので、従来装
置のような同期引き込み検出回路を必要としない。
第７図は、本発明の他の実施例に係る信号同期装置を示
している。
している。
この装置は、同期検出信号ＤＳが所定時間内に所定個発
生したことをＰＬＬ回路１の同期引き込み完了として判
別する同期検出頻度判定回路５を設け、この同期検出頻
度判定回路５の出力信号ＣＳによってローパスフィルタ
１ｂの時定数を切換えている。
生したことをＰＬＬ回路１の同期引き込み完了として判
別する同期検出頻度判定回路５を設け、この同期検出頻
度判定回路５の出力信号ＣＳによってローパスフィルタ
１ｂの時定数を切換えている。
なお、同期検出頻度判定回路５はタイマ、カウンタおよ
びゲート回路によって簡単に構成することができる。
びゲート回路によって簡単に構成することができる。
以上述べた実施例では、光ディスクを用いた補助記憶装
置に本発明に適用したが、これに限らず、データ伝送や
他のデータ記録装置等にも本発明を適用できる。
置に本発明に適用したが、これに限らず、データ伝送や
他のデータ記録装置等にも本発明を適用できる。
［効果コ
以上説明したように、本発明ではプリアンプルに複数の
同期信号を配置してこの同期信号を検出すると回路の同
期引き込みが完了したと判別しているので、同期引き込
みを検出するための特別な回路が不要となり、装置構成
を簡単にできるとともに安価にできるという利点を得る
。
同期信号を配置してこの同期信号を検出すると回路の同
期引き込みが完了したと判別しているので、同期引き込
みを検出するための特別な回路が不要となり、装置構成
を簡単にできるとともに安価にできるという利点を得る
。
第１図は一般的なデータフォーマットを示した信号配置
図、第２図は信号同期装置の従来例を示したブロック図
、第３図は本発明の一実施例に係る光ディスクのデータ
記録フォーマットの概要を示した信号配置図、第４図は
プリフォーマット領域を詳細に示した信号配置図、第５
図（ａ）はデータ領域を詳細に示した信号配置図、第５
図（ｂ）ばプリアンプルを具体的に示した信号配置図、
第６図は本発明の一実施例に係る信号同期装置を示した
ブロック図、第７図は本発明の他の実施例に係る信号同
期装置を示したブロック図である。 １・・・ＰＬＬ回路、 ｌａ・・・位相検出器、１ｂ・
・・ローパスフィルタ、１ｃ・・・電圧制御発振器、１
ｄ・・・分周器（１／Ｎカウンタ）、２・・・データセ
パレータ、４・・・同期信号検出回路、５・・・同期検
出頻度判定回路。 第２図 第５図 、７ 手続補正帯（自発） 昭和５９年５月３１日 特許庁長官殿 １、事件の表示 昭和５９年特許願第７１７４７号 ２、発明の名称 信号同期方式 ３、補正をする者 事件との関係 特許出願人 住所 東京都大田区中馬込１丁目３番６号名称（６７４
）株式会社 リコー 代表者 浜 １） 広 ４、代理人 〒１０５ 住所 東京都港区西新橋１丁目１８番１１号６、補正の
内容 本願明細書第６頁第２行の「また、記録密度」を「また
、ＣＡＶ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌ
ｏｃｉｔｙ）または、記録密度」に訂正する。 以上 Ｑ７？１
図、第２図は信号同期装置の従来例を示したブロック図
、第３図は本発明の一実施例に係る光ディスクのデータ
記録フォーマットの概要を示した信号配置図、第４図は
プリフォーマット領域を詳細に示した信号配置図、第５
図（ａ）はデータ領域を詳細に示した信号配置図、第５
図（ｂ）ばプリアンプルを具体的に示した信号配置図、
第６図は本発明の一実施例に係る信号同期装置を示した
ブロック図、第７図は本発明の他の実施例に係る信号同
期装置を示したブロック図である。 １・・・ＰＬＬ回路、 ｌａ・・・位相検出器、１ｂ・
・・ローパスフィルタ、１ｃ・・・電圧制御発振器、１
ｄ・・・分周器（１／Ｎカウンタ）、２・・・データセ
パレータ、４・・・同期信号検出回路、５・・・同期検
出頻度判定回路。 第２図 第５図 、７ 手続補正帯（自発） 昭和５９年５月３１日 特許庁長官殿 １、事件の表示 昭和５９年特許願第７１７４７号 ２、発明の名称 信号同期方式 ３、補正をする者 事件との関係 特許出願人 住所 東京都大田区中馬込１丁目３番６号名称（６７４
）株式会社 リコー 代表者 浜 １） 広 ４、代理人 〒１０５ 住所 東京都港区西新橋１丁目１８番１１号６、補正の
内容 本願明細書第６頁第２行の「また、記録密度」を「また
、ＣＡＶ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌ
ｏｃｉｔｙ）または、記録密度」に訂正する。 以上 Ｑ７？１
Claims (1)
- データに先立つビット同期信号にデータを判別するため
の異なる同期信号を複数配置し、再生側で上記同期信号
を検出すると、装置の同期引き込みが完了したと判別し
て上記ビット同期信号に基づいてピッ１−タロツクおよ
びデータを分離するビット同期検出手段の回路時定数を
大きくすることを特徴とした信号同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071747A JPS60216648A (ja) | 1984-04-12 | 1984-04-12 | 信号同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071747A JPS60216648A (ja) | 1984-04-12 | 1984-04-12 | 信号同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60216648A true JPS60216648A (ja) | 1985-10-30 |
Family
ID=13469428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59071747A Pending JPS60216648A (ja) | 1984-04-12 | 1984-04-12 | 信号同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216648A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217571A (ja) * | 1987-03-06 | 1988-09-09 | Rohm Co Ltd | デイスク再生用位相同期ル−プ |
| JPS63217570A (ja) * | 1987-03-06 | 1988-09-09 | Rohm Co Ltd | ディスク再生装置 |
| JPH01117528A (ja) * | 1987-10-30 | 1989-05-10 | Clarion Co Ltd | スペクトラム拡散受信機 |
| JPH0221738A (ja) * | 1988-05-12 | 1990-01-24 | Digital Equip Corp <Dec> | 位相ロック・ループ |
| EP0354997A2 (en) * | 1988-08-19 | 1990-02-21 | Kabushiki Kaisha Toshiba | Contact forming material for a vacuum interrupter |
-
1984
- 1984-04-12 JP JP59071747A patent/JPS60216648A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217571A (ja) * | 1987-03-06 | 1988-09-09 | Rohm Co Ltd | デイスク再生用位相同期ル−プ |
| JPS63217570A (ja) * | 1987-03-06 | 1988-09-09 | Rohm Co Ltd | ディスク再生装置 |
| JPH01117528A (ja) * | 1987-10-30 | 1989-05-10 | Clarion Co Ltd | スペクトラム拡散受信機 |
| JPH0221738A (ja) * | 1988-05-12 | 1990-01-24 | Digital Equip Corp <Dec> | 位相ロック・ループ |
| EP0354997A2 (en) * | 1988-08-19 | 1990-02-21 | Kabushiki Kaisha Toshiba | Contact forming material for a vacuum interrupter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447942B2 (ja) | 情報記録装置および情報記録方法 | |
| JPS61253674A (ja) | 光ディスク | |
| US4961116A (en) | Method of, and apparatus for, facilitating sychronization of recorded audio and video information | |
| JPH02273330A (ja) | 光ディスク装置 | |
| EP0871173B1 (en) | Recording timing control circuit for optical disk driving device | |
| EP0805438A3 (en) | Servo circuit, digital PLL circuit and optical disk device | |
| JP3433021B2 (ja) | Ｐｌｌ回路 | |
| US5946443A (en) | Method and apparatus for restoring sync data in a digital video disc playback system | |
| JPS60216648A (ja) | 信号同期方式 | |
| US5442612A (en) | Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods | |
| JPH1116280A (ja) | ディスク再生装置及びデータスライス回路 | |
| JPS5923926A (ja) | フエ−ズ・ロツク・ル−プ回路 | |
| JP2005190583A (ja) | 光ディスク装置、情報記録方法及び情報記録媒体 | |
| JP3434421B2 (ja) | 離散的な記録長で変調記録されたデジタル情報を再生する装置 | |
| JPS59111423A (ja) | 同期信号再生用ｐｌｌ回路の保護装置 | |
| JPS61296576A (ja) | デ−タ記録再生方式 | |
| JPH0580070B2 (ja) | ||
| JP3386506B2 (ja) | 情報記録再生装置 | |
| KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
| JPS62204469A (ja) | デ−タ再生方式 | |
| JP2004253056A (ja) | デコード装置 | |
| JP3462882B2 (ja) | 光ディスク装置及び情報処理方法 | |
| JPS61134969A (ja) | デ−タ記録方式 | |
| CN100470659C (zh) | 光盘数据检测系统及方法 | |
| JPH03266263A (ja) | 記録・再生タイミング発生装置 |