JPS59111423A - 同期信号再生用ｐｌｌ回路の保護装置 - Google Patents
同期信号再生用ｐｌｌ回路の保護装置Info
- Publication number
- JPS59111423A JPS59111423A JP57221314A JP22131482A JPS59111423A JP S59111423 A JPS59111423 A JP S59111423A JP 57221314 A JP57221314 A JP 57221314A JP 22131482 A JP22131482 A JP 22131482A JP S59111423 A JPS59111423 A JP S59111423A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pll circuit
- efm
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008929 regeneration Effects 0.000 title description 8
- 238000011069 regeneration method Methods 0.000 title description 8
- 230000010355 oscillation Effects 0.000 claims abstract description 5
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 4
- 241000288105 Grus Species 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Optical Recording Or Reproduction (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばＣＤ（光学式コンパクトディスク）
方式ＤＡＤ （デジタルオーディオディスク）再生装置
等に使用して好適する同期信号再生用ＰＬＬ （位相同
期ループ）回路に係り、特にその保護装置に関する。
方式ＤＡＤ （デジタルオーディオディスク）再生装置
等に使用して好適する同期信号再生用ＰＬＬ （位相同
期ループ）回路に係り、特にその保護装置に関する。
近時、音響機器の分野では、可及的に高忠実度再生化を
図るために、ＰＣＭ （／４ ／レスコードモジュレー
ション）技術を利用したデジタル記録再生方式を採用し
つつある。つまり、これはデジタルオーディオ化と称さ
れているもので、オーディオ特性が記録媒体の特性に依
存することなく、在来のアナログ記録再生方式によるも
のに比して格段に優れたものとすることが原理的に確立
されているからである。
図るために、ＰＣＭ （／４ ／レスコードモジュレー
ション）技術を利用したデジタル記録再生方式を採用し
つつある。つまり、これはデジタルオーディオ化と称さ
れているもので、オーディオ特性が記録媒体の特性に依
存することなく、在来のアナログ記録再生方式によるも
のに比して格段に優れたものとすることが原理的に確立
されているからである。
この場合、記録媒体としてディスク（円盤）を対象とす
るものは、ＤＡＤシステムと称されておυ、その記録再
生方式としても光学式、静電式及び機械式といったもの
が提案されているが、いずれの方式を採用する場合であ
ってもそれを具現する再生装置としては、やはり在来の
それにみられない種々の高度のコントロール機能や性能
等を満足し得るものであることが要求されている。
るものは、ＤＡＤシステムと称されておυ、その記録再
生方式としても光学式、静電式及び機械式といったもの
が提案されているが、いずれの方式を採用する場合であ
ってもそれを具現する再生装置としては、やはり在来の
それにみられない種々の高度のコントロール機能や性能
等を満足し得るものであることが要求されている。
すなわち、これは、光学式のものを例にとってみると、
直径１２ Ｃｚ）、厚さ１．２ Ｃｍ）の透明樹脂円盤
にデジタル（ＰＣＭ ）化データに対応したピット（反
射率の異なる凹凸）を形成する金属薄膜を被着してなる
ディスクをＣＬＶ （線速度一定）方式によ〕約５００
〜２００〔ｒ−ｐ−ｍ〕の可変回転速度で回転駆動せし
め、それを半導体レーザ及び光電変換素子を内蔵した光
学式ピックアップで内周側から外周側に向けてリニアト
ラ、キング式に再生せしめるものであるが、該ディスク
はトラックピッチが１．６〔μｍ〕で６って片面でも約
１時間のステレオ再生をなし得る膨大な情報量がプログ
ラムエリア（半径２５〜５８〔咽〕）に収録されている
とともに、それらのインデックスデータ等がリードイン
エリア（半径２３〜２５ （ｍｍ：） ）に収録されて
いるといったことからも容易に窺い知れるところである
。
直径１２ Ｃｚ）、厚さ１．２ Ｃｍ）の透明樹脂円盤
にデジタル（ＰＣＭ ）化データに対応したピット（反
射率の異なる凹凸）を形成する金属薄膜を被着してなる
ディスクをＣＬＶ （線速度一定）方式によ〕約５００
〜２００〔ｒ−ｐ−ｍ〕の可変回転速度で回転駆動せし
め、それを半導体レーザ及び光電変換素子を内蔵した光
学式ピックアップで内周側から外周側に向けてリニアト
ラ、キング式に再生せしめるものであるが、該ディスク
はトラックピッチが１．６〔μｍ〕で６って片面でも約
１時間のステレオ再生をなし得る膨大な情報量がプログ
ラムエリア（半径２５〜５８〔咽〕）に収録されている
とともに、それらのインデックスデータ等がリードイン
エリア（半径２３〜２５ （ｍｍ：） ）に収録されて
いるといったことからも容易に窺い知れるところである
。
ここで、上記デジタル化データは、所定のＥＦＭ （エ
イ ト トウ フォーティーン モジュレーション）変
調及びインターリーブを伴なった形態でディスクに記録
されているもので、上記光学式ピックアップから得られ
た再生信号（以下ＲＦ倍信号いう）は、第１図に示す入
力端子１１を介して、スライスレベル（アイ／４’ター
ン）検出器１２によって制御される波形整形用の比較回
路１３に導びかれて、不要なアナログ成分と必要とする
データ（以下ＥＦＭ信号という）成分とに分離され、こ
のＥＦＭ信号成分のみがＰＬＬ型でなる同期クロック再
生回路１４に供給される。この同期クロック再生回路１
４は、上記ＥＦＭ信号と図示しないＶＣＯ（電圧制御発
振器）の出力パルス信号とを位相比較し、その位相差成
分に応じて上記ＶＣＯの発振周波数を制御することによ
り、ＥＦＭ信号の位相に同期した同期クロック信号（つ
まシＶＣＯの出力パルス信号）を生成するものである。
イ ト トウ フォーティーン モジュレーション）変
調及びインターリーブを伴なった形態でディスクに記録
されているもので、上記光学式ピックアップから得られ
た再生信号（以下ＲＦ倍信号いう）は、第１図に示す入
力端子１１を介して、スライスレベル（アイ／４’ター
ン）検出器１２によって制御される波形整形用の比較回
路１３に導びかれて、不要なアナログ成分と必要とする
データ（以下ＥＦＭ信号という）成分とに分離され、こ
のＥＦＭ信号成分のみがＰＬＬ型でなる同期クロック再
生回路１４に供給される。この同期クロック再生回路１
４は、上記ＥＦＭ信号と図示しないＶＣＯ（電圧制御発
振器）の出力パルス信号とを位相比較し、その位相差成
分に応じて上記ＶＣＯの発振周波数を制御することによ
り、ＥＦＭ信号の位相に同期した同期クロック信号（つ
まシＶＣＯの出力パルス信号）を生成するものである。
そして、この同期クロック信号は、出力端子１５から出
力されて、上記ＥＦＭ信号が供給される図示しないデー
タストローブ回路に導かれ、ＥＦＭ信号を同期クロック
信号に同期させてなる再生すべきデータの生成に供せら
れるものである。
力されて、上記ＥＦＭ信号が供給される図示しないデー
タストローブ回路に導かれ、ＥＦＭ信号を同期クロック
信号に同期させてなる再生すべきデータの生成に供せら
れるものである。
しかしながら、第１図に示すような同期クロック信号の
再生手段では、上記ＲＦ倍信号例えばドロップアウト等
による欠落が生じた場合、同期クロック再生回路１４へ
供給されるＥＦＭ信号が異常なものとなるので、同期ク
ロック信号が変動し、結局前記データストローブ回路か
ら出力されるデータにバースト誤９が増大するという問
題がある。
再生手段では、上記ＲＦ倍信号例えばドロップアウト等
による欠落が生じた場合、同期クロック再生回路１４へ
供給されるＥＦＭ信号が異常なものとなるので、同期ク
ロック信号が変動し、結局前記データストローブ回路か
ら出力されるデータにバースト誤９が増大するという問
題がある。
この発明は上記事情を考慮してなされたもので、入力さ
れたデジタル化データに欠落が生じても同期信号の変動
を抑え、ひいてはバースト誤シの増大を防止し得る極め
て良好な同期信号再生用ＰＬＬ回路の保護装置を提供す
ることを目的とする。
れたデジタル化データに欠落が生じても同期信号の変動
を抑え、ひいてはバースト誤シの増大を防止し得る極め
て良好な同期信号再生用ＰＬＬ回路の保護装置を提供す
ることを目的とする。
すなわち、この発明はデジタル化データと電圧制御発振
器の出力パルス信号とを位相比較しその位相差成分に対
応して前記電圧制御発振器の発振周波数を制御すること
によｐ前記デジタル化データに同期した同期信号を生成
する同期信号再生用ＰＬＬ回路において、前記デジタル
化データに欠落が生じたことを検出する検出手段と、こ
の検出手段から出力される検出信号に応じて前記同期信
号再生用ＰＬＬ回路の位相比較器に対し出力非発生状態
となす制御手段とを具備してなることを特徴とするもの
である。
器の出力パルス信号とを位相比較しその位相差成分に対
応して前記電圧制御発振器の発振周波数を制御すること
によｐ前記デジタル化データに同期した同期信号を生成
する同期信号再生用ＰＬＬ回路において、前記デジタル
化データに欠落が生じたことを検出する検出手段と、こ
の検出手段から出力される検出信号に応じて前記同期信
号再生用ＰＬＬ回路の位相比較器に対し出力非発生状態
となす制御手段とを具備してなることを特徴とするもの
である。
以下、この発明の一実施例について図面を参照して詳細
に説明する。第２図において、第１図と同一部分には同
一記号を符して示し、ここでは異なる部分についてのみ
述べる。すなわち、入力端子１１に供給されるＲＦ倍信
号ドロップアウトによる欠落があるか否かをドロップア
ウト検出器１６で検出し、このドロップアウト検出器１
６の検出出力で、上記同期クロック再生回路１４内の位
相比較器に対し出力非発生状態となすようにしたもので
ある。
に説明する。第２図において、第１図と同一部分には同
一記号を符して示し、ここでは異なる部分についてのみ
述べる。すなわち、入力端子１１に供給されるＲＦ倍信
号ドロップアウトによる欠落があるか否かをドロップア
ウト検出器１６で検出し、このドロップアウト検出器１
６の検出出力で、上記同期クロック再生回路１４内の位
相比較器に対し出力非発生状態となすようにしたもので
ある。
具体的に言えば、上記同期クロック再生画・路１４は、
第３−に示すように、上記ＥＦＭ信号が供給される入力
端子１７が位相比較器１８の入力一端に接続され、この
位相比較器１８の出力端が電子的なスイッチ回路１９．
ループフィルタ回路２０及びＶＣＯ２１を介して、該位
相比較器１８の入力他端に接続されてなるものである。
第３−に示すように、上記ＥＦＭ信号が供給される入力
端子１７が位相比較器１８の入力一端に接続され、この
位相比較器１８の出力端が電子的なスイッチ回路１９．
ループフィルタ回路２０及びＶＣＯ２１を介して、該位
相比較器１８の入力他端に接続されてなるものである。
そして、上記スイッチ回路１９は通常オン状態にあるも
ので、上記ＲＦ他信号欠落が生じてドロップアウト検出
器１６から検出信号が出力されるとオフ状態となって、
位相比較器１８の出力がループフィルタ回路２０に供給
されないようになるものである。このため、スイッチ回
路１９のオフ時には、ループフィルタ回路２０の入力端
が高インピーダンスの開放状態となるのでＶＣＯ２ノの
入力電圧の変動を抑えることができるため、結局ＶＣＯ
２Ｊの発振周波数の変動を抑えることがでさ、ひいては
前記データストローブ回路から出力されるデータのバー
スト誤シの増大を防止し得るものである。
ので、上記ＲＦ他信号欠落が生じてドロップアウト検出
器１６から検出信号が出力されるとオフ状態となって、
位相比較器１８の出力がループフィルタ回路２０に供給
されないようになるものである。このため、スイッチ回
路１９のオフ時には、ループフィルタ回路２０の入力端
が高インピーダンスの開放状態となるのでＶＣＯ２ノの
入力電圧の変動を抑えることができるため、結局ＶＣＯ
２Ｊの発振周波数の変動を抑えることがでさ、ひいては
前記データストローブ回路から出力されるデータのバー
スト誤シの増大を防止し得るものである。
また、上記実施例ではＣＤ方式ＤＡＤ再生装置に適用し
た場合について説明したが、これに限らずこの発明は例
えば記録媒体としてテープを用いたＰＣＭレコーダ等に
も適用し得ることはもちろんである。
た場合について説明したが、これに限らずこの発明は例
えば記録媒体としてテープを用いたＰＣＭレコーダ等に
も適用し得ることはもちろんである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
したがって、以上詳述したようにこの発明によれば、入
力されたデジタル化データに欠落が生じても同期信号の
変動を抑え、ひいてはバースト誤シの増大を防止し得る
極めて良好な同期信号再生用ＰＬＬ回路の保護装置を提
供することができる。
力されたデジタル化データに欠落が生じても同期信号の
変動を抑え、ひいてはバースト誤シの増大を防止し得る
極めて良好な同期信号再生用ＰＬＬ回路の保護装置を提
供することができる。
第１図は同期信号再生用ＰＬＬ回路を説明するためのブ
ロック構成図、第２図はこの発明に係る同期信号再生用
ＰＬＬ回路の保護装置の一実施例を示すブロック構成図
、第３図は同実施例の狭部を取シ出して示すブロック構
成図である。 １ノ・・・入力端子、１２・・・スライスレベル検出器
、１３・・・比較回路、１４・・・同期クロック再生回
路、１５・・・出力端子、１６・・・ドロップアウト検
出器、１７・・・入力端子、１８・・・位相比較器、１
９・・・スイッチ回路、２０・・・ループフィルタ回路
、２ｉ−ＶＣＯ。 出願人代理人 弁理士 鈴 江 武 該第１図 第２図 口３図 ７
ロック構成図、第２図はこの発明に係る同期信号再生用
ＰＬＬ回路の保護装置の一実施例を示すブロック構成図
、第３図は同実施例の狭部を取シ出して示すブロック構
成図である。 １ノ・・・入力端子、１２・・・スライスレベル検出器
、１３・・・比較回路、１４・・・同期クロック再生回
路、１５・・・出力端子、１６・・・ドロップアウト検
出器、１７・・・入力端子、１８・・・位相比較器、１
９・・・スイッチ回路、２０・・・ループフィルタ回路
、２ｉ−ＶＣＯ。 出願人代理人 弁理士 鈴 江 武 該第１図 第２図 口３図 ７
Claims (1)
- デジタル化データと電圧制御発振器の出力・ぐルス信号
とを位相比較しその位相差成分に対応して前記電圧制御
発振器の発振周波数を制御することにより前記デジタル
化データに同期した同期信号を生成する同期信号再生用
ＰＬＬ回路において、前記デジタル化データに欠落が生
じたことを検出する検出手段と、この検出手段から出力
される検出信号に応じて前記同期信号再生用ＰＬＬ回路
の位相比較器に対し出力非発生状態となす制御手段とを
具備してなることを特徴とする同期信号再生用ＰＬＬ回
路の保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57221314A JPS59111423A (ja) | 1982-12-17 | 1982-12-17 | 同期信号再生用ｐｌｌ回路の保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57221314A JPS59111423A (ja) | 1982-12-17 | 1982-12-17 | 同期信号再生用ｐｌｌ回路の保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111423A true JPS59111423A (ja) | 1984-06-27 |
Family
ID=16764853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57221314A Pending JPS59111423A (ja) | 1982-12-17 | 1982-12-17 | 同期信号再生用ｐｌｌ回路の保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111423A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243988A (ja) * | 1985-04-22 | 1986-10-30 | Sony Corp | クロツク抽出回路 |
| JPS61201520U (ja) * | 1985-06-05 | 1986-12-17 | ||
| JPH048016A (ja) * | 1990-04-26 | 1992-01-13 | Hitachi Ltd | 位相同期回路、半導体集積回路および記録再生装置 |
| KR100474988B1 (ko) * | 1997-07-15 | 2005-06-07 | 삼성전자주식회사 | 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법 |
| WO2009004764A1 (ja) * | 2007-06-29 | 2009-01-08 | Panasonic Corporation | 情報再生信号処理装置 |
| JP2010178137A (ja) * | 2009-01-30 | 2010-08-12 | Renesas Electronics Corp | 半導体装置、携帯通信端末、ｉｃカード及びマイクロコンピュータ |
-
1982
- 1982-12-17 JP JP57221314A patent/JPS59111423A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243988A (ja) * | 1985-04-22 | 1986-10-30 | Sony Corp | クロツク抽出回路 |
| JPS61201520U (ja) * | 1985-06-05 | 1986-12-17 | ||
| JPH048016A (ja) * | 1990-04-26 | 1992-01-13 | Hitachi Ltd | 位相同期回路、半導体集積回路および記録再生装置 |
| KR100474988B1 (ko) * | 1997-07-15 | 2005-06-07 | 삼성전자주식회사 | 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법 |
| WO2009004764A1 (ja) * | 2007-06-29 | 2009-01-08 | Panasonic Corporation | 情報再生信号処理装置 |
| JP2010178137A (ja) * | 2009-01-30 | 2010-08-12 | Renesas Electronics Corp | 半導体装置、携帯通信端末、ｉｃカード及びマイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
| US4453260A (en) | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal | |
| JPS6346900B2 (ja) | ||
| JP2554719B2 (ja) | 記録データ読取り方式 | |
| JPH0438769A (ja) | ディスク再生装置 | |
| JP3433021B2 (ja) | Ｐｌｌ回路 | |
| JP2542097B2 (ja) | クロック生成用ｐｌｌ回路を含む読取線速度可変型ディスク記録情報再生装置 | |
| JP3839926B2 (ja) | ディスク再生装置及びディスク再生方法 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| US5036508A (en) | Spindle servo unit for disk playing device | |
| JPS59111423A (ja) | 同期信号再生用ｐｌｌ回路の保護装置 | |
| EP0489375B1 (en) | A drum servo system | |
| JPS62170076A (ja) | デイスク再生装置 | |
| JPH0719431B2 (ja) | 光ディスク記録再生装置 | |
| JPS5857635A (ja) | 光学的情報記録再生装置 | |
| JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPS60195778A (ja) | デイジタル情報復調装置 | |
| JPS60195781A (ja) | デイジタル情報復調装置 | |
| JPS59152512A (ja) | デジタルデ−タ生成装置 | |
| JPH0450673B2 (ja) | ||
| KR100267224B1 (ko) | 최대배속재생회전서보장치및방법 | |
| JP2578546Y2 (ja) | 光デイスク再生装置 | |
| JPS61189082A (ja) | ビデオデイスクシステム | |
| JPH0574147B2 (ja) | ||
| JPH08149418A (ja) | ディスク再生装置の同期信号検出装置 |