JPH048016A - 位相同期回路、半導体集積回路および記録再生装置 - Google Patents

位相同期回路、半導体集積回路および記録再生装置

Info

Publication number
JPH048016A
JPH048016A JP2111205A JP11120590A JPH048016A JP H048016 A JPH048016 A JP H048016A JP 2111205 A JP2111205 A JP 2111205A JP 11120590 A JP11120590 A JP 11120590A JP H048016 A JPH048016 A JP H048016A
Authority
JP
Japan
Prior art keywords
data
phase
signal
circuit
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2111205A
Other languages
English (en)
Other versions
JP2746727B2 (ja
Inventor
Eisaku Saiki
栄作 斉木
Shintaro Suzumura
伸太郎 鈴村
Fukashi Oi
大井 深
Ken Uragami
浦上 憲
Noriyuki Karasawa
唐沢 徳亨
Shunji Nagata
永田 俊次
Shinichi Arai
紳一 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP2111205A priority Critical patent/JP2746727B2/ja
Publication of JPH048016A publication Critical patent/JPH048016A/ja
Application granted granted Critical
Publication of JP2746727B2 publication Critical patent/JP2746727B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、位相同期回路に関し、特に、磁気ディスク等
の記録媒体に記録されたデータ信号を復号化して再生す
る記録データ再生装置に好適な位相同期回路に関するも
のである。
[従来の技術] 従来の、たとえば、磁気ディスク装置等において、記録
データ信号を再生するときに用いられる位相同期回路は
、第12図に示す構成のものが一般的である。
図中、位相比較器1は、データ信号5と電圧制御発振器
(以下「vC○」という)4が出力するvCOクロック
1oの位相を比較し、データ信号5の位相がvCoクロ
ック10の位相より進んでいるときは、その時間だけI
NC信号6を出力し、その逆に遅れているときは、DE
C信号7を出力する。
チャージポンプ2は、このINC信号6、DEC信号7
を受け、INC信号6に応じてチャージ動作を、DEC
信号7に応じてディスチャージ動作を行う。
ループフィルタ3は、チャージポンプ2の出力8を積分
平滑化し、VCO制御電圧9を生成する。
VCO4は、vco制御電圧9に対応した周波数の■C
Oクロック10を出力する。
このように位相同期回路が動作して、vCOクロック1
0の位相をデータ信号5の位相に一致させる。
位相比較器1は、たとえば、第13図の回路で構成され
る。
この位相比較回路13の動作を、第14図を用いて説明
する。
データ信号5の位相が進んでいるときは、まずデータ信
号5の立上りエツジでフリップフロップ11のQ出力で
あるINC信号6が立上る。
その後、位相差分だけ遅れてvC○クロック10の立上
りエツジでDEC信号7が立上り、NANDゲート13
の出力のリセット信号14がロウレベルになって、フリ
ップフロップ11゜12がリセットされ、INC信号6
、DEC信号7が立下る。
データ信号5の位相が遅れているときは、先に、vCQ
クロック10の立上りエツジで、DEC信号7が立上り
、データ信号5の立上りエツジでリセットがかかること
になる。
また、チャージポンプの構成技術としては、特開昭62
−256520号公報に記載の時間差検出回路のように
、位相比較出力を直流電流として変換するチャージポン
プの技術が知られている。
この時間差検出回路の概略構成を第16図に、その動作
タイミングを第17図に示す。
図中において、出力電流■。は、ホールド用コンデンサ
C2の電圧■6□に対応して、次のサンプリングまで維
持される。つまり、前データの位相比較結果に対応した
直流電流が、次データが来るまで出力され続ける。
[発明が解決しようとする課題] 磁気ディスク装置等において、記録データ信号を再生す
る場合、記録媒体の欠陥やノイズにより、データ信号5
に、データの欠落が生じることがある。
データ欠落が発生したときの、前記従来技術に係る位相
比較器1の動作を、第15図を用いて説明すると、vC
○クロック10の立上りエツジにより+ DEC信号7
が立上がるが、データ信号5が欠落して−いるため、リ
セット信号14がロウレベルにならず、次のデータがく
るまで、DEC信号7が出力されたままとなる。
このため、位相比較器1は誤った比較結果を出力するこ
とになり、結果、vC○の発生するクロックの、入力デ
ータに対する位相をずらしたり、同期をはずしてしまう
という問題が生じる。
また、このとき、チャージポンプとして前記特開昭62
−256520号公報に記載の時間差検出回路を適用し
ていた場合には、次データまで前データの位相比較結果
が直流電流として出力され続けるため、次データとの時
間間隔により位相比較利得が変動してしまう。
また、データ欠落のある場合、前データの位相比較結果
が零でないかぎり、直流電流が出力され続けるため、ル
ープフィルタの電圧が時間とともに変化し位相ずれ、周
波数ずれを起こしてしまうという問題が生じる。
そこで、本発明は、データ信号にデータ欠落等のデータ
誤りのあった場合でも、誤動作しない位相同期回路を提
供することを第1の目的とする。
また、併せて、本発明は、データ欠落等のデータ誤りを
検出し、記録媒体中の欠陥部分を見つけ、対処すること
により、良好に記録データを記録再生できる、記録デー
タ再生装置を提供することを第2の目的とする。
[課題を解決するための手段] 本発明は、前記第1の目的達成のために、クロック信号
を発生する電圧制御発振器と、電圧制御発振回路の発振
周波数を制御する電圧を発生するループフィルタと、入
力データ信号と電圧制御発信器が発生するクロック信号
の位相差を比較する位相比較器と1位相比較器が比較し
た位相差に応じてループフィルタを充放電するチャージ
ポンプと、入力データ信号にデータ誤りが発生した場合
に、ループフィルタへの、位相比較器における位相比較
に基づいた充放電を抑止する手段とを備えたことを特徴
とする第1の位相同期回路を提供する。
また、本発明は、前記第1の目的達成のために、クロッ
ク信号を発生する電圧制御発振器と、電圧制御発振回路
の発振周波数を制御する電圧を発生するループフィルタ
と、所定のデータパターンを有する入力データ信号と電
圧制御発信器が発生するタロツク信号の位相差を比較す
る位相比較器と、位相比較器が比較した位相差に応じて
ループフィルタを充放電するチャージポンプと、入力デ
ータ信号のデータパターンの異常を検出する手段と、デ
ータパターンの異常が検出された場合に、ループフィル
タへの、位相比較器における位相比較に基づいた充放電
を抑止する手段とを備えたことを特徴とする第2の位相
同期回路を提供する。
また、さらに、前記第1−の目的達成のために、本発明
は、クロック信号を発生する電圧制御発振器と、電圧制
御発振回路の発振周波数を制御する電圧を発生するルー
プフィルタと、所定のデータパターンを有する入力デー
タ信号と電圧制御発信器が発生するクロック信号の位相
差を比較する位相比較器と、位相比較器が比較した位相
差に応じてループフィルタを充放電するチャージポンプ
と、入力データ信号のデータパターンにおけるデータ欠
落を検出する手段と、既に入力された入力データ信号に
基づいて、入力されるであろうデータを補間データとし
て生成する補間データ生成手段と、データパターンの異
常が検出された場合に、入力データ信号に代えて、補間
データを位相比較器に入力する手段とを備えたことを特
徴とする第3の位相同期回路を提供する。
また、併せて、本発明は、クロック信号を発生する電圧
制御発振器と、電圧制御発振回路の発振周波数を制御す
る電圧を発生するループフィルタと、入力データ信号と
電圧制御発信器が発生するクロック信号の位相差を比較
し、位相差に応じた時間の充電指示信号と放電指示信号
を出力する位相比較器と、充電指示信号と放電指示信号
に応じて、該信号の出力時間ループフィルタを充放電す
るチャージポンプと、所定の時間を計測する手段と、該
計測する手段が計測した時間の基づいて、位相比較器の
出力信号の最大時間を制限し1位相比較器における1回
の位相比較に基づく、ループフィルタの充放電時間を制
限する手段とを備えたことを特徴とする第4の位相同期
回路を提供する。
なお、水弟4の位相同期回路は、磁気ディスク装置等の
記録再生装置の、読み出しクロック生成用に備えても良
い。
また、前記第1.2.3または4の位相同期回路は集積
化し、半導体集積回路とするのが望ましい。
また、前記第2の目的達成のためには、所定の同期パタ
ーンを記録データと共に記録する記録媒体と、記録媒体
より読み出したデータ信号を入力し、該データ信号に同
期したクロック信号を出力する、前記第1.2もしくは
3の位相同期回路、または、前記半導体集積回路と、を
有することを特徴とする第1の記録再生装置を提供する
また、本発明は、前記第2の目的達成のために所定の同
期パターンを記録データと共に記録する記録媒体と、記
録媒体より読み出したデータの同期パターンの異常を検
出する検出手段と、記録媒体において、同期パターンの
異常が検出されたデータを記録していた部分の使用を禁
止する手段を有することを特徴とする第2の記録再生装
置を提供する9 なお、これら第1または2の記録再生装置は、前記記録
媒体として磁気ディスクを備え、磁気ディスク記録装置
等とするようにしても良い。
[作 用] 本発明に係る第1の位相同期回路によれば、入力データ
信号にデータ誤り発生した場合に、ループフィルタへの
、位相比較器における位相比較に基づいた充放電を抑止
するため、データ信号にデータ欠落等のデータ誤りのあ
った場合の、誤動作を防ぐことができる。
また、本発明に係る第2の位相同期回路によれば、入力
データ信号のデータパターンの異常を検出し、データパ
ターンの異常が検出された場合に、ループフィルタへの
、位相比較器における位相比較に基づいた充放電を抑止
する。
また、本発明に係る第3の位相同期回路によれば、既に
入力された入力データ信号に基づいて、入力されるであ
ろうデータを補間データとして生成する補間データ生成
手段を備え、入力データ信号のデータパターンにおける
データ欠落を検出し、データパターンの異常が検出され
た場合に、入力データ信号に代えて、補間データを位相
比較器に入力する。したがい、位相同期回路は、データ
パターンの異常時は補間データを被同期信号とするので
、誤動作をすることがない。
また、本発明に係る第4の位相同期回路のよれば、所定
の時間を計測する手段を備え、該計測する手段が計測し
た時間の基づいて、位相比較器の出力信号の最大時間を
制限し、位相比較器における1回の位相比較に基づくル
ープフィルタへの、充放電時間を制限するため1位相差
の大きいときの位相比較利得を制限することができ、位
相同期特性の安定化を図ることができる。
また1本発明に係る第1の記録再生装置によれば、備え
られた位相同期回路は、記録媒体より読み出した、所定
の同期パターン等にデータ欠落等のデータ誤りが発生し
た場合でも誤動作することがないため、読み出したデー
タ信号に同期したクロック信号を安定して得ることがで
きる。
また、本発明に係る第2の記録再生装置によれば、記録
媒体より読み出したデータの同期パターンの異常を検出
した場合、同期パターンの異常が検出されたデータを記
録していた部分の使用を禁止するため、装置の信頼性を
向上できる。
(以下余白) [実施例コ 以下、本発明に係る位相同期回路の一実施例を説明する
まず、第1の実施例について説明する。
第1図に、本第1実施例に係る位相同期回路の構成を示
す。
図示するように、本実施例に係る位相同期回路は、位相
比較器1、ゲート23、チャージポンプ2、ループフィ
ルタ3、VCO4およびデータ欠落検出回路22で構成
される。
第2図に、データ欠落検出回路22の構成を示す。
図示するように、データ欠落検出回路22は、エツジ検
出回路43、シフトレジスタ28とセレクタ41、設定
レジスタ42で構成される。
以下、データ欠落検出回路22の動作を、第3図を用い
て説明する。
エツジ検出回路43は、入力するデータ信号5の立上り
エツジを検出して、リセット信号44を生成する。
二のリセット信号44により、シフトレジスタ28のQ
、30”Q、3nの各ビットがリセットされる。
シフトレジスタ28のData人力29は、ハイレベル
に固定されており、シフトレジスタ28の出力Q、30
−Qゎ3nは、基準クロック24の立上りごとに、ハイ
レベルを順次出力する。
セレクタ41は、設定レジスタ42により設定されたシ
フトレジスタ28の出力を選択し、欠落検出信号25を
出力する。この場合は、Q232を設定しである。
データ欠落の無い場合は、Q232がハイレベルになる
前に、リセット信号44がシフトレジスタ28に入力さ
れ、欠落検出信号25は出力されない。
一方、データ欠落の有る場合は、エツジ検出回路43に
よるリセット信号44がQ232がハイレベルになルタ
イミングまでに生成されないため、欠落検出信号25が
出力されることになる。
すなわち、たとえば、記録データが符号化により語長制
限されたり、同期時のシンクパターンが一定であること
から、ある時間以上、無信号状態が続かないことを利用
したものである。
この欠落検出信号25は、次データにより、リセット信
号44が生成されるまで出力される。
これにより1位相同期回路(第1図参照)において、欠
落信号25により、ゲート23は、位相比較器1の出力
であるINC信号6、DEC信号7を遮断し、INCG
信号26、DECG信号27を抑止する。
結果、チャージポンプ2は動作せず、データ欠落時のV
CO4の誤動作を軽減できる。
なお、データ欠落検出回路22は、設定レジスタ45に
任意に設定することができるのでたとえば、データ信号
5が、その転送速度が変化するような信号である場合に
も対応できる。また、位相同期回路を半導体集積回路化
した場合に、このように設定レジスタを設ければ、外部
のマイクロプロセッサから位相同期回路の制御が容易に
行える。
また、設定レジスタ76の設定により、任意の時間を計
測し、時間的制御信号として欠落検出信号25を出力す
るようにすることができる。
したがい、位相同期回路の位相比較器の出力をある時間
以上では、遮断するようににし、位相差の大きいときの
位相比較利得を制限することができ、位相同期特性の安
定化を図ることができる。
以下、本発明の第2の実施例について説明する。
第4図に、本第2実施例に係る位相同期回路のこのとき
の構成を示す。
図示するように、本実施例に係る位相同期回路は、位相
比較器1、チャージポンプ2、ループフィルタ3、VC
O4およびデータ欠落検出回路22、遅延回路101で
構成される。
すなわち、本実施例は、前記第1実施例に係る位相同期
回路におけるゲート23に代えて、遅延回路を設け、欠
落検出信号25の出力時に、INC信号6、DEC信号
7を遮断するかわりに、位相比較器1をリセットするよ
うにしたものである。
第5図に、本第2実施例に係る位相同期回路の動作タイ
ミングを示す。
まず、欠落検出信号25の、出力されるべきタイミング
にあわせて、遅延回路101の遅延時間を調整する。
すなわち、遅延データ信号102の欠落データと位相同
期するはずのvCOクロック10の立上りエツジよりも
前に、リセット信号104がロウレベルになるように調
整する。
リセット信号104は、インバータ103により、欠落
検出信号25を反転することで作ることができる。
このリセット信号104により、位相比較器1がリセッ
トされるため、データ欠落のタイミングにおいてDEC
信号7は発生せず、データ欠落時の■C○4の誤動作を
なくすことごできる。
なお、データ信号5の転送速度が変化する場合には、遅
延回路101は、その遅延量が可変なものとするのが望
ましい、また、さらには、その遅延量を設定するレジス
タを設けることが望ましい。
次に、第3の実施例について説明する。
第6図に本実施例に係る位相同期回路の構成を示す。
図示するように、本実施例に係る位相同期回路は、位相
比較器1、チャージポンプ2、ループフィルタ3、VC
O4およびデータ欠落検出回路22、スイッチ90で構
成される。
すなわち、本実施例は、前記第1実施例に係る位相同期
回路におけるゲート23に代えて、スイッチ90をチャ
ージポンプ2とループフィルタ3の間に設け、欠落検出
信号25の出力時に、INC信号6、DEC信号7を遮
断するかわりに、欠落検出信号25でスイッチ90を制
御してチャージポンプの出力を遮断するようにしたもの
である。
次に、第4の実施例について説明する。
本第4実施例に係る位相同期回路の構成を第7図に示す
図示するように、本実施例に係る位相同期回路は、補間
データ生成回路51、位相比較器1、チャージポンプ2
、ループフィルタ3、VCO4で構成される。
補間データ生成回路51は、欠落データを補間したデー
タ信号53を出力するものである。
第8図に、この補間データ生成回路51の構成を示す。
図示するように、補間データ生成回路51は。
エツジ検出回路71、mビットカウンタ72、コンデン
サ73、セレクタ74.ORゲート75、設定レジスタ
76、遅延回路81で構成される。
第9図に補間データ生成回路51の動作タイミングを示
す。
まず、エツジ検出回路71は、データ信号5の立上りエ
ツジを検出し、リセット信号77を出力し、mビットカ
ウンタ72をリセットする。
mビットカウンタは、基準タロツク52の立上りごとに
カウントアツプし、カウント数78をデセレクタ74は
、設定レジスタ76により設定されたデコーダ出力を選
択し、補間データ79として出力する。この場合はD2
62に設定しである。
遅延回路81で、データ信号5を遅延させ、補間データ
79を、遅延データ信号82の欠落データのタイミング
となるようにする。
ORゲート75で、遅延データ信号82と補間データ7
9の論理和を取り、データ欠落を補間したデータ信号5
3を位相比較器5に出力する。
これにより、データ欠落時は位相比較器5において、v
C○4クロックと補間データの位相を比較させることに
より、VCO4の誤動作を抑圧することができる なお、このように、補間データを用いることにより、v
C○4に、データ欠落時に、それ以前の発振周波数への
保持性を持たせることができるため、データ欠落により
同期はずれをおこすような特性を有する位相同期回路に
おいて、本実施例は、特に有効である。
次に、第5の実施例について説明する。
本第5実施例は、前記従来技術の、特開昭62−256
520号公報に記載のチャージポンプ(第16図参照)
に、前記第3実施例におい゛C説明したチャージポンプ
出力の遮断の技術を適用したものである。
第11図に、このチャージポンプの構成を示す。
図示するように、本実施例に係るチャージポンプは、従
来の回路に、出力MOSトランジスタのゲート側にスイ
ッチS4、S5を追加したものであり、制御信号T4に
より、スイッチ54S5をオン、オフして、出力電流工
。を制御する。
制御信号T4は、上記のデータ欠落検出回路22の欠落
検出信号25を用いる。
なお、この場合、前記設定レジスタ76の設定により、
任意の時間を計測し、時間的制御信号として欠落検出信
号25を出力するようにし、位相同期回路の位相比較器
の出力をある時間以上では、遮断するようににして、位
相差の大きいときの位相比較利得を制限することができ
るのは前述したとうりである。
次に、第6の実施例について説明する。
本実施例では、前記欠落検出回路22を用いて、記録媒
体中のデータ欠落部分を検出して、その部分の使用を禁
止する記録データ再生装置について説明する。
第11図に、本実施例に係る記録データ再生装置の特徴
部分の構成を示す。
図示するように、本実施例に係る記録データ再生装置は
、欠落検出回路22、記録媒体81、システムコントロ
ーラ84を有している。
記録媒体81の中のmセクタ82中に、データ欠落部分
83がある。
このデータ欠落を、データ欠落検出回路で検出し、検出
結果85をシステムコントローラ84に知らせる。
システムコントローラ84は、この検出結果85よりm
セクタ82の中に、データ欠落が発生していることを知
り、mセクタ82のセクタを使用しないようにシステム
制御を行なう。
または、mセクタ82中のデータ欠落部83以外を、新
しいセクタとして使用することもできる。
以上のように、前記各実施例に係る位相同期回路によれ
ば、データ欠落による位相同期回路の同期はずれや位相
ずれを防止できる。
また、記録データ再生装置によれば、データ欠落部分を
使用しないようにできるため、再生データの品質を向上
させることができる。
なお、以上各実施例は、データ欠落を例にとり説威名し
たが、データ欠落に限らず、データ信号の一般のデータ
誤りに対しても適用でき、同様な効果を有する。
また、前記各実施例の位相同期回路は、記録データ再生
装置に限らず、たとえば、通信装置に等にも適用できる
[発明の効果コ 以上のように、本発明によれば、データ信号にデータ欠
落等のデータ誤りのあった場合でも、誤動作しない位相
同期回路を提供することができる。
また、データ欠落等のデータ誤りを検出し、記録媒体中
の欠陥部分を見つけて対処することにより、良好に記録
データを記録再生できる、記録データ再生装置を提供す
ることができる。
【図面の簡単な説明】
第1図は本発明の第1実施例に係る位相同期回路の構成
を示すブロック図、第2図はデータ欠落検出回路の構成
を示すブロック図、第3図は第1実施例に係る位相同期
回路の動作を示すタイミングチャート、第4図は本発明
の第2実施例に係る位相同期回路の構成を示すブロック
図、第5図は第2実施例に係る位相同期回路の動作を示
すタイミングチャート、第6図は本発明の第3実施例に
係る位相同期回路の構成を示すブロック図、第7図は本
発明の第4実施例に係る位相同期回路の構成を示すブロ
ック図、第8図は補間データ生成回路の構成を示すブロ
ック図、第9図は本発明の第4実施例に係る位相同期回
路の動作を示すタイミングチャートである。第10図は
本発明の第5実施例に係るチャージポンプの構成を示す
回路図、第11図は本発明の第6実施例に記録データ再
生装置の特徴部の構成を示すブロック図、第12図は従
来の位相同期回路の構成を示すブロック図、第13図は
従来の位相比較器の構成を示す回路図、第14図、およ
び、第15図は従来の位相同期回路の動作を示すタイミ
ングチャート、第16図は従来のチャージポンプの構成
を示す回路図、第17図は従来のチャージポンプの動作
を示すタイミングチャートである。 1・・・位相比較器、2・・・チャージポンプ2.3・
・。 ループフィルタ、4・・・vCO122・・・データ欠
落検出回路、23・・・ゲート、43・・・エツジ検出
回路、28・・・シフトレジスタ、41・・・セレクタ
、42・・・設定レジスタ、51・・・補間データ生成
回路、71・・・エツジ検出回路、72・・・mビット
カウンタ1.73・・・コンデンサ、74・・・セレク
タ74.75・・・ORゲート、76・・・設定レジス
タ、81・・・遅延回路、81・・・記録媒体、84・
・・システムコントローラ、90・・・スイッチ、10
1・・・遅延回路。 出願人 株式会社 日 立 製 作 所(ほか1名)

Claims (1)

  1. 【特許請求の範囲】 1、クロック信号を発生する電圧制御発信器と、電圧制
    御発振回路の発振周波数を制御する電圧を発生するルー
    プフィルタと、入力データ信号と電圧制御発信器が発生
    するクロック信号の位相差を比較する位相比較器と、位
    相比較器が比較した位相差に応じてループフィルタを充
    放電するチャージポンプと、入力データ信号にデータ誤
    りが発生した場合に、ループフィルタへの、位相比較器
    における位相比較に基づいた充放電を抑止する手段とを
    備えたことを特徴とする位相同期回路。 2、クロック信号を発生する電圧制御発振器と、電圧制
    御発振回路の発振周波数を制御する電圧を発生するルー
    プフィルタと、所定のデータパターンを有する入力デー
    タ信号と電圧制御発信器が発生するクロック信号の位相
    差を比較する位相比較器と、位相比較器が比較した位相
    差に応じてループフィルタを充放電するチャージポンプ
    と、入力データ信号のデータパターンの異常を検出する
    手段と、データパターンの異常が検出された場合に、ル
    ープフィルタへの、位相比較器における位相比較に基づ
    いた充放電を抑止する手段とを備えたことを特徴とする
    位相同期回路。 3、クロック信号を発生する電圧制御発振器と、電圧制
    御発振回路の発振周波数を制御する電圧を発生するルー
    プフィルタと、所定のデータパターンを有する入力デー
    タ信号と電圧制御発信器が発生するクロック信号の位相
    差を比較する位相比較器と、位相比較器が比較した位相
    差に応じてループフィルタを充放電するチャージポンプ
    と、入力データ信号のデータパターンにおけるデータ欠
    落を検出する手段と、既に入力された入力データ信号に
    基づいて、入力されるであろうデータを補間データとし
    て生成する補間データ生成手段と、データパターンの異
    常が検出された場合に、入力データ信号に代えて、補間
    データを位相比較器に入力する手段とを備えたことを特
    徴とする位相同期回路。 4、請求項1、2または3記載の位相同期回路を有する
    ことを特徴とする半導体集積回路。 5、所定の同期パターンを記録データと共に記録する記
    録媒体と、記録媒体より読み出したデータ信号を入力し
    、該データ信号に同期したクロック信号を出力する、請
    求項1、2もしくは3記載の位相同期回路、または、請
    求項4記載の半導体集積回路と、を有することを特徴と
    する記録再生装置。 6、所定の同期パターンを記録データと共に記録する記
    録媒体と、記録媒体より読み出したデータの同期パター
    ンの異常を検出する検出手段と、記録媒体において、同
    期パターンの異常が検出されたデータを記録していた部
    分の使用を禁止する手段を有することを特徴とする記録
    再生装置。 7、請求項5または6記載の記録再生装置であって、 前記記録媒体として磁気ディスクを備えたことを特徴と
    する記録再生装置、特に、磁気ディスク記録装置。
JP2111205A 1990-04-26 1990-04-26 位相同期回路、半導体集積回路および記録再生装置 Expired - Lifetime JP2746727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2111205A JP2746727B2 (ja) 1990-04-26 1990-04-26 位相同期回路、半導体集積回路および記録再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2111205A JP2746727B2 (ja) 1990-04-26 1990-04-26 位相同期回路、半導体集積回路および記録再生装置

Publications (2)

Publication Number Publication Date
JPH048016A true JPH048016A (ja) 1992-01-13
JP2746727B2 JP2746727B2 (ja) 1998-05-06

Family

ID=14555179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2111205A Expired - Lifetime JP2746727B2 (ja) 1990-04-26 1990-04-26 位相同期回路、半導体集積回路および記録再生装置

Country Status (1)

Country Link
JP (1) JP2746727B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237167A (ja) * 1993-02-10 1994-08-23 Nec Corp 位相比較回路
JP2003507953A (ja) * 1999-08-24 2003-02-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ チャージポンプフェイズロックループ回路
KR100502461B1 (ko) * 1996-11-29 2005-10-25 소니 가부시끼 가이샤 위상동기루프회로및이것이내장된재생장치
JP2010178137A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 半導体装置、携帯通信端末、icカード及びマイクロコンピュータ
JP2011009965A (ja) * 2009-06-24 2011-01-13 Advantest Corp Pll回路
JP2017073700A (ja) * 2015-10-08 2017-04-13 富士通株式会社 クロック再生回路、光モジュール及びクロック再生方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694842A (en) * 1979-12-19 1981-07-31 Bosch Gmbh Robert Clock pulse generator circuit upon reproduction of rectangular wave pulse
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
JPS5967731A (ja) * 1982-10-12 1984-04-17 Matsushita Electric Ind Co Ltd 位相ロツクド・ル−プ回路
JPS59111423A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 同期信号再生用pll回路の保護装置
JPS63234630A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 位相同期ル−プの同期補償回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694842A (en) * 1979-12-19 1981-07-31 Bosch Gmbh Robert Clock pulse generator circuit upon reproduction of rectangular wave pulse
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
JPS5967731A (ja) * 1982-10-12 1984-04-17 Matsushita Electric Ind Co Ltd 位相ロツクド・ル−プ回路
JPS59111423A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 同期信号再生用pll回路の保護装置
JPS63234630A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 位相同期ル−プの同期補償回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237167A (ja) * 1993-02-10 1994-08-23 Nec Corp 位相比較回路
KR100502461B1 (ko) * 1996-11-29 2005-10-25 소니 가부시끼 가이샤 위상동기루프회로및이것이내장된재생장치
JP2003507953A (ja) * 1999-08-24 2003-02-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ チャージポンプフェイズロックループ回路
JP2010178137A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 半導体装置、携帯通信端末、icカード及びマイクロコンピュータ
US8908671B2 (en) 2009-01-30 2014-12-09 Renesas Electronics Corporation Semiconductor device, portable communication terminal, IC card, and microcomputer
US9189724B2 (en) 2009-01-30 2015-11-17 Renesas Electronics Corporation Semiconductor device, portable communication terminal, IC card, and microcomputer
JP2011009965A (ja) * 2009-06-24 2011-01-13 Advantest Corp Pll回路
US8710881B2 (en) 2009-06-24 2014-04-29 Advantest Corporation PLL circuit
JP2017073700A (ja) * 2015-10-08 2017-04-13 富士通株式会社 クロック再生回路、光モジュール及びクロック再生方法

Also Published As

Publication number Publication date
JP2746727B2 (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
JP3094977B2 (ja) Pll回路
USRE41235E1 (en) Phase locked loop circuit
JP3292521B2 (ja) 位相ロックループ及び復号回路
JP3084151B2 (ja) 情報処理システム
US6897691B2 (en) Phase locked loop with low steady state phase errors and calibration circuit for the same
US5452325A (en) Averaging zero phase start for phase locked loops
JPH11261412A (ja) 位相比較回路
JP2581074B2 (ja) デジタルpll回路
JPH09139025A (ja) 位相検出器及びこれを用いた磁気ディスク装置
JPH048016A (ja) 位相同期回路、半導体集積回路および記録再生装置
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
KR970002948B1 (ko) 비트 클럭 재생 장치
JPH07162298A (ja) デジタル位相コンパレータ
JPH05327488A (ja) 位相同期回路における同期外れ検出回路
JPH07283727A (ja) 位相同期検出器
US4351000A (en) Clock generator in PCM signal reproducing apparatus
KR19990029170A (ko) 독립적인 위상 및 주파수 조정기능을 갖는 위상동기루프
JPH0363249B2 (ja)
JPH0817145A (ja) 位相同期回路
RU1774497C (ru) Устройство фазовой автоподстройки частоты
JP2766094B2 (ja) 位相ロックループ
JP4072784B2 (ja) スィープジェネレータを備えるpll回路
JP3003471B2 (ja) クロック切替回路
JP2661040B2 (ja) デジタルpll回路
JPH04343524A (ja) Pll回路