JP2010178137A - 半導体装置、携帯通信端末、ｉｃカード及びマイクロコンピュータ - Google Patents

半導体装置、携帯通信端末、ｉｃカード及びマイクロコンピュータ Download PDF

Info

Publication number
JP2010178137A
JP2010178137A JP2009019538A JP2009019538A JP2010178137A JP 2010178137 A JP2010178137 A JP 2010178137A JP 2009019538 A JP2009019538 A JP 2009019538A JP 2009019538 A JP2009019538 A JP 2009019538A JP 2010178137 A JP2010178137 A JP 2010178137A
Authority
JP
Japan
Prior art keywords
circuit
clock signal
semiconductor device
carrier wave
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009019538A
Other languages
English (en)
Other versions
JP2010178137A5 (ja
JP5323517B2 (ja
Inventor
Arata Morita
新 森田
Morohisa Yamamoto
師久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009019538A priority Critical patent/JP5323517B2/ja
Priority to US12/695,204 priority patent/US8908671B2/en
Publication of JP2010178137A publication Critical patent/JP2010178137A/ja
Publication of JP2010178137A5 publication Critical patent/JP2010178137A5/ja
Application granted granted Critical
Publication of JP5323517B2 publication Critical patent/JP5323517B2/ja
Priority to US14/546,829 priority patent/US9189724B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10237—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves the reader and the record carrier being capable of selectively switching between reader and record carrier appearance, e.g. in near field communication [NFC] devices where the NFC device may function as an RFID reader or as an RFID tag
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Signal Processing (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Near-Field Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる非接触インタフェース技術を提供する。
【解決手段】変調された搬送波をアンテナ(１０)から入力し、入力した搬送波から抽出したクロック信号（ＣＬＫＲＥＦ）に基づいて内部クロック信号（ＣＬＫＰＬＬ）を生成し、内部クロック信号に同期動作する半導体装置(１１)において、抽出されたクロック信号を入力して内部クロック信号を生成するＰＬＬ回路(１３)に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。
【選択図】図１

Description

本発明は、電磁誘導による近接通信（ＮＦＣ（Near Field Communication））機能を備えた半導体装置、携帯通信端末、ＩＣカード、及びマイクロコンピュータに関する。
非接触通信システムでは、非接触通信カードはリーダライタから供給される搬送波から抽出したクロック信号に同期して動作する。したがって、通信途中で搬送波が消失すると、クロック信号を抽出することができなくなり、通信カードの動作が停止されることになる。例えば、振幅の１００％を変調対象とするＡＳＫ（amplitude shift keying）１００％変調信号をアンテナから入力する場合には、入力信号の変調期間において搬送波が消失し、クロック信号の抽出ができなくなる。その他の原因で搬送波が消失することも想定される。
特許文献１においては、ＡＳＫ１００％変調信号を用いるタイプＡ（Type A）通信において、搬送波が途切れたときは、内部クロックを一時的に停止させ、これにより、ASK１００％変調信号受信時とASK１０％変調信号受信時の双方でデコード回路などの内部回路の動作を統一化することが記載される。
特開２００７−１０２３８３号公報
本発明者は、非接触通信用半導体装置による非接触通信に並行して、非接触通信用半導体装置（ＮＦＣチップとも称する）がその通信データを用いて別のデータ処理回路とインタフェースするような用途について検討した。例えばＮＦＣチップをＳＩＭカードにインタフェースさせる場合であり、ＮＦＣチップを用いた通信に関する認証を直接ＳＩＭカードとのインタフェースによって行う。ベースバンドプロセッサ若しくはアプリケーションプロセッサ等を介してＳＩＭカードとＮＦＣチップとをインタフェースさせるものではない。ＮＦＣチップとＳＩＭカードとのインタフェースにはＳＷＰ（Single Wired Protocol）が用いられ、これは、ＮＦＣチップとＳＩＭカードの夫々がクロック同期動作していることを前提とする非同期通信であり、クロック消失期間が何時になるか解らない状態では正常な通信を行うことはできない。ＡＳＫ１００%変調信号におけるクロック消失期間である変調期間は信号値によって相違されるからである。よって、非接触通信に並行してＳＷＰによる通信を行うことができない。非接触通信を行った後にＳＷＰ通信を行うという、直列的な処理が必要になり、通信効率が著しく低下する。さらに、搬送波からクロック信号の抽出が出来ないとき内部動作が停止すること自体、ＮＦＣチップによる通信動作の効率を低下させることになる。
本発明の目的は、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる非接触インタフェース技術を提供することにある。
本発明の別の目的は、非接触通信に並行してＳＷＰ等による通信を行うことを可能にする非接触インタフェース技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成し、内部クロック信号に同期動作する半導体装置において、抽出されたクロック信号を入力して内部クロック信号を生成するＰＬＬ回路に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。
また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
図は本発明の一例に係るＮＦＣカード（ＮＦＣＣＲＤ）を用いるＮＦＣシステムの概略を示すブロック図である。 図２は搬送波の途切れ、抽出クロックの消失、及び内部クロックの維持について示した信号波形図である。 図３はクロック再生回路としてのＰＬＬ回路の一例を示すブロック図である。 図４は充放電回の概略を例示するブロック図である。 図５は抽出クロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの同期が採れた安定状態において抽出クロック信号ＣＬＫＲＥＦが停止したときの内部クロック信号ＣＬＫＰＬＬの波形を例示するタイミングチャートである。 図６は位相周波数差検出回路の一例を示すブロック図である。 図７は位相周波数差検出回路の他の例を示すブロック図である。 図８は位相周波数差検出回路の更に別の例を示すブロック図である。 図９は図８の例で使用する位相周波数差検出部の一例を示すブロック図である。 図１０は図９に示される位相周波数差検出部の動作タイミングを例示するタイミングチャートである。 図１１はクロック検出部による信号ＣＬＫＲＥＦの停止状態を検出する手法について例示する説明図である。 図１２は本発明に係るＮＦＣチップを搭載した携帯端末の一例である携帯電話器を示すブロック図である。 図１３は図１２のＮＦＣチップが非接触通信に並行してＳＩＭカードとデータインタフェースを行う動作を例示するタイミングチャートである。 図１４はＮＦＣチップが非接触通信とＳＩＭカードとの間のデータインタフェースとを直列的に行う比較例に係る動作を示すタイミングチャートである。
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕本発明の代表的な実施の形態に係る半導体装置（１１，１１Ａ）は、振幅変調された搬送波をアンテナ(１０)から入力して復調すると共に前記搬送波（ＣＲＲ）からクロック信号（ＣＬＫＲＥＦ）を抽出する受信回路(１２)と、送信データに基づいて変調された信号をアンテナから送信する送信回路(１４)と、前記送信回路及び受信回路による送受信のためのデータ処理を行うロジック回路(１６)と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号(ＣＬＫＰＬＬ)を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路(１３)と、を備える。前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う。
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。よって、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
〔２〕項１の半導体装置において、前記ＰＬＬ回路は、入力にローパスフィルタ(１０２)が接続された電圧制御発振回路(１０３)を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。従来のＰＬＬ回路においてクロック入力が停止すればこれに応じて帰還入力の周波数も低くされるのが通常の電圧制御発振機能である。ここでの手段は通常の電圧制御発振機能とは大きく相違する。
〔３〕項１の半導体装置において、前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である。変調率は１００％に限定されない。抽出クロックの消失は通信状況等によっても生ずることが想定されるからである。
〔４〕項３の半導体装置において、前記送信回路による変調は負荷変調である。
〔５〕項１の半導体装置において、前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路（１５）を有する。
〔６〕項１の半導体装置において、半導体装置の外部から動作電源が供給される外部電源端子(５１)を有する。搬送波が途切れるとその間、整流動作による電流若しくは電圧積分動作が途絶え、安定化容量の大きさとの関係で電源電圧が低下しても、外部電源によってそれを補うことが可能になる。
〔７〕項１の半導体装置において、半導体装置は例えば単一の半導体基板に形成される。
〔８〕項１の半導体装置において、前記ロジック回路はホストインタフェース回路（５３）とＳＩＭインタフェース回路（５２）をと有する。ＮＦＣチップにＳＩＭカードを接続し、非接触インタフェースによる認証を直接ＳＩＭカードとの間で行う利用形態が考慮される。
〔９〕携帯通信端末への本発明の適用を考慮すると、携帯通信端末(７０)は項８の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータ(５７)と、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロット(５６)と、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路(６１)と、前記各回路に動作電源を供給するバッテリ電源(５４)と、を有する。
〔１０〕ＩＣカードへの本発明の適用を考慮すると、ＩＣカードはアンテナを有するカード基板に項１の半導体装置が搭載されて成る。
〔１１〕本発明の別の観点による半導体装置は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号のデータ処理を行うロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う。
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。よって、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
〔１２〕項１１の半導体装置において、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
〔１３〕項１２の半導体装置において、前記ＰＬＬ回路は、前記抽出されたクロック信号と内部クロック信号に同期する帰還信号との間の位相差に応じて充電用エラー信号（ＡＣＬ）及び放電用エラー信号(ＢＲＫ)を生成する位相周波数差検出回路（１００）と、前記充電用エラー信号を受けて出力ノード（ＮＤＯ）を充電し、前記放電用エラー信号を受けて前記出力ノードを放電する充放電回(１０１)と、を有する。前記充放電回路の出力ノードは前記ローパスフィルタ(１０２)の入力に結合される。前記位相周波数差検出回路は、前記抽出されたクロック信号（ＣＬＫＲＥＦ）の第１論理値の第１期間における前記帰還信号(ＣＬＫＦＢ)の第２論理値の第２期間と第１論理値の第３期間との間に既定の関係があるとき前記充電用エラー信号による前記出力ノードの充電量と前記放電用エラー信号による前記出力ノードの放電量とを等しくし、前記第２期間と前記第３期間との関係が前記既定の関係から逸脱した場合にはその逸脱量を抑制するように前記出力ノードの充電量又は放電量を偏倚させ、前記抽出されたクロック信号の変化の停止による前記第１期間の消失に応じて前記充電用エラー信号による前記出力ノードの充電と前記放電用エラー信号による前記出力ノードの放電とを共に停止させる。
〔１４〕項１１の半導体装置において、前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である。
〔１５〕項１１の半導体装置において、前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する。
〔１６〕項１１の半導体装置において、半導体装置の外部から動作電源が供給される外部電源端子を有する。
〔１７〕項１１の半導体装置は、例えば単一の半導体基板に形成される。
〔１８〕項１１の半導体装置において、前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する。
〔１９〕携帯通信端末への適用を考慮すると、携帯通信端末は、項１８の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する。
〔２０〕本発明の別の観点によるマイクロコンピュータは、変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成すると共に、入力した信号をデコードし、デコードしたデータを出力することにより、電磁誘導による通信を行う通信回路と、前記通信回路から出力されたデータを処理するデータ処理回路とを有する。前記通信回路は、前記搬送波から抽出されたクロック信号が離散的に途切れた場合も前記内部クロック信号に同期して前記デコード及びデータの出力動作を継続する。
〔２１〕項２０のマイクロコンピュータにおいて、前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う。
〔２２〕項２１のマイクロコンピュータにおいて、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
〔２３〕項２０のマイクロコンピュータにおいて、前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う。
〔２４〕項２３のマイクロコンピュータにおいて、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
２．実施の形態の詳細
実施の形態について更に詳述する。
図１には本発明の一例に係るＮＦＣカード（ＮＦＣＣＲＤ）を用いるＮＦＣシステムの概略が示される。１はＮＦＣカード、２はＮＦＣカード１のリーダライタ（ＲＤＷＲ）である。４はＮＦＣカード１とリーダライタ２との間でやり取りされる電磁波を表す。ここでは、クロック信号（Ｃｌｏｃｋ）、データ（Ｄａｔａ）、及び電力（Ｐｏｗｅｒ）を含むものとして模式的に表されている。
リーダライタ２はホスト装置３に接続される。ホスト装置３はリーダライタ２に要求ＲＥＱを与え、それに対する応答ＲＳＰを受取る。リーダライタ２は、ＮＦＣカード１を無線通信によってリードライト可能とするもので、特に制限されないが、送信回路（ＴＸＲＷ）２４、受信回路（ＲＸＲＷ）２２、クロック発生回路（ＣＰＧ）２３、制御回路（ＣＯＮＴ）２６、および電源回路（ＰＷＲＳＰＬ）２５を備える。この無線通信は所謂パケット通信とされ、データを複数のパケットに分割して行われる。
送信回路２４は制御回路２６から受取った送信データに基づいて振幅偏移変調(ＡＳＫ：amplitude shift keying)を行うための変調制御信号を生成し、これに基づいてループアンテナ２０からＲＦ信号の送信を行う。受信回路２２はＮＦＣカード１から送信された負荷変調信号をループアンテナ１０介して受信し、受信データを復調する。制御回路２６は受信回路２２及び送信回路２４の動作を制御すると共に動作の結果を必要に応じてホスト装置３に返す制御を行う。クロック発生回路２３はリーダライタ２の動作基準クロック信号を生成する。
リーダライタ２は、所定の周波数のキャリア信号（搬送波）をループアンテナ２０から放出する。ＮＦＣカード１は、自己のループアンテナ１０がリーダライタ２のループアンテナ２０と電磁誘導を引き起こす範囲内にあると、キャリア信号がループアンテナ１０に誘起される。この誘起電圧は、ＮＦＣカード１の動作用電源として使用される。また、ＮＦＣカード１において送信すべきデータによって上記キャリア信号を負荷変調し、それがリーダライタ２に受信されることでデータ通信が可能とされる。
ＮＦＣカード1はカード基板にアンテナ１０とＮＦＣカード用の半導体装置であるＮＦＣチップ（ＮＦＣＣＨＰ）１１とを備える。ＮＦＣチップ１１は本発明に係る半導体装置の一例であり、単結晶シリコン等の１個の半導体基板に相補型ＭＯＳ集積回路製造技術等を用いて形成される。ＮＦＣチップ１１は、受信回路（ＲＸＣＲＤ）１２、ＰＬＬ回路（ＰＬＬ）１３、送信回路（ＴＸＣＲＤ）１４、整流回路（ＲＣＴＦ）１５、及びロジック回路１６を備える。前記アンテナ１０は、閉ループのコイルを構成しており、このコイルに流れる電流が変化することで、電磁波を出力する。また、アンテナ１０としてのコイルを通る磁束が変化することで、アンテナ１０に電流が流れる。
受信回路１２は、振幅変調された搬送波をアンテナ１０から入力し、アンテナ１０に流れる電流を受信し、信号を復調して、ロジック回路１６に供給すると共に、入力した搬送波からクロック信号を抽出する。抽出されたクロック信号を単に抽出クロック信号ＣＬＫＲＥＦと称する。
ロジック回路１６は、受信回路１２から供給される復調信号Ｒｘｄの符号タイプを判別すると共に、判別した符号タイプに応じて復調信号をデコード（復号）し、そのデコードの結果得られる受信データを、受信データバッファに一時的に保持し、受信データバッファに蓄積された受信データをメモリに格納し、あるいは演算を行ってメモリに格納する。また、ロジック回路１６はリーダライタ等の他の装置に送信すべきデータを、メモリから送信データバッファに転送し、送信データを、エンコード（符号化）し、変調制御信号Ｔｘｄを生成する。
送信回路１４は、外部からアンテナ１０としてのコイルを見たときのインピーダンスを、ロジック回路１６からの変調制御信号Ｔｘｄにしたがって変化させる。リーダライタ２が搬送波としての電磁波を出力することにより、アンテナ１０の周囲に高周波による磁界が形成されている場合、アンテナ１０としてのコイルのインピーダンスが変化することにより、アンテナ１０の周囲の磁界が変化する。これにより、リーダ／ライタが出力している電磁波としての搬送波が、変調制御信号にしたがって変調され、ロジック部１６で生成された送信データが、電磁波を出力しているリーダライタ２に送信される。
整流回路１５は整流器と安定化容量からなり、アンテナで受信した搬送波を整流して安定化容量に電化を蓄積することによってＮＦＣチップ１１の動作電源（内部電源）を生成する。
ＰＬＬ回路１３は、受信回路１２により抽出された抽出クロック信号ＣＬＫＲＥＦを入力して前記ロジック回路１６や送信回路１４等の内部クロック信号ＣＬＫＰＬＬを生成し、前記内部クロック信号ＣＬＫＰＬＬを前記抽出クロック信号ＣＬＫＲＥＦに同期させる制御を行う。ここで、ＮＦＣカード１が利用する伝送符合の仕様を、例えばタイプＡとする。タイプＡでは、リーダライタ２からＮＦＣカード２へのデータ伝送には、符号タイプとしてモディファイ・ミラー（Modifide Miller）によるエンコード（符号化）が行われ、ＩＣカードからリーダライタへのデータ伝送には、符号タイプとしてマンチェスタによりデータのエンコードが行われる。ＡＳＫ１００％変調方式が用いられるタイプＡの場合には、図２に例示されるように、受信信号の無変調期間（Ｔ１）では搬送波ＣＲＲが消失しており、その期間において抽出クロックの変化が停止される。詳細は後述するが、ＰＬＬ回路１３は、アンテナ１０から入力する搬送波ＣＲＲの消失期間Ｔ１に、前記内部クロック信号ＣＬＫＰＬＬの周波数を前記消失期間直前の値に維持するための制御を行う。換言すれば、ＰＬＬ回路１３は、前記抽出されたクロック信号ＣＬＫＲＥＦの変化が停止された停止期間に、前記内部クロック信号ＣＬＫＰＬＬの周波数を前記停止期間の直前の値に維持するための制御を行う。
図３にはクロック再生回路としてのＰＬＬ回路１３の一例が示される。ＰＬＬ回路１３は、位相周波数差検出回路（ＰＦＤ）１００、エラー電流発生回路としての充放電回（ＥＣＧ）１０１、ローパスフィルタ（ＬＰＦ）１０２、電圧制御発振回路（ＶＣＯ）１０３、及び分周回路（ＤＩＶ）１０４か成る。
分周回路１０４は内部クロック信号ＣＬＫを分周して帰還信号ＣＬＫＦＢを出力する。分周比は１／Ｎとされる（Ｎは正の整数）。電圧制御発振回路（ＶＣＯ）１０３は入力される制御電圧ＶＣＮＴが高いほど出力するクロック信号ＣＬＫＰＬＬの周波数を高くし、入力する制御電圧ＶＣＮＴが低いほど出力するクロック信号ＣＬＫＰＬＬの周波数を低くする。位相周波数差検出回路１００は前記抽出されたクロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの分周信号であるに帰還信号ＣＬＫＦＢとの間の位相差に応じて充電用エラー信号ＡＣＬ及び放電用エラー信号ＢＲＫを生成する。充放電回１０１は図４に例示されるようにプッシュプル回路により構成され、前記充電用エラー信号ＡＣＬを受けて出力ノードＮＤＯを充電し、前記放電用エラー信号ＢＲＫを受けて前記出力ノードＮＤＯを放電する。これにより、前記出力ノードＮＤＯに結合されたローパスフィルタ回路１０２にはエラー電流ＥＣＲＮＴが流れ、これによって得られる電圧を平滑化し、平滑化された電圧を制御電圧ＶＣＮＴとして電圧制御発振回路（ＶＣＯ）１０３に出力する。
位相周波数差検出回路１００は、抽出クロック信号ＣＬＫＲＥＦの停止期間において、前記充電用エラー信号ＡＣＬ及び放電用エラー信号ＢＲＫを非活性化して、ローパスフィルタ１０２の入力、すなわち出力ノードＮＤＯに対する充放電を停止する。これによって、内部クロック信号ＣＬＫＰＬＬの周波数は、抽出クロック信号ＣＬＫＲＥＦの停止直前の周波数に維持されようとする。仮に、この制御を採用しなければ、参照クロック（ＣＬＫＲＥＦ）が停止すればそれに追従して出力クロック（ＣＬＫＰＬＬ）も停止されるはずであり、抽出クロック信号ＣＬＫＲＥＦの停止に呼応して内部クロックＣＬＫＰＬＬも不所望に停止してしまう。要するに、本発明においてＰＬＬ回路を採用するのは、参照クロックが停止しても出力クロックである内部クロックの周波数をその直前の状態に維持するためである。
図５には抽出クロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの同期が採れた安定状態において抽出クロック信号ＣＬＫＲＥＦが停止したときの内部クロック信号ＣＬＫＰＬＬの波形を例示する。
充電用エラー信号ＡＣＬは抽出クロック信号ＣＬＫＲＥＦのハイレベル期間と帰還信号ＣＬＫＦＢのローレベル期間で活性（ハイレベル）、放電用エラー信号ＢＲＫは抽出クロック信号ＣＬＫＲＥＦのハイレベル期間と帰還信号ＣＬＫＦＢのハイレベル期間で活性（ハイレベル）とされる。したがって、図５に例示されるように、抽出クロック信号ＣＬＫＲＥＦと期間信号ＣＬＫＦＢの周波数が等しく且つ後者の位相が９０度遅れた状態で、充電電流と放電電流が釣りあって、その状態を維持しようとする。このとき、クロック信号ＣＬＫＲＦＥの変化が停止してハイレベルがなくなると、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫが共に非活性の状態に揃えられ、同じく充電電流と放電電流がゼロに釣りあって、その状態を維持しようとする。結果として、抽出クロック信号ＣＬＫＲＥＦの停止期間Ｔ１においても内部クロック信号ＣＬＫＰＬＬの出力は安定的に維持される。ＩＳＯ１４４４３−Ａ（タイプＡ方式）におけるデータの伝送レートは１０６ｋｂｐｓ（kilo bit per second）、２１２ｋｂｐｓ、４２４ｋｂｐｓ、又は８４７ｋｂｐｓなどであるから、受信信号の無変調期間に応ずる搬送波の消失によって抽出クロック信号ＣＬＫＲＥＦの変化が停止される時間は伝送レートに依存する時間に過ぎず、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫが共に非活性の状態に揃えられる時間が著しく長くなることはなく、内部クロック信号ＣＬＫＰＬＬの安定化は阻害されない。
図６には位相周波数差検出回路１００の一例が示される。同図ではクロック信号ＣＬＫＲＥＦと帰還信号ＣＬＫＦＢの信号レベルを２入力アンドゲートＡＮＤ１〜ＡＮＤ２、及びインバータＩＮＶ１を用いて検出することによって、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫを生成する。
図７には位相周波数差検出回路１００の他の例が示される。同図ではエッジトリガＤ型フリップフロップＦＦ１〜ＦＦ４、２入力アンドゲートＡＮＤ３〜ＡＮＤ４、及びインバータＩＮＶ２を用いて構成される。これによれば、ＣＬＫＲＥＦの立ち上がりに同期してＡＣＬがハイレベルに反転され、ＣＬＫＦＢの立ち上がりまでそれが維持される。一方、ＢＲＫについては、ＣＬＫＦＢの立ち上がりに同期してＢＲＫがハイレベルに反転され、ＣＬＫＲＥＦの立ち下がりまでそれが維持される。図６のレベル検出に比べて図７のエッジ検出手法の方が耐ノイズ性に優れる。
図８には位相周波数差検出回路１００の更に別の例が示される。位相周波数差検出部（ＰＦＤＰ）１００Ａとクロック検出部（ＣＫＤＴＣ）１００Ｂによって位相周波数差検出回路１００を構成する。位相周波数差検出部１００Ａは図９に例示されるようにエッジトリガ型フリップフロップＦＦ５〜ＦＦ６、２入力アンド（論理積）ゲートＡＮＤ５、およびオア（論理和）ゲートＯＲから成る。オアゲートＯＲにはクロック検出部（ＣＫＤＴＣ）１００Ｂにより抽出クロック信号ＣＬＫＲＥＦの停止期間に出力されるハイレベルの検出信号が供給される。位相周波数差検出部１００Ａの動作波形は図１０に例示される。図９及び図１０より明らかなように、この構成では、ＣＬＫＲＥＦの変化が停止すると、ＣＬＫＨＢも停止しようとする。これを抑制するために、クロック検出部１００Ｂは、ＣＬＫＲＥＦの変化が停止したことを検出すると、その停止期間に亘り、信号ＡＣＬ及びＢＲＫを共に非活性に強制する。
クロック検出部１００ＢによるＣＬＫＲＥＦの停止検出は以下のように行うことができる。例えば、図１１に例示されるように、搬送波の包絡線検波信号ＥＮＶＬＰに対して第１閾値(ＶＴＨ１)との大小を判別し（第１判別）、且つ、搬送波に対して第１閾値よりも小さな第２閾値（ＶＴＨ２）との大小を判別し（第２判別）、第１判別結果が小（ローレベル）になった後に、第２判別結果が所定時間以上小（ローレベル）になったとき、クロック信号ＣＬＫＲＥＦの停止と判定し、第２判別結果が大（ハイレベル）になった後に第２判別結果が大（ハイレベル）になったとき、クロック信号ＣＬＫＲＥＦが変化を再開したと判定する。
図１２には本発明に係るＮＦＣチップを搭載した携帯端末が例示される。ここでは携帯端末として携帯電話器（ＣＬＲＰＨＮ）７０を一例とし、携帯電話器７０はＮＦＣカード（ＮＦＣＣＲＤ）１Ａを搭載する。ＮＦＣカード１Ａは、図１のＮＦＣカード１に比べて外部インタフェース機能が拡張され、且つ、携帯電話器７０のバッテリ電源（ＢＡＴ）５４を動作電源に用い、整流回路１５を廃止した点が相違する。
上記相違点について説明する。ホストインタフェース回路（ＨＳＴＩＦ）５３及びＳＩＭインタフェース回路としてのＳＷＰインタフェース回路（ＳＷＰＩＦ）５２が外部インタフェース機能として追加される。ＳＷＰインタフェース回路５２にはＳＩＭカードスロット５６が接続され、ＳＩＭカードスロット５６にはＳＩＭカード（ＳＩＭＣＲＤ）５５が搭載される。ＮＦＣカード１Ａによるデータ通信において認証処理を必要とするときにはＳＩＭカード５５を用いた認証を行うことができる。ホストインタフェース回路５３にはホストマイクロコンピュータ（ＨＳＴＭＣ）５７が接続される。ホストマイクロコンピュータ５７は、特に制限されないが、移動体通信ようのベースバンド処理を行うベースバンドプロセッシング機能、及び表示制御などの付帯するデータ処理を行うためのアプリケーションプロセッシング機能を備え、例えば、単数又は複数のプロセッサコア、ＲＡＭ、ＲＯＭ、各種インタフェースポートなどの回路ユニットから構成される。ホストマイクロコンピュータ５７には、例えばアンテナ６２に接続する移動体通信用のＲＦ（Radio Frequency）回路６２、マイクやイヤホーンに接続する音声処理装置（ＡＵＤ）６０、液晶ディスプレイ（ＤＩＳＰ）５９、表示用のフレームバッファメモリ（ＭＲＹ）５８などが結合される。
同図に示される携帯電話器７０は移動体通信と共に近接非接触通信を行うことができるが、特に近接非接触通信においてＳＩＭカード５５を用いた認証処理を、ホストマイクロコンピュータ５７を経由せずに直接ＳＩＭカード５５がＮＦＣカード１Ａから受信データを受け取って行うことができる。このとき、タイプＡ方式の非接触通信において、搬送波が離散的に途切れても前述のとおりクロック信号ＣＬＫＰＬＬは途切れることなく継続的に生成される。したがって、図１３のように、搬送波の消失期間があっても、ＮＦＣカード１ＡによるタイプＡ方式によるデータ受信（Type A_Ｒx）及びタイプＡ方式によるデータ送信（Type A_Tx）に並行して、ＳＩＭカード５５はＳＷＰインタフェース回路５２から必要なデータを受け取り（SWP_Rx）、認証処理を行って（Prccs）、応答する（SWP_Tx）ことができる。本発明によらなければ、図１４のように、搬送波の消失に伴ってクロック信号も消失し、ＮＦＣカードとリーダライタとの間の送受信（TypeA_Tx, TypeA_Rx）と、ＮＦＣカードとＳＩＭカードとの間の送受信（SWP_Tx, SWP_Rx）とを直列的に行わなければならない。
したがって本発明によれば、非接触通信に並行してＳＷＰによりＳＩＭカードと通信を行うことができ、携帯電話器とＳＩＭカードのインタフェースについての通信規約“ETSI TS 102 613 ”に準拠することができる。また、電車の改札などアプリケーションによっては通信時間を短縮する必要があり、そのような要求も満足することができる。
ＮＦＣチップ１１Ａの動作電源は、携帯電話器７０のバッテリー電源５４に接続する外部電源端子５１から電源回路（ＰＷＲＳＰＬ）５０が電源電圧を受けて供給される。これによって整流回路を廃止でき、ＮＦＣチップ１１Ａにとって占有面積の比較的大きな安定化容量の分だけチップ面積を小さくすることができる。さらに、搬送波が途切れてもＮＦＣチップ１１Ａの電源電圧は全く影響されず、動作電源の安定化に資することができる。尚、ＮＦＣＣＨＰ１１Ａの動作電源はバッテリ５４から供給されるという意味において、参照符号４で表される電磁波には図１のような電力（Ｐｏｗｅｒ）の表示は省略している。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、搬送波の消失期間に内部クロック信号ＣＬＫＰＬＬが途切れないようにするための構成は図６などに基づいた内容に限定されず適宜変更可能である。ＮＦＣチップが受信する変調信号は変調率１００％の振幅変調された変調信号に限定されない。また、本発明はセキュア処理を行うためのＩＣカード用マイクロコンピュータと共にＮＦＣチップをカード基板に搭載したＩＣカードにも適用することができる。
１ ＮＦＣカード
２ リーダライタ（ＲＤＷＲ）
３ ホスト装置
１０ アンテナ
１１ ＮＦＣチップ（ＮＦＣＣＨＰ）
１２ 受信回路（ＲＸＣＲＤ）
１３ ＰＬＬ回路（ＰＬＬ）
１４ 送信回路（ＴＸＣＲＤ）
１５ 整流回路（ＲＣＴＦ）
１６ ロジック回路
ＣＬＫＲＥＦ 抽出クロック信号
ＣＬＫＰＬＬ 内部クロック信号
１００ 位相周波数差検出回路（ＰＦＤ）
１０１ 充放電回（ＥＣＧ）
１０２ ローパスフィルタ（ＬＰＦ）
１０３ 電圧制御発振回路（ＶＣＯ）
１０４ 分周回路（ＤＩＶ）
ＣＬＫＦＢ 帰還信号
７０ 携帯電話器（ＣＬＲＰＨＮ）
５４ バッテリ電源（ＢＡＴ）
５３ ホストインタフェース回路（ＨＳＴＩＦ）
５２ ＳＷＰインタフェース回路（ＳＷＰＩＦ）
５６ ＳＩＭカードスロット
５５ ＳＩＭカード（ＳＩＭＣＲＤ）
５７ ホストマイクロコンピュータ

Claims (24)

  1. 振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
    送信データに基づいて変調された信号をアンテナから送信する送信回路と、
    前記送信回路及び受信回路による送受信のためのデータ処理を行うロジック回路と、
    前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
    前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う、半導体装置。
  2. 前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項１記載の半導体装置。
  3. 前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である、請求項１記載の半導体装置。
  4. 前記送信回路による変調は負荷変調である、請求項３記載の半導体装置。
  5. 前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する、請求項１記載の半導体装置。
  6. 半導体装置の外部から動作電源が供給される外部電源端子を有する、請求項１記載の半導体装置。
  7. 単一の半導体基板に形成された、請求項１記載の半導体装置。
  8. 前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する、請求項１記載の半導体装置。
  9. 請求項８記載の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する携帯通信端末。
  10. アンテナを有するカード基板に請求項１記載の半導体装置が搭載されたＩＣカード。
  11. 振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
    前記受信回路による受信信号のデータ処理を行うロジック回路と、
    前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
    前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う、半導体装置。
  12. 前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項１１記載の半導体装置。
  13. 前記ＰＬＬ回路は、前記抽出されたクロック信号と内部クロック信号に同期する帰還信号との間の位相差に応じて充電用エラー信号及び放電用エラー信号を生成する位相周波数差検出回路と、
    前記充電用エラー信号を受けて出力ノードを充電し、前記放電用エラー信号を受けて前記出力ノードを放電する充放電回と、を有し、
    前記充放電回路の出力ノードは前記ローパスフィルタの入力に結合され、
    前記位相周波数差検出回路は、前記抽出されたクロック信号の第１論理値の第１期間における前記帰還信号の第２論理値の第２期間と第１論理値の第３期間との間に既定の関係があるとき前記充電用エラー信号による前記出力ノードの充電量と前記放電用エラー信号による前記出力ノードの放電量とを等しくし、前記第２期間と前記第３期間との関係が前記既定の関係から逸脱した場合にはその逸脱量を抑制するように前記出力ノードの充電量又は放電量を偏倚させ、前記抽出されたクロック信号の変化の停止による前記第１期間の消失に応じて前記充電用エラー信号による前記出力ノードの充電と前記放電用エラー信号による前記出力ノードの放電とを共に停止させる、請求項１２記載の半導体装置。
  14. 前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である、請求項１１記載の半導体装置。
  15. 前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する、請求項１１記載の半導体装置。
  16. 半導体装置の外部から動作電源が供給される外部電源端子を有する、請求項１１記載の半導体装置。
  17. 単一の半導体基板に形成された、請求項１１記載の半導体装置。
  18. 前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する、請求項１１記載の半導体装置。
  19. 請求項１８記載の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続され移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する携帯通信端末。
  20. 変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成すると共に、入力した信号をデコードし、デコードしたデータを出力することにより、電磁誘導による通信を行う通信回路と、前記通信回路から出力されたデータを処理するデータ処理回路とを有し、
    前記通信回路は、前記搬送波から抽出されたクロック信号が離散的に途切れた場合も前記内部クロック信号に同期して前記デコード及びデータの出力動作を継続する、マイクロコンピュータ。
  21. 前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
    前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、
    前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
    前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う、請求項２０記載のマイクロコンピュータ。
  22. 前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項２１記載のマイクロコンピュータ。
  23. 前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
    前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、
    前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
    前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う、請求項２０記載のマイクロコンピュータ。
  24. 前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項２３記載のマイクロコンピュータ。
JP2009019538A 2009-01-30 2009-01-30 半導体装置、携帯通信端末及びマイクロコンピュータ Active JP5323517B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009019538A JP5323517B2 (ja) 2009-01-30 2009-01-30 半導体装置、携帯通信端末及びマイクロコンピュータ
US12/695,204 US8908671B2 (en) 2009-01-30 2010-01-28 Semiconductor device, portable communication terminal, IC card, and microcomputer
US14/546,829 US9189724B2 (en) 2009-01-30 2014-11-18 Semiconductor device, portable communication terminal, IC card, and microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009019538A JP5323517B2 (ja) 2009-01-30 2009-01-30 半導体装置、携帯通信端末及びマイクロコンピュータ

Publications (3)

Publication Number Publication Date
JP2010178137A true JP2010178137A (ja) 2010-08-12
JP2010178137A5 JP2010178137A5 (ja) 2012-03-08
JP5323517B2 JP5323517B2 (ja) 2013-10-23

Family

ID=42398140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009019538A Active JP5323517B2 (ja) 2009-01-30 2009-01-30 半導体装置、携帯通信端末及びマイクロコンピュータ

Country Status (2)

Country Link
US (2) US8908671B2 (ja)
JP (1) JP5323517B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995808A (zh) * 2010-10-19 2011-03-30 珠海天威技术开发有限公司 处理盒芯片及其信号解调方法
US8811556B2 (en) 2012-06-07 2014-08-19 Renesas Electronics Corporation Receiving circuit, clock recovery circuit, and communication system
WO2022264462A1 (ja) * 2021-06-15 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路、電子装置、および、半導体集積回路の制御方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2965082B1 (fr) * 2010-09-21 2012-09-28 Inside Contactless Procede et dispositif de modulation de charge active par couplage inductif
JP5852432B2 (ja) * 2011-01-17 2016-02-03 ルネサスエレクトロニクス株式会社 送信回路、受信回路及びこれらを有する通信システム
US9124413B2 (en) * 2011-10-26 2015-09-01 Qualcomm Incorporated Clock and data recovery for NFC transceivers
KR101901321B1 (ko) 2012-06-01 2018-09-21 삼성전자주식회사 클럭 발생기 및 클럭 발생 방법
JP2014107971A (ja) * 2012-11-28 2014-06-09 Renesas Electronics Corp 半導体集積回路およびその動作方法
KR102029688B1 (ko) * 2012-12-28 2019-10-08 주식회사 실리콘웍스 클럭 신호의 주파수 변화 제어 회로
JP5956944B2 (ja) * 2013-02-28 2016-07-27 日本電産サンキョー株式会社 非接触式情報処理装置
SK500052013A3 (sk) * 2013-02-28 2015-05-05 Logomotion, S. R. O. Batéria na rozšírenie funkcií mobilného komunikačného zariadenia
KR102076326B1 (ko) * 2013-05-09 2020-02-12 삼성전자주식회사 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법
US20160057838A1 (en) * 2014-08-25 2016-02-25 General Electric Company Extension interface for luminaires
US9590701B2 (en) * 2014-09-08 2017-03-07 Broadcom Corporation Feedback-based adaptive load modulation (ALM) for a near field communication (NFC) device
KR102283255B1 (ko) 2014-10-10 2021-07-28 삼성전자주식회사 반도체 장치
US9680632B2 (en) 2015-02-12 2017-06-13 Qualcomm Incorporated Systems and methods for symbol time tracking
DE102015102600A1 (de) * 2015-02-24 2016-08-25 Infineon Technologies Ag Kommunikationsvorrichtung und Verfahren zum Kalibrieren eines Oszillators
CN104796506B (zh) * 2015-04-27 2018-02-13 惠州Tcl移动通信有限公司 保护移动终端开机的系统及方法
SK288677B6 (sk) * 2015-06-02 2019-06-04 Logomotion, S.R.O. Spôsob spracovania signálu vysielaného z NFC analógového budiča a zapojenie na jeho vykonávanie
US10164766B1 (en) * 2015-10-01 2018-12-25 Maxim Integrated Products, Inc. Advanced synchronization schemes for NFC card emulation mode, peer-to-peer mode and RFID tag design
KR102410912B1 (ko) * 2015-10-28 2022-06-20 삼성전자주식회사 비접촉 통신 장치, 이를 포함하는 전자 시스템, 및 비접촉 통신 장치의 동작 방법
US9941890B2 (en) * 2016-06-20 2018-04-10 Altera Corporation Phase-locked loops with electrical overstress protection circuitry
US10185903B2 (en) * 2016-10-06 2019-01-22 Ricoh Company, Ltd. Image forming output control device and non-transitory recording medium storing program
CN106599745A (zh) * 2016-11-04 2017-04-26 上海德门信息技术有限公司 可用于智能卡核验和替代的系统和方法
CN108170044A (zh) * 2016-12-07 2018-06-15 上海协同科技股份有限公司 可实现模块之间时间同步的装置及其时间同步实现方法
KR102644945B1 (ko) 2018-12-14 2024-03-08 삼성전자주식회사 클럭 주파수 공급 장치 및 방법
JP6798053B1 (ja) * 2020-02-04 2020-12-09 富士フイルム株式会社 非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラム
US11356147B1 (en) 2020-12-03 2022-06-07 Shenzhen GOODIX Technology Co., Ltd. Feedback-pause-controlled radiofrequency carrier tracking for amplitude-modulated signals with an unstable reference clock
KR102613656B1 (ko) * 2020-12-17 2023-12-15 한국전자통신연구원 Gmi 마그네토미터를 이용하는 자기장 통신 방법 및 장치
EP4099577A1 (en) * 2021-06-02 2022-12-07 Nxp B.V. System and method of clock recovery with low phase-error for card emulation clock-less nfc transceivers
US11899061B2 (en) * 2021-06-14 2024-02-13 Apple Inc. Voltage monitoring circuit for interface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111423A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 同期信号再生用ｐｌｌ回路の保護装置
JPH048016A (ja) * 1990-04-26 1992-01-13 Hitachi Ltd 位相同期回路、半導体集積回路および記録再生装置
JPH0884074A (ja) * 1994-09-09 1996-03-26 Toshiba Corp Ｐｌｌ回路
JP2003333112A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd 復調装置
JP2007102383A (ja) * 2005-09-30 2007-04-19 Fujitsu Ltd 非接触タグ、非接触タグの制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375592B2 (en) * 2002-10-09 2008-05-20 Juniper Networks, Inc. System and method for maintaining an accurate frequency on a voltage controlled oscillator
TWI285472B (en) * 2005-07-21 2007-08-11 Novatek Microelectronics Corp Phase lock loop, method and apparatus for fixed output frequency of phase lock loop thereof
JP2008198019A (ja) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd データキャリア
FR2913550A1 (fr) * 2007-03-07 2008-09-12 Inside Contactless Sa Procede de chargement securise de donnees d'acces a un service dans un chipset nfc

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111423A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 同期信号再生用ｐｌｌ回路の保護装置
JPH048016A (ja) * 1990-04-26 1992-01-13 Hitachi Ltd 位相同期回路、半導体集積回路および記録再生装置
JPH0884074A (ja) * 1994-09-09 1996-03-26 Toshiba Corp Ｐｌｌ回路
JP2003333112A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd 復調装置
JP2007102383A (ja) * 2005-09-30 2007-04-19 Fujitsu Ltd 非接触タグ、非接触タグの制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995808A (zh) * 2010-10-19 2011-03-30 珠海天威技术开发有限公司 处理盒芯片及其信号解调方法
US8811556B2 (en) 2012-06-07 2014-08-19 Renesas Electronics Corporation Receiving circuit, clock recovery circuit, and communication system
WO2022264462A1 (ja) * 2021-06-15 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路、電子装置、および、半導体集積回路の制御方法

Also Published As

Publication number Publication date
US20100197349A1 (en) 2010-08-05
US8908671B2 (en) 2014-12-09
US20150072737A1 (en) 2015-03-12
US9189724B2 (en) 2015-11-17
JP5323517B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5323517B2 (ja) 半導体装置、携帯通信端末及びマイクロコンピュータ
US10560156B2 (en) Method and device for modulating an active load
US9124413B2 (en) Clock and data recovery for NFC transceivers
CN107547111B (zh) 时钟恢复系统和方法
US10447350B2 (en) High-speed circuits for active load modulation and related methods
US8379617B2 (en) Communication system, communication device, wired communication device, and communication method
US10264540B2 (en) Active load modulation technique in near field communication
US9014323B2 (en) Clock synchronizer for aligning remote devices
US9686041B2 (en) End of communication detection
US20100252631A1 (en) High speed contactless communication
TWI681659B (zh) 用於有源負載調製的方法及通信裝置
US8253469B2 (en) Semiconductor device
JP2003244014A (ja) 携帯端末
JP2002183688A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350