CN108170044A - 可实现模块之间时间同步的装置及其时间同步实现方法 - Google Patents

可实现模块之间时间同步的装置及其时间同步实现方法 Download PDF

Info

Publication number
CN108170044A
CN108170044A CN201611117700.4A CN201611117700A CN108170044A CN 108170044 A CN108170044 A CN 108170044A CN 201611117700 A CN201611117700 A CN 201611117700A CN 108170044 A CN108170044 A CN 108170044A
Authority
CN
China
Prior art keywords
mcu
level
module
signal wire
collision signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611117700.4A
Other languages
English (en)
Inventor
沈瑞强
朱彬
徐静
叶毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI XIETONG TECHNOLOGY Inc
Original Assignee
SHANGHAI XIETONG TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI XIETONG TECHNOLOGY Inc filed Critical SHANGHAI XIETONG TECHNOLOGY Inc
Priority to CN201611117700.4A priority Critical patent/CN108170044A/zh
Publication of CN108170044A publication Critical patent/CN108170044A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了可实现模块之间时间同步的装置，包括第一模块和第二模块，第一模块包括第一MCU和时钟芯片，第二模块包括第二MCU，其中，时钟芯片通过I2C总线分别与第一MCU和第二MCU通信；第一MCU的I/O端口通过第一防冲突信号线与第二MCU的外部中断端口连接，第二MCU的I/O端口通过第二防冲突信号线与第一MCU的外部中断端口连接。本发明还公开了一种能够实现两个模块之间时间同步的方法。由于两个模块读取的是同一块时钟芯片提供的时钟信息，因此两个模块的时间完全同步，从而使得采用该两个模块的装置不会发生因为时间不同步而引起的数据异常。

Description

可实现模块之间时间同步的装置及其时间同步实现方法
技术领域
本发明涉及可实现模块之间时间同步的装置及其时间同步实现方法。
背景技术
现有的电力能效监测终端主要由主控模块91、交流采样模块92、显示模块93、通信模块94和电源模块95等组成，其原理框图如图1所示。主控模块91是电力能效监测终端的核心，主要负责协调和控制其他模块的工作，对各类数据和事件进行处理，完成通信协议，与控制中心进行联络。主控模块91包括了MCU911、时钟芯片912和其它元器件，主控模块91与其它模块通过UART口进行通信，传递各类数据，还可以通过UART口向其他模块定时发送对时命令，用于进行时间同步。交流采样模块92是一个独立的功能模块，主要完成对三相电压和三相电流的模拟量采集，进而计算出电压有效值、电流有效值、功率、电量、谐波等数据，它主要包括MCU921和计量芯片922，为了降低成本，其时钟是通过软时钟方式来实现的，也就是借用MCU921内部的定时中断通过软件来完成。它接收主控模块91定时发送的对时命令来进行时间的同步。显示模块93主要由LCD液晶显示屏或LED指示灯组成，主要用来显示终端运行的各类参数和数据以及各种运行状态、通信状态、报警状态等等。通信模块94的主要作用是与控制中心进行数据交换，将终端生成的数据上报给控制中心，下发控制中心的各种参数及命令，通信模块94的通信方式包括有线通信和无线通信两种。电源模块95主要是为各个模块提供所需的直流电源。
对于具有时钟的功能模块而言，所有的定时任务处理、数据曲线和历史报表的生成都依赖于模块中的时钟。如果各个模块中的时间不同步，则很容易造成异常数据和情况的发生。举例而言，同一个电力能效监测终端里的主控模块和交流采样模块一旦时间相差很大，那么主控模块里的功率曲线和交流采样模块里的功率曲线将会出现很大的偏差。目前，引起同一装置中的各个模块的时间不同步的原因主要有以下几个方面：
1、时钟方式不同
时钟的产生主要有硬时钟和软时钟两种方式。硬时钟主要是采用专用的时钟芯片来实现，它的优点是误差小，断电可以继续保持运行，但缺点是成本较高。软时钟主要是通过软件来实现MCU内部的定时中断，它的优点是成本低，但缺点是精度无法保证，断电不能继续保持运行。在装置的主要模块（例如主控模块）里，常常采用硬时钟方式，在其它模块（例如交流采样模块）里，为了节省成本，常常采用软时钟方式。这两种不同的时钟来源给模块之间的时间同步带来了困难。
2、时钟累计误差
由于时钟误差是累积误差，再精确的时钟随着时间的累积，误差也会越来越大，这也是造成时间不同步的一大原因。
3、缺乏合理的同步机制
目前防止各个模块之间时间不同步的主要手段是定时对时，也就是把一个模块（比如主控模块）的时间作为基准，由这个模块定时地对其他模块进行统一对时，这样理论上可以实现时间的同步，但实际上存在着一定的缺陷，比如对时命令如果因为某些原因没有被对方模块接收到，则可能造成时间的不同步；又比如更换了某一个模块，新换上的模块因为没有及时收到对时命令，而可能与其它的模块时间不同步。
发明内容
本发明所要解决的技术问题在于提供一种可实现两个模块之间时间同步的装置。
本发明所要解决的又一技术问题在于提供一种能够实现两个模块之间时间同步的方法。
为解决上述技术问题，本发明所采取的技术方案是：
本发明提供了可实现模块之间时间同步的装置，包括第一模块和第二模块，第一模块包括第一MCU和时钟芯片，第二模块包括第二MCU，其中，时钟芯片通过I2C总线分别与第一MCU和第二MCU通信，用于向第一MCU和第二MCU提供时钟信息；第一MCU的I/O端口通过第一防冲突信号线与第二MCU的外部中断端口连接，第二MCU的I/O端口通过第二防冲突信号线与第一MCU的外部中断端口连接；第一MCU用于在要与时钟芯片进行通信时通过检测第二防冲突信号线的电平状态判断第二MCU是否在与时钟芯片进行通信，并通过延时错开第一MCU与第二MCU访问时钟芯片的时间，且该第一MCU在与时钟芯片通信时通过设置第一防冲突信号线的电平状态禁止第二MCU与时钟芯片通信；第二MCU用于在要与时钟芯片进行通信时通过检测第一防冲突信号线的电平状态判断第一MCU是否在与时钟芯片进行通信，并通过延时错开第一MCU与第二MCU访问时钟芯片的时间，且该第二MCU在与时钟芯片通信时通过设置第二防冲突信号线的电平状态禁止第一MCU与时钟芯片通信。
本发明还提供了一种实现模块之间时间同步的方法，用于在第一模块与第二模块之间实现时间同步，第一模块包括第一MCU和时钟芯片，第二模块包括第二MCU，该方法包括以下步骤：
步骤a、将第一MCU的I/O端口通过第一防冲突信号线与第二MCU的外部中断端口连接，将第二MCU的I/O端口通过第二防冲突信号线与第一MCU的外部中断端口连接；
步骤b、第一模块与时钟芯片进行通信，获得时钟信息；
步骤c、第二模块与时钟芯片进行通信，获得时钟信息；
其中，所述的步骤b进一步包括以下步骤：
b-1、第一MCU在要与所述时钟芯片进行通信时，先判断第二防冲突信号线是否为第一电平；
b-2、如果第一MCU判断第二防冲突信号线不为第一电平，则随机延时后再返回步骤b-1；
b-3、如果第一MCU判断第二防冲突信号为第一电平，则将所述第一防冲突信号线置为第二电平，并在预定的延时时间t1后再次判断第二防冲突信号线是否为第一电平；
b-4、若第一MCU判断第二防冲突信号线不为第一电平，则将第一防冲突信号线置为第一电平, 并随机延时后再返回步骤b-1；
b-5、若第一MCU判断第二防冲突信号线仍然为第一电平，则通过I2C总线与时钟芯片通信，读取时钟信息，并在通信结束后将第一防冲突信号线置为第一电平；
所述的步骤c进一步包括以下步骤：
c-1、第二MCU在要与时钟芯片进行通信时，先判断第一防冲突信号线是否为第一电平；
c-2、如果第二MCU判断第一防冲突信号线不为第一电平，则随机延时后再返回步骤c-1；
c-3、如果第二MCU判断第一防冲突信号为第一电平，则将第二防冲突信号线置为第二电平，并在预定的延时时间t2后再次判断第一防冲突信号线是否为第一电平；
c-4、若第二MCU判断第一防冲突信号线不为第一电平，则将第二防冲突信号线置为第一电平, 并随机延时后再返回步骤c-1；
c-5、若第二MCU判断第一防冲突信号线仍然为第一电平，则通过I2C总线与时钟芯片通信，读取时钟信息，并在通信结束后将第二防冲突信号线置为第一电平；
第二电平为能够触发第一MCU及第二MCU产生中断的电平，第一电平与所述第二电平相反。
采用上述技术方案后，本发明至少具有以下优点和特点：
1、采用上述技术方案后，由于两个模块读取的是同一块时钟芯片提供的时钟信息，因此两个模块的时间完全同步，从而使得采用该两个模块的装置不会发生因为时间不同步而引起的数据异常，并可以减少多余的时钟硬件或软件开销，从而降低装置的成本；
2、本发明的软、硬件方案都较为简洁，因此十分易于实施。
附图说明
图1是现有的电力能效监测终端的原理框图。
图2是根据本发明一实施例的电力能效监测终端的原理框图。
图3示出了根据本发明一实施例的第一MCU和第二MCU的连接示意图。
图4示出了正常情况下第一MCU、第二MCU与时钟芯片的通信时序图。
图5示出了在发生了冲突的情况下第一MCU、第二MCU与时钟芯片的通信时序图。
图6示出了根据本发明一实施例的第一MCU与时钟芯片的通信流程示意图。
图7示出了根据本发明一实施例的第二MCU与时钟芯片的通信流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
图2示出了根据本发明一实施例的电力能效监测终端的原理框图。请参阅图2，根据本发明一实施例的电力能效监测终端包括主控模块1、交流采样模块2、显示模块3、通信模块4和电源模块5。
在本实施例中，不带时钟的模块，如显示模块3、通信模块4和电源模块5的结构和功能与本申请背景技术部分所介绍的现有电力能效监测终端的显示模块、通信模块和电源模块的结构和功能相同。
主控模块1包括第一MCU11和时钟芯片12，交流采样模块2包括第二MCU21和计量芯片22。在本实施例中，为了实现时钟芯片12能够同时与第一MCU11和第二MCU21进行通信，时钟芯片12采用了具有I2C通信口的芯片，时钟芯片12通过I2C总线分别与第一MCU11和第二MCU21通信，用于向第一MCU11和第二MCU21提供时钟信息。在MCU与时钟芯片通信时，MCU方是主动方（主模式），时钟芯片方是被动方（从模式），由于I2C总线支持多主方式，所以可以实现多个MCU和一个时钟芯片进行通信。
由于I2C总线协议比较复杂，完整的协议需要占用较大的内存资源，对于成本控制要求较高的小型设备来说，需要简化I2C协议的处理。在本实施例中，采用了硬件方式来简化I2C协议。如图3所示。在主控模块1的第一MCU11和交流采样模块2的第二MCU21之间设有两根防冲突信号线idle0和idle1。其中，第一MCU11的I/O端口通过第一防冲突信号线idle0与第二MCU21的外部中断端口INT连接，第二MCU21的I/O端口通过第二防冲突信号线idle1与第一MCU11的外部中断端口INT连接。
第一MCU11用于在要与时钟芯片12进行通信时通过检测第二防冲突信号线idle1的电平状态判断第二MCU21是否在与时钟芯片12进行通信，并通过延时错开第一MCU与第二MCU访问时钟芯片的时间，且该第一MCU11在与时钟芯片12通信时通过设置第一防冲突信号线idle0的电平状态禁止第二MCU21与时钟芯片12通信。第二MCU21用于在要与时钟芯片12进行通信时通过检测第一防冲突信号线idle0的电平状态判断第一MCU11是否在与时钟芯片12进行通信，并通过延时错开第一MCU与第二MCU访问时钟芯片的时间，且该第二MCU21在与时钟芯片12通信时通过设置第二防冲突信号线idle1的电平状态禁止第一MCU11与时钟芯片12通信。
具体在本实施例中，第一防冲突信号线idle0的信号由第一MCU11来控制，平时置高电平，当第一MCU11开始与时钟芯片12进行通信时，将第一防冲突信号线idle0的电平置低，通信结束后恢复高电平。第二MCU21接收到此信号变低后，就不能与时钟芯片12进行通信，只有等到此信号线变高后，才能进行通信。第二防冲突信号线idle1的信号由第二MCU21来控制，平时置高电平，当第二MCU21开始与时钟芯片12进行通信时，将第二防冲突信号线idle1的电平置低，通信结束后恢复高电平。第一MCU11接收到此信号变低后，就不能与时钟芯片12进行通信，只有等到此信号线变高后，才能进行。正常情况下第一MCU11、第二MCU21与时钟芯片12的通信时序图如图4所示。
如图4所示，在正常情况下，第一MCU11可以在第二防冲突信号线idle1为高电平时，将第一防冲突信号线idle0置低，然后开始通过I2C总线与时钟芯片12通信，通信完成后将第一防冲突信号线idle0置高；第二MCU21可以在第一防冲突信号线idle0为高电平时，将第二防冲突信号线idle1置低，然后开始通过I2C总线与时钟芯片12通信，通信完成后将第二防冲突信号线idle1置高。
但是，如果遇到第一MCU11和第二MCU21同时启动与时钟芯片12的通信流程时，也即第一防冲突信号线idle0和第二防冲突信号线idle1同时变低时，就会发生冲突。解决冲突的办法是：当第一MCU11或第二MCU21检测到第一防冲突信号线idle0和第二防冲突信号线idle1同时变低时，就停止与时钟芯片12的通信，将第一防冲突信号线idle0和第二防冲突信号线idle1恢复到高电平，并等待一个随机数时间延时后，重新启动通信流程。在冲突发生时第一MCU11、第二MCU21与时钟芯片12的通信时序图如图5所示。
以上实施例仅仅为举例说明，应当理解的是，本发明的可实现模块之间时间同步的装置不应被局限于电力能效监测终端，也可以是其它类型的装置，只要该装置具有第一模块和第二模块，第一模块包括第一MCU和时钟芯片，第二模块包括第二MCU。在本实施例中，主控模块1为第一模块，而交流采样模块为第二模块2。此外，上述的高电平和低电平根据实际情况也可以互换，即在本实施例中，将低电平作为了能够触发所述第一MCU及第二MCU产生中断的电平，在其它实施例中，也可以将高电平作为能够触发第一MCU及第二MCU产生中断的电平，本质上是采用了相反的第一电平与第二电平。
本发明的可实现模块之间时间同步的装置不再依靠MCU产生软时钟，而是通过I2C接口从第一模块的时钟芯片处读取时钟信息，将第一模块上的时钟芯片作为装置上所有模块的时钟来源，保证了时钟来源的唯一性和统一性。
本发明还公开了一种实现模块之间时间同步的方法，用于在第一模块与第二模块之间实现时间同步，第一模块包括第一MCU和时钟芯片，第二模块包括第二MCU，该方法包括以下步骤：
步骤a、将第一MCU的I/O端口通过第一防冲突信号线与第二MCU的外部中断端口连接，将第二MCU的I/O端口通过第二防冲突信号线与第一MCU的外部中断端口连接；
步骤b、第一模块与时钟芯片进行通信，获得时钟信息；
步骤c、第二模块与所述时钟芯片进行通信，获得时钟信息。
请结合图6所示，所述的步骤b进一步包括以下步骤：
b-1、第一MCU在要与时钟芯片进行通信时，先判断第二防冲突信号线idle1是否为第一电平；
b-2、如果第一MCU判断第二防冲突信号线idle1不为第一电平，则随机延时后再返回步骤b-1；
b-3、如果第一MCU判断第二防冲突信号idle1为第一电平，则将第一防冲突信号线idle0置为第二电平，并在预定的延时时间t1后再次判断第二防冲突信号线idle1是否为第一电平；优选地，预定的延时时间t1的取值范围为40ms～60ms，图中所示的实施例为50ms；
b-4、若第一MCU判断第二防冲突信号线idle1不为第一电平，则将第一防冲突信号线置为第一电平, 并随机延时后再返回步骤b-1；
b-5、若第一MCU判断第二防冲突信号线idle1仍然为第一电平，则通过I2C总线与时钟芯片通信，读取时钟信息，并在通信结束后将第一防冲突信号idle0线置为第一电平。
请结合图7所示，所述的步骤c进一步包括以下步骤：
c-1、第二MCU在要与时钟芯片进行通信时，先判断第一防冲突信号线idle0是否为第一电平；
c-2、如果第二MCU判断第一防冲突信号线idle0不为第一电平，则随机延时后再返回步骤c-1；
c-3、如果第二MCU判断第一防冲突信号idle0为第一电平，则将第二防冲突信号线idle1置为第二电平，并在预定的延时时间t2后再次判断第一防冲突信号线idle0是否为第一电平；优选地，预定的延时时间t2的取值范围为40ms～60ms，图中所示的实施例为50ms；
c-4、若第二MCU判断第一防冲突信号线idle0不为第一电平，则将第二防冲突信号线idle1置为第一电平, 并随机延时后再返回步骤c-1；
c-5、若第二MCU判断第一防冲突信号线idle0仍然为第一电平，则通过I2C总线与时钟芯片通信，读取时钟信息，并在通信结束后将第二防冲突信号线idle1置为第一电平；
上述的第二电平为能够触发所述第一MCU及第二MCU产生中断的电平，第一电平与所述第二电平相反。在本实施例中，第一电平为高电平，第二电平为低电平。
以上描述是结合具体实施方式和附图对本发明所做的进一步说明。但是，本发明显然能够以多种不同于此描述的其它方法来实施，本领域技术人员可以在不违背本发明内容的情况下根据实际使用情况进行推广、演绎，因此，上述具体实施例的内容不应限制本发明确定的保护范围。

Claims (6)

1.可实现模块之间时间同步的装置，包括第一模块和第二模块，所述第一模块包括第一MCU和时钟芯片，所述第二模块包括第二MCU，其特征在于，所述的时钟芯片通过I2C总线分别与所述第一MCU和第二MCU通信，用于向所述第一MCU和第二MCU提供时钟信息；
所述第一MCU的I/O端口通过第一防冲突信号线与所述第二MCU的外部中断端口连接，所述第二MCU的I/O端口通过第二防冲突信号线与所述第一MCU的外部中断端口连接；
所述第一MCU用于在要与所述时钟芯片进行通信时通过检测第二防冲突信号线的电平状态判断第二MCU是否在与所述时钟芯片进行通信，并通过延时错开第一MCU与第二MCU访问时钟芯片的时间，且该第一MCU在与所述时钟芯片通信时通过设置第一防冲突信号线的电平状态禁止所述第二MCU与时钟芯片通信；
所述第二MCU用于在要与所述时钟芯片进行通信时通过检测第一防冲突信号线的电平状态判断第一MCU是否在与所述时钟芯片进行通信，并通过延时错开第一MCU与第二MCU访问时钟芯片的时间，且该第二MCU在与所述时钟芯片通信时通过设置第二防冲突信号线的电平状态禁止所述第一MCU与时钟芯片通信。
2.根据权利要求1所述的可实现模块之间时间同步的装置，其特征在于，所述的可实现模块之间时间同步的装置为电力能效监测终端；所述第一模块为电力能效监测终端的主控模块，所述第二模块为电力能效监测终端的交流采样模块。
3.一种实现模块之间时间同步的方法，用于在第一模块与第二模块之间实现时间同步，所述第一模块包括第一MCU和时钟芯片，所述第二模块包括第二MCU，其特征在于，该方法包括以下步骤：
步骤a、将所述第一MCU的I/O端口通过第一防冲突信号线与所述第二MCU的外部中断端口连接，将所述第二MCU的I/O端口通过第二防冲突信号线与所述第一MCU的外部中断端口连接；
步骤b、所述第一模块与所述时钟芯片进行通信，获得时钟信息；
步骤c、所述第二模块与所述时钟芯片进行通信，获得时钟信息；
其中，所述的步骤b进一步包括以下步骤：
b-1、第一MCU在要与所述时钟芯片进行通信时，先判断第二防冲突信号线是否为第一电平；
b-2、如果第一MCU判断第二防冲突信号线不为第一电平，则随机延时后再返回步骤b-1；
b-3、如果第一MCU判断第二防冲突信号为第一电平，则将所述第一防冲突信号线置为第二电平，并在预定的延时时间t1后再次判断第二防冲突信号线是否为第一电平；
b-4、若第一MCU判断第二防冲突信号线不为第一电平，则将第一防冲突信号线置为第一电平, 并随机延时后再返回步骤b-1；
b-5、若第一MCU判断第二防冲突信号线仍然为第一电平，则通过I2C总线与时钟芯片通信，读取时钟信息，并在通信结束后将第一防冲突信号线置为第一电平；
所述的步骤c进一步包括以下步骤：
c-1、第二MCU在要与所述时钟芯片进行通信时，先判断第一防冲突信号线是否为第一电平；
c-2、如果第二MCU判断第一防冲突信号线不为第一电平，则随机延时后再返回步骤c-1；
c-3、如果第二MCU判断第一防冲突信号为第一电平，则将所述第二防冲突信号线置为第二电平，并在预定的延时时间t2后再次判断第一防冲突信号线是否为第一电平；
c-4、若第二MCU判断第一防冲突信号线不为第一电平，则将第二防冲突信号线置为第一电平, 并随机延时后再返回步骤c-1；
c-5、若第二MCU判断第一防冲突信号线仍然为第一电平，则通过I2C总线与时钟芯片通信，读取时钟信息，并在通信结束后将第二防冲突信号线置为第一电平；
所述的第二电平为能够触发第一MCU及第二MCU产生中断的电平，所述的第一电平与所述第二电平相反。
4.如权利要求3所述的实现模块之间时间同步的方法，其特征在于，
所述第一电平为高电平，所述第二电平为低电平。
5.如权利要求3所述的实现模块之间时间同步的方法，其特征在于，所述预定的延时时间t1和预定的延时时间t2均为40ms～60ms。
6.如权利要求3所述的实现模块之间时间同步的方法，其特征在于，所述第一模块为电力能效监测终端的主控模块，所述第二模块为电力能效监测终端的交流采样模块。
CN201611117700.4A 2016-12-07 2016-12-07 可实现模块之间时间同步的装置及其时间同步实现方法 Pending CN108170044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611117700.4A CN108170044A (zh) 2016-12-07 2016-12-07 可实现模块之间时间同步的装置及其时间同步实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611117700.4A CN108170044A (zh) 2016-12-07 2016-12-07 可实现模块之间时间同步的装置及其时间同步实现方法

Publications (1)

Publication Number Publication Date
CN108170044A true CN108170044A (zh) 2018-06-15

Family

ID=62526876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611117700.4A Pending CN108170044A (zh) 2016-12-07 2016-12-07 可实现模块之间时间同步的装置及其时间同步实现方法

Country Status (1)

Country Link
CN (1) CN108170044A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362152A (zh) * 2019-06-28 2019-10-22 苏州浪潮智能科技有限公司 一种系统硬件时间和bmc硬件时间的同步系统和方法
CN112269338A (zh) * 2020-10-23 2021-01-26 阳光电源股份有限公司 基于gpio的数字控制器通信方法及系统

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631931A (en) * 1993-03-29 1997-05-20 Hitachi, Ltd. Bus type clock supplying system for providing a clock in a communication system with a plurality of clock bus lines
CN1821914A (zh) * 2006-01-13 2006-08-23 深圳创维－Rgb电子有限公司 I2c总线从控制器软实现方法
CN101145896A (zh) * 2007-09-17 2008-03-19 浙江中控技术有限公司 实现控制站之间时钟同步的控制系统和方法
CN101242231A (zh) * 2008-03-03 2008-08-13 电子科技大学 面向电力系统同步相量测量的时钟同步装置
CN101316160A (zh) * 2008-06-11 2008-12-03 南京磐能电力科技股份有限公司 多节点同步采样和数据传输方法
CN101459691A (zh) * 2008-12-16 2009-06-17 中兴通讯股份有限公司 一种实现ieee1588协议中边界时钟的方法和系统
CN101594560A (zh) * 2008-05-30 2009-12-02 Kddi株式会社 光学传输系统和使用时间参考脉冲的同步方法
US20100153601A1 (en) * 2008-12-12 2010-06-17 Via Technologies, Inc. Method for preventing transaction collision on bus and computer system utilizing the same
US20100197349A1 (en) * 2009-01-30 2010-08-05 Renesas Technology Corp. Semiconductor device, portable communication terminal, ic card, and microcomputer
JP2011050000A (ja) * 2009-08-28 2011-03-10 Sony Corp 通信集中制御システムおよび通信集中制御方法
JP2011187079A (ja) * 2011-05-13 2011-09-22 Canon Inc シリアル通信のシステム及び方法
CN202159285U (zh) * 2011-07-21 2012-03-07 曙光信息产业股份有限公司 一种利用时钟驱动器配置多片fpga的装置
CN102780555A (zh) * 2011-05-13 2012-11-14 中兴通讯股份有限公司 通信系统中的时钟同步方法及装置
CN104796213A (zh) * 2015-03-19 2015-07-22 南京科远自动化集团股份有限公司 一种多重冗余控制器的时钟同步控制系统及方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631931A (en) * 1993-03-29 1997-05-20 Hitachi, Ltd. Bus type clock supplying system for providing a clock in a communication system with a plurality of clock bus lines
CN1821914A (zh) * 2006-01-13 2006-08-23 深圳创维－Rgb电子有限公司 I2c总线从控制器软实现方法
CN101145896A (zh) * 2007-09-17 2008-03-19 浙江中控技术有限公司 实现控制站之间时钟同步的控制系统和方法
CN101242231A (zh) * 2008-03-03 2008-08-13 电子科技大学 面向电力系统同步相量测量的时钟同步装置
CN101594560A (zh) * 2008-05-30 2009-12-02 Kddi株式会社 光学传输系统和使用时间参考脉冲的同步方法
CN101316160A (zh) * 2008-06-11 2008-12-03 南京磐能电力科技股份有限公司 多节点同步采样和数据传输方法
US20100153601A1 (en) * 2008-12-12 2010-06-17 Via Technologies, Inc. Method for preventing transaction collision on bus and computer system utilizing the same
CN101459691A (zh) * 2008-12-16 2009-06-17 中兴通讯股份有限公司 一种实现ieee1588协议中边界时钟的方法和系统
US20100197349A1 (en) * 2009-01-30 2010-08-05 Renesas Technology Corp. Semiconductor device, portable communication terminal, ic card, and microcomputer
JP2011050000A (ja) * 2009-08-28 2011-03-10 Sony Corp 通信集中制御システムおよび通信集中制御方法
JP2011187079A (ja) * 2011-05-13 2011-09-22 Canon Inc シリアル通信のシステム及び方法
CN102780555A (zh) * 2011-05-13 2012-11-14 中兴通讯股份有限公司 通信系统中的时钟同步方法及装置
CN202159285U (zh) * 2011-07-21 2012-03-07 曙光信息产业股份有限公司 一种利用时钟驱动器配置多片fpga的装置
CN104796213A (zh) * 2015-03-19 2015-07-22 南京科远自动化集团股份有限公司 一种多重冗余控制器的时钟同步控制系统及方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
宋杰等: "一种I2C总线控制器的接口设计", 《信息与电子工程》 *
李美霖: "Zigbee网络节点设计及时间同步技术研究与实现", 《中国优秀硕士学位论文全文数据库信息科技辑》 *
毕倩: "GPS同步高速数据采集技术研究", 《中国优秀硕士学位论文全文数据库基础科学辑》 *
邹晖等: "基于MB90543的高性能GPS同步时钟研制", 《电力自动化设备》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362152A (zh) * 2019-06-28 2019-10-22 苏州浪潮智能科技有限公司 一种系统硬件时间和bmc硬件时间的同步系统和方法
CN112269338A (zh) * 2020-10-23 2021-01-26 阳光电源股份有限公司 基于gpio的数字控制器通信方法及系统

Similar Documents

Publication Publication Date Title
CN105657639B (zh) 双模设备及其实现同时通信的方法
CN103377083B (zh) 用于运行冗余的自动化系统的方法
CN101359029B (zh) 单总线直流接地故障在线自动监测装置
CN101312302B (zh) 一种不间断电源并机信号的传输方法
CN103678238B (zh) 一种LXI-PXI\PXIe适配系统
WO2023273405A1 (zh) 芯片级继电保护装置和系统
CN103440188B (zh) 一种pcie硬件故障的检测方法及装置
CN105391089A (zh) 一种逆变器的并联控制方法和电路
RU2716560C2 (ru) Базовая радиостанция и система связи, содержащая базовую радиостанцию
CN210129215U (zh) 一种双余度机电管理计算机架构
CN102724092A (zh) 一种Profibus-DP现场总线通信协议冗余主站
CN103558812B (zh) 基于fpga和arm的mvb网络四类设备网卡
CN102830647A (zh) 一种故障安全的二乘二取二装置
CN103176870A (zh) 一种多模式信息交互的冗余安全计算机平台
CN108170044A (zh) 可实现模块之间时间同步的装置及其时间同步实现方法
CN107908129A (zh) Dsp与fpga/cpld多维互联的控制方法
CN105306352A (zh) 一种工业现场总线协议网关装置
CN102045230A (zh) 一种以太环网链路保护倒换的方法及装置
CN105426171A (zh) 多个二取二系统的同步和切换方法、系统
CN203260219U (zh) 一种模拟合并单元仿真设备
CN104731736A (zh) 一种时间同步装置、方法及系统
CN105122736A (zh) 用于主仲裁的方法和系统
CN104251536A (zh) 一种一对多的电流环通信方法及通讯装置
CN102231700A (zh) 交换卡切换信息的下发方法和交换卡热备份系统
CN210294853U (zh) 一种基于单主多从协议实现多主机的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20231027