CN103678238B - 一种LXI-PXI\PXIe适配系统 - Google Patents

Abstract

本发明的LXI-PXI\PXIe适配系统包括核心板和背板；核心板和背板通过两路PCIe总线和触发总线相接，其LXI-PXI\PXIe适配系统以嵌入式处理器单元为核心，对外提供LAN、1588秒脉冲、LXI线触发等LXI规范中规定的接口，对内提供多个槽位的标准PXI\PXIe总线接口。其中嵌入式处理器装置运行嵌入式操作系统，执行LXI规范规定的服务、以及相应PXI\PXIe模块的应用。本发明的LXI-PXI\PXIe适配系统可以将PXI\PXIe模块快速适配成具备LXI基本功能和扩展功能的仪器。在已有PXI\PXIe模块的前提下使用本发明开发LXI仪器，可大大缩短LXI仪器的研制周期、降低研发成本。

Description

一种LXI-PXI\PXIe适配系统

技术领域

本发明属于测试测量仪器技术领域，尤其涉及一种LXI-PXI\PXIe适配系统。

背景技术

随着仪器技术及计算机技术的发展，在测试测量领域先后出现了GPIB、VXI、PXI\PXIe、LXI等仪器总线。这样，计算机就可以通过软件对仪器进行程控，从而组建自动测试系统。PXI、PXIe模块仅包括一块3U或6U尺寸的板卡，工作时还需要机箱、控制器，主要应用于集中式测试；而LXI仪器自身具有电源和机箱结构，可以独立工作，主要应用于分布式测试。目前，很多LXI仪器厂商将电气部分设计成LXI接口通信卡(核心板)、测试测量板卡(功能板)和电源板卡三个部分，特别将功能板设计成自定义的接口和尺寸。由于没有统一的标准，不同厂商设计的功能板往往不兼容。部分厂商将功能板设计成标准的M模块，这是一种很好的思路，可以大大提高M模块的利用率。但由于M模块总线速率及其自身发展的限制，采用该方式的LXI仪器往往性能一般。另有厂商开发了具有LAN接口的PXI机箱，可以挂载多块PXI开关模块，但这种机箱仅限于LXI开关产品的应用，网络性能不高，而且不支持1588和LXI线触发等LXI规范要求的扩展功能。

发明内容

为解决上述问题，本发明提供一种LXI-PXI\PXIe适配系统，该LXI-PXI\PXIe适配系统能将PXI\PXIe模块快速适配成具备LXI基本功能和扩展功能的仪器，提高PXI\PXIe模块的利用率，降低了研发成本。

本发明的LXI-PXI\PXIe适配系统包括核心板和背板；

所述核心板和背板之间通过触发总线和两路PCIe总线相接；

进一步的，所述核心板包括：嵌入式处理装置、FPGA、MAX232芯片、以太网物理层，所述嵌入式处理装置包括：嵌入式处理器、CPLD；

所述背板包括：10MHZ晶振、PCIe-PCI桥芯片、PCIe交换芯片和混合插槽；

其连接关系为：

嵌入式处理器与MAX232芯片连接，用于外界网络通过串口调试所述嵌入式处理器中的IEEE1588协议栈；

以太网物理层、嵌入式处理器、FPGA依次连接，用于实现IEEE1588以太网时间同步协议，然后基于所述IEEE1588以太网时间同步协议实现外界的PXI\PXIe模块之间的1588同步触发，并输出1588秒脉冲；

CPLD与嵌入式处理器连接，用于处理LAN复位指令；

LXI触发总线与FPGA连接，用于外界网络为FPGA提供触发指令；

嵌入式处理器与FPGA连接，用于嵌入式处理器控制该FPGA内部的触发路由，将所述触发指令通过触发总线到达混合插槽；或者嵌入式处理器直接控制FPGA内部的触发路由输出触发信号；

FPGA、混合插槽通过触发总线连接，用于将所述触发指令或触发信号通过触发总线到达混合插槽，最终触发外界的PXI\PXIe模块；

10MHZ晶振与混合插槽连接，用于为外界的PXI\PXIe模块提供参考时钟；

嵌入式处理器、PCIe-PCI桥芯片、混合插槽、外界的PXI\PXIe模块依次连接，嵌入式处理器、PCIe交换芯片、混合插槽、外界的PXI\PXIe模块依次连接，实现外界网络通过核心板和背板对外界的PXI\PXIe模块的通信；

其工作步骤如下：

步骤1，外界网络通过串口与MAX232芯片连接，利用MAX232芯片控制所述嵌入式处理器对其中的IEEE1588协议栈进行调试；

步骤2，外界网络输入LAN复位指令，所述CPLD接收该LAN复位指令后以中断的方式通知嵌入式处理器，用于该嵌入式处理器进行以太网配置初始化；

外界网络利用以太网物理层上的以太网电口或以太网光口与嵌入式处理器相接，利用所述嵌入式处理器实现IEEE1588以太网时间同步协议，然后基于所述IEEE1588以太网时间同步协议实现外界的PXI\PXIe模块之间的1588同步触发，并经FPGA调整后输出占空比为50％的1588秒脉冲；

外界网络通过LXI触发总线为FPGA提供触发指令，同时嵌入式处理器控制该FPGA内部的触发路由，将所述触发指令通过触发总线到达混合插槽；或嵌入式处理器直接控制FPGA内部的触发路由输出触发信号到触发总线；

10MHZ晶振通过混合插槽为PXI\PXIe模块提供参考时钟；

步骤3，所述嵌入式处理器引出两路PCIe总线，其中一路经PCIe-PCI桥芯片转换成PCI总线至混合插槽；另一路经PCIe交换芯片转换成多路PCIe总线至混合插槽；通过混合插槽与外界的PXI\PXIe模块相接实现嵌入式处理器通过核心板和背板对外界的PXI\PXIe模块的通信，并控制该PXI\PXIe模块执行相应操作。

本发明的有益效果在于：

本发明能将PXI\PXIe模块快速适配成具备LXI基本功能和扩展功能的仪器，LXI基本功能如：嵌入式处理器通过太网接口执行LXI仪器发现、网络通信等各种功能，扩展功能如：实现1588同步和LXI线触发等。从而使LXI-PXI\PXIe系统提高了PXI\PXIe模块的利用率，兼容性得到了很大的提高。

附图说明

图1是本发明的LXI-PXI\PXIe适配系统结构示意图；

图2是本发明的应用实施例一的LXI8通道同步采集仪示意图；

图3是本发明的应用实施例二的LXI3GHz频谱分析仪示意图。

具体实施方式

图1是本发明的LXI-PXI\PXIe适配系统结构示意图。如图1所示，本发明提出的LXI-PXI\PXIe系统包括核心板和背板两部分。嵌入式处理装置由嵌入式处理器(EmbeddedProcessor)、以及CPLD(ComplexProgrammableLogicDevice，可编程逻辑器件)组成。嵌入式处理器选用freescale公司的PowerPC处理器P1022，该处理器为双核、800MHz主频，用来运行嵌入式Linux操作系统，执行LXI规范规定的服务、以及相应PXI\PXIe模块的应用。还可以增加DDR3存储器(DDR3Memory)、Flash存储器(FlashMemory)，DDR3存储器选用Micron公司的MT41J256M16芯片实现，具有64bit宽、1GB存储容量，用来进行嵌入式处理器运行时的数据存取；Flash存储器选用Spansion公司的S29GL010芯片实现，具有1GB容量，用来进行嵌入式处理器程序及事件日志的存储。CPLD选用Altera公司的EPM1270实现，主要实现嵌入式处理器的总线译码以及指定时序，控制Flash存储器的读写，以及实现对FPGA(Field－ProgrammableGateArray，现场可编程门阵列)程序的PS模式配置。通过PS模式配置，嵌入式处理器可以实现对FPGA程序进行下载，从而支持用户通过LAN对FPGA程序的远程更新。此外，CPLD可以接受用户的LAN复位(LANRST)输入，并以中断的方式通知嵌入式处理器，从而对LAN复位事件进行处理。

FPGA主要进行逻辑控制，实现IEEE1588(以太网精密时间同步协议)功能相关的逻辑、LXI触发逻辑，并由嵌入式处理器统一协调控制。FPGA向用户输出1588秒脉冲信号(1588PPS)、以及LXI触发总线信号(LXITRIG)，向背板输出触发信号(TRIG)。以太网精密时间同步协议的功能重点是实现1588协议栈的开发，位于嵌入式Linux操作系统的驱动层，在此基础上用户再开发1588同步应用程序，用于实现不同LXI仪器之间的同步。

嵌入式处理器通过MAX232芯片向用户提供一路串口(COM)，该串口主要用来进行处理器程序的调试。具体是对处理器中的IEEE1588协议栈进行调试，其功能还需要以太网物理层、FPGA配合实现。该功能实现不需要调试背板.

嵌入式处理器通过以太网物理层(LANPHY)芯片VSC8572实现一路以太网电口(RJ-45)以及一路以太网光口(SFP)。两种以太网接口以便用户进行选择，适应不同的应用环境。嵌入式处理器输出两路PCIe接口至背板。在LXI规范中描述为LCI(LAN配置初始化)，这里写为“以太网配置初始化”便于理解。以太网就表示LAN，以太网物理层只是实现LAN的一个功能层(以太网包括7个层，其中一个是物理层)。

背板将一路PCIe总线通过PCIe-PCI桥芯片(PCI-PCIbridge)转换成PCI总线，至PXI\PXIe混合插槽；将另一路PCIe总线通过PCIe交换芯片(PCIeswitch)转换成多路PCIe总线，至PXI\PXIe混合插槽；将触发信号直接输出到PXI\PXIe混合插槽。背板中的混合插槽符合PXIe规范中混合插槽的结构规范及电气规范，用来连接标准的PXI或PXIe模块。

LXI规范规定的接口包括：LAN(RJ-45或SFP)、LANRST、1588PPS、LXITRIG。其中，LAN、LANRST是每个LXI仪器必须具备的；1588PPS、LXITRIG是扩展功能，不是必须的。背景介绍中提到的“具有LAN接口的PXI机箱”仅提供LAN的基本功能，而没有提供1588PPS(IEEE1588触发)、LXITRIG(LVDS线触发)等扩展功能。

图2是采用本发明设计的LXI8通道同步采集仪功能框图，电气部分由PXI\PXIe系统(包括核心板和1槽背板)、PXIe8通道同步采集模块、电源模块、开关板以及散热风扇组成。由于PXIe8通道同步采集模块仅占一个槽位，因此LXI仪器整体采用半插宽、1U高的结构尺寸。嵌入式处理装置使用嵌入式Linux操作系统。软件采用了通用的模块化、层次化的设计方式。LXI仪器上电后完成初始化工作就可以正常工作了。LAN配置程序保证了LXI仪器可以接入网络并可由局域网中的计算机访问；VXI11服务和mDNS服务使LXI仪器支持VXI11发现和mDNS发现，局域网中的计算机通过资源管理器(AgilentIO或NIMAX)或浏览器就可以查找到该仪器。用户可以通过C/S方式或者B/S方式访问LXI仪器并控制其采集：在C/S方式下，用户需要在计算机上执行仪器软面板，该应用程序通过执行LXI采集仪对应的IVI驱动来控制仪器，嵌入式处理装置中调用VXI11服务；在B/S方式下，用户通过浏览器就可以访问和控制LXI采集仪，嵌入式处理装置中调用Web服务。VXI11服务和Web服务调用PXI\PXIe驱动实现对PXIe8通道同步采集模块的控制，如采集初始化、采集参数设置、采集启动停止、数据储存管理等。当需要使用1588同步触发时，由“触发、同步管理程序”调用同步触发驱动来触发同步触发状态机，最终输出触发信号给PXIe8通道同步采集模块。当需要外部LXI触发时，外部硬件触发会触发同步触发状态机，输出触发信号给PXIe8通道同步采集模块。

图3是采用本发明设计的LXI3GHz频谱分析仪功能框图，与LXI8通道同步采集仪不同的是，仪器的测试测量电路由3GHz本振、3GHz下变频、中频数字化仪等三个PXI模块组成。相应地，背板设计成3个PXI\PXIe槽位，仪器整体尺寸为半插宽、2U高。嵌入式处理装置使用嵌入式Linux操作系统，其中VXI11服务程序和Web服务程序根据频谱仪的功能需求进行定制化的设计。LXI3GHz频谱分析仪的工作机理与LXI8通道同步采集仪一致。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (1)

1.一种LXI-PXI\PXIe适配系统，其特征在于，包括核心板和背板；

所述核心板和背板之间通过触发总线和两路PCIe总线相接；

进一步的，所述核心板包括：嵌入式处理装置、FPGA、MAX232芯片、以太网物理层，所述嵌入式处理装置包括：嵌入式处理器、CPLD；

所述背板包括：10MHZ晶振、PCIe-PCI桥芯片、PCIe交换芯片和混合插槽；

其连接关系为：

嵌入式处理器与MAX232芯片连接，用于外界网络通过串口调试所述嵌入式处理器中的IEEE1588协议栈；

以太网物理层、嵌入式处理器、FPGA依次连接，用于实现IEEE1588以太网时间同步协议，然后基于所述IEEE1588以太网时间同步协议实现外界的PXI\PXIe模块之间的1588同步触发，并输出1588秒脉冲；

CPLD与嵌入式处理器连接，用于处理LAN复位指令；

LXI触发总线与FPGA连接，用于外界网络为FPGA提供触发指令；

嵌入式处理器与FPGA连接，用于嵌入式处理器控制该FPGA内部的触发路由，将所述触发指令通过触发总线到达混合插槽；或者嵌入式处理器直接控制FPGA内部的触发路由输出触发信号；

FPGA、混合插槽通过触发总线连接，用于将所述触发指令或触发信号通过触发总线到达混合插槽，最终触发外界的PXI\PXIe模块；

10MHZ晶振与混合插槽连接，用于为外界的PXI\PXIe模块提供参考时钟；

嵌入式处理器、PCIe-PCI桥芯片、混合插槽、外界的PXI\PXIe模块依次连接，嵌入式处理器、PCIe交换芯片、混合插槽、外界的PXI\PXIe模块依次连接，实现外界网络通过核心板和背板对外界的PXI\PXIe模块的通信；

其工作步骤如下：

步骤1，外界网络通过串口与MAX232芯片连接，利用MAX232芯片控制所述嵌入式处理器对其中的IEEE1588协议栈进行调试；

步骤2，外界网络输入LAN复位指令，所述CPLD接收该LAN复位指令后以中断的方式通知嵌入式处理器，用于该嵌入式处理器进行以太网配置初始化；

外界网络利用以太网物理层上的以太网电口或以太网光口与嵌入式处理器相接，利用所述嵌入式处理器实现IEEE1588以太网时间同步协议，然后基于所述IEEE1588以太网时间同步协议实现外界的PXI\PXIe模块之间的1588同步触发，并经FPGA调整后输出占空比为50％的1588秒脉冲；

外界网络通过LXI触发总线为FPGA提供触发指令，同时嵌入式处理器控制该FPGA内部的触发路由，将所述触发指令通过触发总线到达混合插槽；或嵌入式处理器直接控制FPGA内部的触发路由输出触发信号到触发总线；

10MHZ晶振通过混合插槽为PXI\PXIe模块提供参考时钟；

步骤3，所述嵌入式处理器引出两路PCIe总线，其中一路经PCIe-PCI桥芯片转换成PCI总线至混合插槽；另一路经PCIe交换芯片转换成多路PCIe总线至混合插槽；通过混合插槽与外界的PXI\PXIe模块相接实现嵌入式处理器通过核心板和背板对外界的PXI\PXIe模块的通信，并控制该PXI\PXIe模块执行相应操作。